KR101697893B1 - 피드 포워드 피드 사이드웨이의 사용을 통한 향상된 계측 및 측정 셀 재-사용 - Google Patents
피드 포워드 피드 사이드웨이의 사용을 통한 향상된 계측 및 측정 셀 재-사용 Download PDFInfo
- Publication number
- KR101697893B1 KR101697893B1 KR1020157025787A KR20157025787A KR101697893B1 KR 101697893 B1 KR101697893 B1 KR 101697893B1 KR 1020157025787 A KR1020157025787 A KR 1020157025787A KR 20157025787 A KR20157025787 A KR 20157025787A KR 101697893 B1 KR101697893 B1 KR 101697893B1
- Authority
- KR
- South Korea
- Prior art keywords
- measurement
- metrology
- cell
- semiconductor device
- test
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
계측이 반도체 디바이스 제작 동안에 a) 부분적으로 제작된 디바이스의 층 내에 형성된 제1 테스트 셀 상에서 제1 측정을 모델링하고; b) 상기 층 내의 제2 테스트 셀 상에서 제2 측정을 수행하고; c) 제2 측정으로부터의 정보를 제1 측정의 모델링으로 피드하고; 제1 테스트 셀 및 제2 테스트 셀을 포함하는 층 상에서 리소그라피 패턴이 형성된 이후 d) 상기 a) 및 b)으로부터의 정보를 각각 이용하여 제1 테스트 셀 및 제2 테스트 셀 상에서 제3 측정 및 제4 측정을 각각 모델링함으로써 구현될 수 있다.
Description
본 출원은 2008년 7월 21일자로 출원되고 "IMPROVED METROLOGY THROUGH USE OF FEED FORWARD FEED SIDEWAYS AND MEASUREMENT CELL RE-USE"로 명명된 미국 가출원 번호 제61/082,451호에 대한 우선권을 주장하며, 그 전체 내용은 본 명세서에 참조로서 통합된다.
반도체 디바이스들의 컴포넌트들이 이제 나노미터 정도로(on the order of nanometers) 점점 더 작은 사이즈들로 줄어들고 있기 때문에, 계측 성능, 생산성, 및 디바이스 상관성을 향상시키는 능력이 매우 중요해지고 있다. 필름, CD(critical dimensions), 및 오버레이 계측을 결정하기 위한 예전 방법들은 상이한 타겟들 상에서 필름, CD, 및 오버레이의 독립적인 계측을 동반했고, 계측과 패러다임들 사이에서 데이터 및 샘플링의 공통성에 의존하지 않았다. 이러한 예전 방법들에 동반된 단점들은 많은 양의 스크라이브 공간(scribe space)을 차지해야 할 필요; 느린 이동(slow move), 습득, 및 측정(MAM) 시간; 그리고 부동 다중 파라미터(float multiple parameter)들에 대한 필요로 인한 제한된 모델링 성능을 포함했다.
이러한 맥락 내에서 본 발명의 실시예들이 발생한다.
도 1A는 본 발명의 실시예에 따른 계측의 예언적 예를 도시한 개략도들의 시퀀스이다.
도 1B는 본 발명의 대안적인 실시예에 따른 계측의 예언적 예를 도시한 개략도들의 시퀀스이다.
도 1C는 본 발명의 다른 대안적인 실시예에 따른 계측의 예언적 예를 도시한 정보 흐름도이다.
도 1D는 본 발명의 다른 대안적인 실시예에 따른 계측의 예언적 예를 도시한 개략도들의 시퀀스이다.
도 2A는 본 발명의 실시예에 따른 계측 장치의 예언적 예를 도시한 개략도이다.
도 2B는 본 발명의 실시예에 따른 계측 과정 동안에 측정들을 생성하기 위해 사용될 수 있는 계측 도구의 예언적 예를 도시한 개략도이다.
도 3A는 본 발명의 실시예에 따른 4-셀 계측 타겟에 대한 레이아웃을 도시한 개략적인 평면도이다.
도 3B는 본 발명의 실시예에 따른 4-셀 계측 타겟에 대한 대안적인 레이아웃을 도시한 개략적인 평면도이다.
도 4A는 본 발명의 실시예에 따라 오버레이 계측이 시뮬레이션 된 구조를 도시한 삼차원 도면이다.
도 4B는 본 발명의 실시예에 따라 도 4A에 도시된 타입의 구조 상에서 계측을 위해 사용될 수 있는 3-셀 계측 타겟의 레이아웃을 도시한 개략적인 평면도이다,
도 5A-5D는 본 발명의 실시예에 따라 계측이 시뮬레이션 된 구조의 제작을 도시한 개략적인 단면도들의 시퀀스이다.
도 6A-6D는 도 5A-5D에 도시된 제작 시퀀스에 대한 계측 시뮬레이션의 결과들을 나타내는 그래프들이다.
도 1B는 본 발명의 대안적인 실시예에 따른 계측의 예언적 예를 도시한 개략도들의 시퀀스이다.
도 1C는 본 발명의 다른 대안적인 실시예에 따른 계측의 예언적 예를 도시한 정보 흐름도이다.
도 1D는 본 발명의 다른 대안적인 실시예에 따른 계측의 예언적 예를 도시한 개략도들의 시퀀스이다.
도 2A는 본 발명의 실시예에 따른 계측 장치의 예언적 예를 도시한 개략도이다.
도 2B는 본 발명의 실시예에 따른 계측 과정 동안에 측정들을 생성하기 위해 사용될 수 있는 계측 도구의 예언적 예를 도시한 개략도이다.
도 3A는 본 발명의 실시예에 따른 4-셀 계측 타겟에 대한 레이아웃을 도시한 개략적인 평면도이다.
도 3B는 본 발명의 실시예에 따른 4-셀 계측 타겟에 대한 대안적인 레이아웃을 도시한 개략적인 평면도이다.
도 4A는 본 발명의 실시예에 따라 오버레이 계측이 시뮬레이션 된 구조를 도시한 삼차원 도면이다.
도 4B는 본 발명의 실시예에 따라 도 4A에 도시된 타입의 구조 상에서 계측을 위해 사용될 수 있는 3-셀 계측 타겟의 레이아웃을 도시한 개략적인 평면도이다,
도 5A-5D는 본 발명의 실시예에 따라 계측이 시뮬레이션 된 구조의 제작을 도시한 개략적인 단면도들의 시퀀스이다.
도 6A-6D는 도 5A-5D에 도시된 제작 시퀀스에 대한 계측 시뮬레이션의 결과들을 나타내는 그래프들이다.
본 발명의 실시예들은 신규한 타겟 설계의 구현 및 피드 포워드 시나리오들의 사용을 통해, 필름, CD(critical dimension), 및 오버레이 계측 성능, 생산성, 및 디바이스 상관성의 향상을 지향한다. 본 발명은 셋업 시간, 계측 시간을 최소화시키고 반도체 디바이스 상의 레티클 풋프린트 캐스트(reticle footprint cast)를 최소화시키는 것을 목적으로 한다.
본 명세서에 기술된 실시예들은 일반적으로 기술될 많은 가능한 장점들을 갖는다. 먼저, 트랙에서 사용된 통합 계측이 이전 구조들의 상부 상의 블랭킷 필름들에 대한 계측 측정들을 포함하여, 어떠한 리소그라피보다 이전에 측정들을 취할 수 있다. 또한, 필름 두께, 상기 필름의 다른 분산적 품질(dispersive quality)들, 및 필름 계측 사이트들 사이의 특성들을 보정함으로써, 오버레이 단계들 동안에 샘플링해야 하는 경우보다 증착 단계들에서 더 적은 사이트들을 샘플링하는 것이 가능하다. 동일한 챔버로부터 증착되고 에칭된 웨이퍼들을 트랙킹함으로써, 측정들이 이전 층에서 우리의 웨이퍼에 대하여 존재하지 않는다면 당업자는 우리의 웨이퍼와 동일한 로트(lot) 및 동일한 챔버 내의 다른 웨이퍼의 측정으로부터의 이전 층 정보를 사용할 수 있다. 게다가, 본 발명의 실시예들은 관심대상의 파라미터들을 향상시키거나 또는 관심대상이 아닌 파라미터들에 대한 민감성을 최소화시키기 위해 차동 측정들 및 모델링을 오버레이 오프셋들과 결합시키는 장점을 갖는다.
도 1A는 본 발명의 실시예에 따라 반도체 디바이스 제작 동안에 계측을 위한 방법을 설명하는 단면도들의 시퀀스를 도시하는 흐름도이다. 도 1A에서, 사용된 계측을 위한 방법은 피드-포워드, 피드-사이드웨이(feed-sideways), 및 셀 재사용 기술들을 포함한다. 흐름도는 계측의 이러한 방법을 상기 방법이 리소-에칭-리소-에칭 더블-패터닝 리소그라피 셋업(litho-etch-litho-etch double-patterning lithography setup)에서 사용되는 것으로서 설명한다. 계측의 이러한 방법은 이러한 타입의 더블-패터닝 리소그라피에서의 사용으로 제한되지 않는데, 그 이유는 상기 방법이 리소-리소-에칭 더블-패터닝 리소그라피, 단일-패터닝 리소그라피, 스페이서 패터닝과 함께 구현될 수 있고 다양한 다른 상황들 하에서 계측 측정들을 취하도록 구현될 수도 있기 때문이다. 도 1A는 4-셀 타겟 레이아웃을 이용하는 피드-포워드, 피드-사이드웨이, 및 셀 재사용 계측의 이러한 방법을 도시하며, 상기 4-셀 타겟 레이아웃은 상이한 영역들에서 타겟으로 된 논지의 샘플의 스크라이브 라인을 따라서 정렬된 4-타겟 셀들 및 단 하나의 방향으로 계측 측정들을 프로세싱하기 위한 스캐터로메트리(scatterometry) 기술들을 동반한다. 피드-포워드, 피드-사이드웨이, 및 셀 재사용 계측의 이러한 방법은 상기 주어진 상황들 하에서 필요한 계측 측정들의 타입에 따라 타겟 셀들의 상이한 열거(enumeration)들로 구현될 수 있다. 게다가, 스캐터로메트리 기술들은 분광기 및/또는 각-해상 스캐터로메트리, 반사측정(reflectometry), 엘립소메트리(ellipsometry) 등을 통해 구현될 수 있다.
도 1A에 도시된 예에 따르면, 패터닝된 샘플이 측정되는 것은 포토레지스트(101), 하드 마스크(102), 패터닝될 층(103), 절연 층(104), 및 기존 패턴(105)을 포함하여, 시퀀스의 각각의 단계에서 최고 5개 층들을 포함할 수 있다. 물론, 상이한 상황들 하에서, 더 많거나 또는 더 적은 개수의 층들이 존재할 수 있다. 그러나, 상이한 개수들의 층들이 사용되더라도, 피드-포워드, 피드-사이드웨이, 및 셀 재사용 계측 방법은 피드-포워드, 피드-사이드웨이, 및 셀 재사용 절차들을 제공하기 위한 자동화된 레시피 생산을 여전히 구현할 수 있다. 예컨대, 4-타겟 셀 레이아웃이 셀 1(106), 셀 2(107), 셀 3(108), 및 셀 4(109)를 이용하여 구현될 수 있고, 각각의 셀은 논지의 샘플의 스크라이브 라인을 따라서 상이한 영역을 커버하도록 포지셔닝될 수 있다. 초기에, 셀 1은 기존 패턴(105), 절연 층(104), 패터닝될 층(103), 및 하드 마스크(102)를 갖는 샘플(P)의 CD 측정(critical dimension measurement)을 위해 사용될 수 있다. 셀 2(107)는 샘플(P)의 필름 계측을 측정하기 위해 사용될 수 있다. 셀 2를 이용하여 획득된 필름 계측 측정으로부터의 정보는 그런 다음에 FS로 라벨링된 좌향 화살표에 의해 표시된 바와 같이 셀 1(106) 상에서 수행되는 측정으로 피드 사이드웨이될 수 있다. 이러한 필름 계측 측정들은 필름 두께, 필름 굴절 분산 품질들, 또는 필름 유전체 분산 품질들을 포함할 수 있다. 셀 1(106)을 위해 사용된 측정 도구 또는 프로세스는 샘플(P)의 CD(critical dimension) 계측을 모델링하기 위해 이러한 정보를 사용할 수 있다. 예컨대, 셀 1로 획득된 CD 측정은 라인-에지 거칠기(LER : line-edge roughness), 라인-폭 거칠기(LWR : line-width roughness), 측벽 각도, 라인 폭(상단, 중간, 또는 하단), 코너 라운딩, 또는 라인의 하단의 연장부의 측정인 푸터(footer)의 사이즈 형태일 수 있다.
이러한 두 개의 측정들이 취해진 이후, 더블-패터닝 리소그라피 셋업의 제1 리소그라피 단계가 완료될 수 있으며, 이때 포토레지스트(101)가 하드 마스크(102)의 상단 상에서 층화되고 현상된다. 리소그라피 프로세스는 첫 번째로 후속하여 형성된 층 내에서 새로운 샘플(L1)을 생산하고, 상기 층은 현상된 포토레지스트(101)를 포함하고, 상기 현상된 포토레지스트(101)는 그런 다음에 측정된다. 이 예에서, 셀 2(107) 및 셀 1(106)은 이 샘플을 측정하기 위해 모두 재사용된다. 샘플(P)로부터 셀 2(107)에 의해 측정된 필름 계측은 FF로 라벨링된 굽어진 화살표들에 의해 표시된 바와 같이 셀 2(107)의 측정으로 피드 포워드될 수 있다. 그런 다음에 셀 2(107)는 샘플(L1)을 타겟으로 하는 측정들을 위해 사용될 수 있고, 이 셀은 그런 다음에 샘플(L1)의 CD(critical dimension) 계측을 모델링하는데 사용된다. 이 점에서, 샘플(L1)로부터의 셀 2(107)의 CD는 이제 샘플(L1)을 타겟으로 하고 있는 셀 1(106)에 대한 측정 프로세스로 피드 사이드웨이될 수 있다. 동시에, 샘플(P)로부터 취해진 셀 1(106)의 CD는 이제 샘플(L1)을 타겟으로 하고 있는 셀 1(106)의 측정으로 피드 포워드될 수 있다. 샘플(P)로부터 취해진 셀 1(106)의 CD를 피드 포워드할 때, 당업자는 샘플(P)로부터 셀 1(106)에 의해 취해진 정확한 CD 대신에, 추가로 모델링될 CD의 시작 추정치를 피드 포워드할 수 있다. 샘플(L1)을 타겟으로 하는 셀 1(106)은 첫 번째 리소그라피 단계(L1) 이후의 샘플 및 초기 샘플(P)의 그것(that) 사이의 오버레이를 계산하기 위해 이 정보를 사용할 수 있다.
이러한 첫 번째 리소그라피 단계 동안에 측정들이 취해진 이후, 샘플은 그런 다음에 첫 번째 시간 동안에 에칭될 수 있다. 이 새롭게 에칭된 샘플(E1)은 불완전하게 패터닝된 층(103), 절연 층(104), 및 기존 패턴(105)으로 구성된다. 셀 3(108)이 이제 이 샘플(E1)의 필름 계측의 측정을 위해 사용된다. 이 정보는 이제 샘플(E1)을 타겟으로 하고 있는 셀 2(107)의 측정으로 피드 사이드웨이될 수 있고, 샘플(E1)의 CD 계측이 모델링된다.
샘플의 제1 에칭을 완료한 이후, 두 번째로 후속하여 형성된 층 내에서 새로운 샘플(L2)을 생성하는 제2 리소그라피 단계가 완료될 수 있다. 이 새로운 샘플(L2)은 하드 마스크(102) 및 현상된 포토레지스트(104)의 다른 층의 부가로 상기 제1 에칭의 완료 이후 우리의 패터닝된 샘플로 구성된다. 셀 2(107) 및 셀 3(108)은 샘플(L2)의 계측 측정들을 취하기 위해 재사용될 수 있다. 샘플(E1)로부터 셀 3(108)에 의해 취해진 필름 계측은 셀 3의 측정으로 피드 포워드될 수 있고, 이제 셀 3의 측정은 샘플(L2)을 타겟으로 하고 있다. 셀 3(108)의 측정은 샘플(L2)의 CD 계측을 모델링하기 위해 이 정보를 사용할 수 있다. 샘플(E1)로부터 셀 2(107)에 의해 모델링된 CD 계측은 셀 2(107)로 피드 포워드될 수 있고, 상기 셀 2(107)의 측정은 이제 샘플(L2)을 타겟으로 하고 있다. 샘플(E1)로부터 취해진 셀 2(106)의 CD를 피드 포워드할 때, 당업자는 샘플(E1)로부터 셀 2(107)에 의해 취해진 정확한 CD 대신에 추가로 모델링될 CD의 시작 추정치를 피드 포워드할 수 있다. 동시에 또는 후속하여, 샘플(L2)로부터 셀 3(107)에 의해 모델링된 CD 계측은 샘플(L2)을 타겟으로 하고 있는 셀 2(107)의 측정으로 피드 사이드웨이될 수 있다. 셀 2(107)의 측정은 샘플(L1) 및 샘플(P) 사이의 오버레이를 계산하기 위해 이 정보를 사용할 수 있다. 유사하게, 샘플(L2)로부터 셀 3(108)에 의해 모델링된 CD는 셀 4(109)의 측정으로 피드 사이드웨이될 수 있고, 상기 셀 4(109)의 측정은 샘플(L2) 및 우리의 초기 샘플(P) 사이의 오버레이를 계산하기 위해 이 정보를 사용할 수 있다.
리소-에칭-리소-에칭 더블-패터닝 셋업을 완료하기 위한 최종 단계는 제2 에칭 단계이다. 결과 샘플(E2)은 패터닝된 층(103), 절연 층(104) 및 기존 패턴(105)을 포함한다. 셀 2(107), 셀 3(108), 및 셀 4(109)는 이 샘플(E2)에 대한 계측 측정들을 취하기 위해 재사용된다. 셀 3(108)은 측정들을 취하고 샘플(E2) 상의 자신의 타겟으로 된 영역의 CD를 모델링하기 위해 사용된다. 그런 다음에 이 정보는 셀 2(107) 및 셀 3(109) 모두의 측정들로 피드 사이드웨이된다. 셀 2(107)의 측정은 샘플(E2) 상의 자신의 목표로 된 영역의 CD를 모델링하기 위해 이 정보를 사용할 수 있다. 셀 3(109)의 측정은 샘플(E2) 및 초기 샘플(P) 사이의 오버레이를 계산하기 위해 이 정보를 사용할 수 있다.
도 1A에 도시된 프로세스 상에서의 다수의 변형들은 본 발명의 범위 실시예들 내에 있다. 이들로 제한되는 것은 아니지만, 예컨대, 도 1B는 본 발명의 대안적인 실시예에 따른 반도체 디바이스 제작 동안에 계측을 위한 방법의 예언적 예를 도시한다. 본 실시예는 3-셀 타겟 레이아웃을 사용한다. 한 개의 셀을 제거함으로써 이전 오버레이 측정으로부터의 L2 오버레이로의 피드 포워드가 디스에이블링될 수 있다는 것이 언급된다. 그러나, 도 1B에 도시된 방법에서 사용된 타겟에 대하여 요구되는 풋프린트는 도 1A의 방법에서 사용된 타겟에 대하여 요구되는 풋프린트보다 상당히 더 적다. 이것은 많은 경우들에서 현실적 트레이드오프(tradeoff)일 수 있는데, 그 이유는 L1 내지 P가 여전히 측정되고 크루셜(crucial)(즉, 가장 엄격한 허용치)이 본 예에서 L2 및 L1 사이에 있기 때문이다. 3-셀 접근법의 장점은, 3-셀 접근법이 타겟의 전체 풋프린트를 감소시키고, 리소 1로부터 이전까지 그리고 리소 2 내지 리소 1(from litho 1 to previous and litho 2 to litho 1)의 CD(critical dimension) 및 오버레이 뿐만 아니라, 리소 1 및 리소 2에 대하여 4개 유스 케이스(use case)들, 포커스/도즈(dose)를 가능하게 하기 때문이다.
도 1B에 도시된 예에 따르면, 패터닝된 샘플이 제작되고 측정되는 것은 위에서 설명된 5개 층들, 예컨대 포토레지스트(101), 하드 마스크(102), 패터닝될 층(103), 절연 층(104), 및 기존 패턴(105)을 사용할 수 있다. 상이한 상황들 하에서, 더 많거나 또는 더 적은 개수의 층들이 존재할 수 있다. 예컨대, 3-타겟 셀 레이아웃은 셀 1(106), 셀 2(107), 및 셀 3(108)을 이용하여 구현될 수 있고, 각각의 셀은 논지의 샘플의 스크라이브 라인을 따라서 상이한 영역을 커버하도록 포지셔닝될 수 있다. 초기에, 셀 1(106)은 기존 패턴(105), 절연 층(104), 패터닝될 층(103), 및 하드 마스크(102)를 갖는 이전 프로세스로부터 샘플의 CD(critical dimension) 측정을 위해 사용될 수 있다. 셀 3(108)은 이전 프로세스에 대한 포커스 및 더즈(does)를 측정하기 위해 사용될 수 있다. CD 및 포커스/도즈(dose) 측정들이 취해진 이후, 제1 리소그라피 단계가 완료될 수 있으며, 이때 포토레지스트(101)는 하드 마스크(102)의 상단 상에서 층화되고 현상된다. 리소그라피 프로세스는 포토레지스트(101)를 현상함으로써 형성된 제1 리소그라피 층(L1)을 생성한다. 그런 다음에 제1 리소그라피 층(L1)은 모든 세 개의 셀들(106, 107, 108)을 이용하여 측정될 수 있다. 이 예에서, 셀 1(106)은 이전 층 및 L1 사이의 오버레이(OVL : overlay)를 측정하는데 재사용되고, 셀 2(107)는 제1 리소그라피 층(L1)의 CD(critical dimension) 측정을 위한 것이고, 셀 3(108)은 제1 리소그라피 층(L1)의 포커스/도즈 측정을 위해 재사용된다.
이 예에서, 제1 리소그라피 층(L1) 및 이전 층(P) 사이의 오버레이 측정은 셀 1(106)을 이용한 이전 층(P) 상에서의 CD 측정으로부터 피드 포워드된 정보를 사용할 수 있고, 셀 2(107)를 이용한 L1 상에서의 CD 측정으로부터 피드 사이드웨이된 정보도 사용할 수 있다. 셀 2(107)을 이용하여 이루어진 제1 리소그라피 층(L1) 상에서의 CD 측정은 셀 3(108)을 이용하여 층(L1) 상에서 이루어진 포커스/도즈 측정으로부터 피드 사이드웨이된 정보도 사용할 수 있다. 셀 3(108)을 이용하여 리소그라피 층(L1) 상에서 이루어진 포커스/도즈 측정은 셀(108)을 이용하여 이전 층(P) 상에서 이루어진 포커스/도즈 측정으로부터 피드 포워드된 정보를 사용할 수 있다.
층(103)은 포토레지스트(101) 내의 개구들을 통해 층(103) 및 하드마스크 층(102)을 에칭하는 에칭 프로세스에 의해 패터닝된다. 결과적으로 에칭된 패턴 층(E1)은 그런 다음에 셀 1(106) 및 셀 3(108)을 이용하여 측정될 수 있다. 특정하게도, 셀 3(108)은 에칭 패턴 층(E1)의 포커스/도즈 측정을 위해 재사용될 수 있고, 셀 1(106)은 에칭된 패턴 층(E1)의 CD 측정을 위해 재사용될 수 있다. 셀 3(108)을 이용하여 이루어진 포커스 도즈 측정으로부터의 정보는 셀 1(106)을 이용하여 이루어진 CD 측정에 의한 사용을 위해 피드 사이드웨이될 수 있다. 에칭된 패턴 층(E1)의 에칭 및 측정을 완료한 이후, 다른 하드 마스크 및 포토레지스트 층을 에칭된 패턴 층(E1) 상에서 형성하고 상기 포토레지스트 층을 현상시킴으로써 형성된 제2 리소그라피 층(L2)을 생성하는 제2 리소그라피 단계가 완료될 수 있다.
계측은 셀 1(106), 셀 2(107), 및 셀 3(108)을 재사용함으로써 제2 리소그라피 층(L2) 상에서 수행될 수 있다. 셀 1(106)은 포커스/도즈 측정을 위해 재사용될 수 있고, 셀 2(107)는 제1 리소그라피 층(L1) 및 제2 리소그라피 층(L2) 사이의 오버레이 측정을 위해 재사용될 수 있고, 셀 3(108)은 제2 리소그라피 층(L2) 상에서의 CD 측정을 위해 재사용될 수 있다. 셀 1(106)을 이용한 포커스/도즈 측정은 셀 1(106)을 이용한 패턴 층(E1) 상에서의 CD 측정으로부터 피드 포워드된 정보도 사용할 수 있다. 셀 2(107)를 이용한 제1 리소그라피 층(L1) 및 제2 리소그라피 층(L2) 사이의 오버레이 측정은 셀 1(106)을 이용한 L1-L2 오버레이 측정으로부터 피드 사이드웨이된 정보 및 셀 3(108)을 이용한 L2 CD 측정으로부터 피드 사이드웨이된 정보를 사용할 수 있다.
대안적인 실시예에 따르면, 피드 포워드 및 피드 사이드웨이된 계측 정보는 DPL 프로세스 제어를 위해 적응성 정보 흐름을 제공하는데 사용될 수 있다. 도 1C는 이것이 어떻게 구현될 수 있는지의 예언적 예를 도시한다. 제1 리소그라피 층(L1) 상에서의 CD(critical dimension) 계측은 에칭된 패턴 층(E1) 상에서 수행된 계측을 모델링할 때 사용되도록 피드 포워드될 수 있다. 필름 계측은 하드마스크 층의 리플로우(reflow) 및 제2 리소그라피 층(L2)의 형성 이후에 수행될 수 있다. 제1 리소그라피 층(L1) 및 이전 층 사이의 오버레이 계측은 제2 리소그라피 층(L2) 상에서 수행된 계측을 모델링할 때 사용되도록 피드 포워드될 수 있다. 제2 리소그라피 층(L2) 상에서 수행된 CD(critical dimension) 계측(CD2)은 L2 상에서 수행된 도즈 포커스 계측을 모델링하기 위해 피드 포워드될 수 있다. CD1 및 CD2 계측들로부터의 정보는 L2 및 L2 사이의 오버레이 계측을 모델링할 때 사용되도록 피드 포워드될 수 있다. 이러한 오버레이 계측(또는 모델링) 및 CD1, CD2 계측들의 결과는 임의의 CDU 재작업(rework)이 제2 리소그라피 층(L2) 상에서 필요한지를 결정하기 위해 분석될 수 있다. 재작업이 요구되지 않는다면, 프로세스는 제2 에칭 패턴(E2)을 형성하는 후속 에칭으로 진행될 수 있다. 그렇지 않다면, 수정가능들 분석(correctibles analysis)이 수행될 수 있고, 상기 분석으로부터의 포커스, 도즈 및 오버레이 정보가 재작업을 조정하는데 사용될 수 있다. 재작업은 제2 리소그라피 층(L2)을 제거하는 것과 상기 제2 리소그라피 층(L2)을 재형성하고 재-패터닝하는 것을 동반할 수 있다. 필름 계측 및 CD2가 재-작업된 제2 리소그라피 층(L2)에 대하여 반복될 수 있다.
다른 대안적인 실시예에 따르면, OVL 정보는 도 1D에 도시된 바와 같이 이미징 타겟으로부터 피드 포워드되거나 피드 사이드웨이될 수 있다. 이는, 이미징 센서로부터의 오버레이 데이터가 더 높은 측정 레이트에서 훨씬 더 작은 타겟들로부터 종종 추출될 수 있다는 장점을 가질 수 있다. 도 1D에 도시된 예에서, 그레이팅(grating) 타겟들은 두 개의 셀들(셀 1 및 셀 2) 내에서 형성되고, 이미징 타겟이 제3 셀(셀 3) 내에서 형성된다. 도 1D에 도시된 예에서, 셀 1로부터 그레이팅 측정들 및 셀 3으로부터의 오버레이 측정으로부터의 정보는 셀 2를 이용하여 만들어진 그레이팅 측정을 모델링하기 위해 피드 사이드웨이된다.
예컨대, 이미징 타겟은 한 개의 층 내에서 형성된 제1 구조(112) 및 상이한 층 내에서 형성된 제2 구조(114)를 포함할 수 있다. 구조들(112, 114)은 주기적(예컨대, 그레이팅) 구조들일 수 있다. 이러한 그레이팅 스타일 타겟들(때때로 "AIM" 마크들로서도 불림)은 오버레이 측정을 위해 종래에 사용된 "박스" 또는 링-타입 마크들보다 더 밀도가 높고 더욱 강할 수 있다. 이는, 더 많은 프로세스 정보의 수집과, 화학적 기계적 연마(polishing)(CMP)의 경직(rigor)들을 견딜 수 있는 타겟 구조들을 허용한다. 이러한 마크들의 사용은 예컨대 공동 양도된 US 특허들 6,023,338, 6,921,916 및 6,985,618에 설명되며, 세 개의 특허 모두가 본 명세서에 참조에 의해 모든 목적들을 위해 통합된다. 이러한 타겟들의 추가적 예들이 예컨대 U.S. 특허 7,408,642에 설명된다.
본 발명의 실시예에 따르면, 반도체 디바이스 제작 동안의 계측을 위한 장치가 위에서 설명된 타입들의 측정 프로세스들을 구현하도록 구성될 수 있다. 예컨대, 도 2A에 도시된 바와 같이, 반도체 제작 시스템(200)은 리소그라피 도구(202), 계측 도구(204) 및 컨트롤러(206)를 포함할 수 있다. 계측 도구는 컴퓨터 프로세서와, 상기 계측 도구를 제어하고 계측 도구(204)를 이용하여 취해진 측정들로부터 획득된 정보를 프로세싱하는 코딩된 명령들(205)을 갖도록 구성된 메모리를 포함할 수 있다. 컨트롤러(206)는 리소그라피 도구(202) 및 계측 도구(204)의 동작을 제어하기 위한 명령들(207)로 프로그래밍된 범용 컴퓨터를 포함할 수 있다. 부가하여, 컨트롤러(206)는 데이터(209)를 저장하는 메모리를 포함할 수 있고, 상기 데이터(209)는 계측 도구에 의해 획득된 측정들을 결과들을 포함할 수 있다.
리소그라피 도구(202)는 기판들(201) 상에서 리소그라피 프로세스들을 수행한다. 계측 도구(204)는 기판들(201) 상에서 재료의 층 또는 재료의 층 내에 형성된 패턴 상에서의 계측 측정의 하나 또는 그 초과의 타입들을 수행하도록 구성된다. 실행시, 코딩된 명령들(205)은 계측 도구(204)로 하여금 :
a) 부분적으로 제작된 디바이스의 층 내에서 형성된 제1 테스트 셀 상에서 제1 측정을 모델링하고;
b) 상기 층 내의 제2 테스트 셀 상에서 제2 측정을 수행하고;
c) 제2 측정으로부터의 정보를 제1 측정의 모델링으로 피드하고; 그리고
d) 제1 테스트 셀 및 제2 테스트 셀을 포함하는 층 상에서 리소그라피 패턴이 형성된 이후, a) 및 b)로부터의 정보를 각각 이용하여 제1 테스트 셀 및 제2 테스트 셀 상에서 제3 및 제4 측정을 각각 모델링하도록 유발할 수 있다. 명령들(205)은 또한 계측 도구(204)가 다른 동작들을 구현하도록 유발할 수도 있다.
계측 도구(204)에 의해 구현된 명령들(205)은 위에서 설명된 피드 포워드 및 피드 사이드웨이 유스 케이스들을 가능하게 하기 위해 컨트롤러(206)에 의해 구현된 명령들(207)과 함께 동작할 수 있다. 예컨대, 피드 사이드웨이의 경우에, 두 개의 인접 셀들로부터의 계측 데이터는 시간 근접성으로 순차적으로 획득될 수 있다. 데이터 핸들링을 위해 다수의 옵션들이 검토될 수 있다. 첫째로, 제1 셀(예컨대, 셀 1(106))로부터의 계측 데이터는 제2 셀(예컨대, 셀 2(107))의 측정 이후 후속 구조적 파라미터들의 계산시 즉각적인 사용을 위해 컨트롤러(206)(또는 계측 도구(204))의 메모리에 유지될 수 있다. 둘째로, 제1 셀로부터의 계측 데이터는 "웨이퍼 레벨" 데이터베이스 또는 모델 내에 저장될 수 있고, 제2 셀의 측정 이후 구조적 파라미터들의 계산시 후속하여 사용될 수 있다.
피드 포워드의 경우, 하나 또는 그 초과의 셀들로부터의 계측 데이터는 주어진 웨이퍼의 일부 또는 모든 사이트들로부터 수집될 수 있고 그런 다음에 프로세싱 이후 동일하거나 상이한 셀로부터의 계측 파라미터들의 계산시 입력으로서 사용되기 위해 차후 검색을 위해 데이터베이스 내에 유지될 수 있다. 일 실시예에서, 데이터베이스는 계측 도구(204) 상에서 상주하며 유지될 수 있다. 다른 실시예에서, 데이터베이스는 캘리포니아 산호세 또는 KLA-텐코어에 대해 입수할 수 있는 아처(Archer) 분석기와 같은 분석 데이터베이스에 의해 유지될 수 있다. 제3 실시예에서, 데이터베이스는 컨트롤러(206), 예컨대 파브(fab) 호스트 컴퓨터 내에 유지될 수 있고, 데이터는 계측 도구(204)에 의해 요청됨에 따라 제공될 수 있다.
계측 도구는 스캐터로메트리, 오버레이 및 CD를 수행하도록 구성될 수 있다. 이러한 측정들은 임의의 적절한 기술을 이용하여 수행될 수 있다. 도 2B는 이러한 측정들을 수행하는데 사용될 수 있는 계측 도구의 예를 도시한다. 도 2B는 얇은 필름 층들(12)과 같은 샘플(14)의 표면에 있는 타겟 구조들 및/또는 CD(critical dimension)들과 같은 구조적 피처들 상에서의 스캐터로메트리 측정들을 수행하는데 사용될 수 있는 각 해상 반사계(10)를 도시한다. 반사계(10)는 방사의 프로브(probe) 빔(22)을 생성하기 위한 광원(20)을 포함할 수 있다. 하나의 적절한 광원은 안정적이고 알려져 있으며 상대적으로 좁은 대역폭을 갖는 선형으로 극성화된 빔을 방출하는 고체 상태 레이저 다이오드이다. 프로브 빔(22)은 50/50 빔 스플리터(24)를 이용하여 샘플(14)을 향하여 돌아설 수 있다. 프로브 빔(22)은 렌즈(26)를 이용하여 샘플(14)의 표면 상으로 포커싱될 수 있다. 프로브 빔 전력의 일부(fraction)가 또한 빔 스플리터(24)를 통과해 전달되고, 입사 전력 검출기(30) 상으로 떨어진다. 반사계(10)에서는, 파장판(42)이 선택적이다. 편광기(44)가 도시된 바와 같이 검출기(40) 이전에, 또는 광원(20) 이후에, 또는 두 곳 모두에 있을 수 있다. 광원(20)은 단색성 또는 다색성일 수 있다. 검출기(40)의 출력이 평가를 위해 프로세서(50)에 공급된다. 각 해상 반사계(10)의 전체 설명은 본 명세서에서 참조에 의해 그 전체가 통합된 US 특허 번호 6,995,842에서 발견될 수 있다.
이 개념을 다중 파장들을 측정하는 것으로 확장하길 원한다면, 레이저 광원(20)이 다색성 프로브 빔을 생성하는 백색 광원일 수 있다. 파장 선택적 필터(60)(도 2B에서 팬텀으로 도시됨)가 광원(20) 및 검출기(40) 사이의 광 경로 내 어느 곳에 위치될 수 있다. 필터(60)는 빔의 경로로 선택적으로 이동되는 단순한 밴드 패스(컬러) 필터들의 형태를 취할 수 있다. 대안적으로, 단색광기가 좁은 파장 구역들을 순차적으로 선택하는데 사용될 수 있다. 물론 상이한 파장들을 이용하는 가변 파장 레이저(tunable laser) 또는 다중 레이저들이 사용될 수도 있다.
본 발명의 실시예들과 함께 스캐터로메트리 측정들을 만들기 위한 계측 도구(204)로서 사용될 수 있는 분광기 엘립소미터/반사계 장치의 더욱 상세한 설명은 본 명세서에서 참조에 의해 그 전체가 통합된 US 특허 번호 6,734,967의 도 2에 도시된다.
본 발명의 실시예에 따르면, 반도체 디바이스는 두 개 또는 그 초과의 셀들을 포함하는 테스트 구조를 통합할 수 있다. 각각의 셀은 기판 또는 기판 상에 형성된 재료의 층 내에서 형성된 다수의 테스트 패턴들을 포함한다. 적어도 하나의 리소그라피 단계 동안에, 적어도 두 개의 셀들이 실질적으로 동일한 테스트 패턴을 이용하여 패터닝된다. 적어도 하나의 다른 리소그라피 단계 동안에, 단 하나의 셀이 패터닝되고 다른 셀이 패터닝되지 않은 상태로 남겨진다. 각각의 셀 내의 패턴들 및/또는 셀들 사이의 패턴들에서의 차이들은 필름, CD 또는 다른 계측 정보의 피드 포워드 또는 피드 사이드웨이를 용이하게 하도록 구성될 수 있다. 부가하여, 각각의 셀 내의 패턴들 및/또는 셀들 사이의 패턴들에서의 차이들은 계측 측정에서 피팅(fitting)된 파라미터들의 개수를 줄이도록 구성될 수 있다.
일부 실시예들에서, 인접 셀들 사이의 혼선(cross-talk)을 최소화하도록 하는 방식으로 셀들 내의 패턴들을 레이아웃하는 것이 유용할 수 있다. 예컨대, 샘플들이 다차원적일 수 있기 때문에, 계측 측정들은 종종 이러한 피드-포워드, 피드-사이드웨이, 및 계측의 셀 재사용 방법을 완료하기 위하여 x-방향 및 y-방향 모두로 취해져야 한다. 예컨대, 테스트 구조는 적어도 네 개의 셀들을 포함할 수 있고, 그 중 적어도 두 개의 셀들은 실질적으로 하나의 방향으로 지향되는 패턴들을 갖고, 그 중 적어도 두 개의 다른 셀들은 제1 방향에 실질적으로 직각인 방향으로 지향되는 유사한 패턴들을 갖는다.
도 3A 및 도 3B는 본 발명의 실시예에 따른 4-셀 계측 타겟의 가능한 레이아웃들의 예들을 도시하며, 여기서 타겟들은 x-방향 및 y-방향 모두로 측정할 수 있다. x 셀 및 y 셀을 인터위빙(interweaving)함으로써, 당업자는 이러한 계측 측정들을 만들기 위해 사용된 스캐터로메트리 기술에 의해 유발된 간섭을 줄일 수 있다. 두 개의 x-셀들, 또는 두 개의 y-셀들이 서로 옆에 포지셔닝될 때, 혼선이 발생하고, 그래서 각각의 셀의 계측 측정들은 그 인접 셀의 흩어진 방사로부터의 간섭으로 인해 변경될 수 있다. x 셀 및 y 셀을 인터위빙함으로써, 혼선이 최소화될 수 있고, 이는 더욱 정확한 계측 측정들을 허용한다.
위에서-설명된 예들이 CD(critical dimension) 계측, 필름 계측 및 오버레이 계측에 대한 본 발명의 실시예의 적용을 나타낸다는 것이 언급된다. 그러나, 본 발명의 실시예들은 그들의 적용에 있어서 계측의 단지 이러한 타입들로 제한되지는 않는다. 예컨대, 본 발명의 실시예들은 스캐너 도즈를 동반하는 애플리케이션들로도 확장될 수 있고, 포커스 파라미터들은 또한 다른 피처 지오메트리 파라미터들로부터 모델 역변환(model inversion)의 알려진 방법들, 예컨대 다항식 뉴럴 네트워크(polynomial and neural network)를 사용함으로써 포함되어야 한다. 스캐너 포커스가 노출 이후 측정되는 바와 같은 레지스트 높이(resist height)의 민감도 함수(sensitive function)일 수 있다는 것이 예상된다. 그러나, 그레이팅 셀 상에서 측정된 바와 같은 레지스트 높이는 리소그라피 조건들의 함수 뿐만 아니라 웨이퍼에 걸쳐서 가변할 수 있는 초기 레지스트 두께의 함수일 것으로 합리적으로 예상될 수 있다. 포커스 노출 행렬 상에서 생성된 역변환 모델의 정확성을 향상시키기 위하여, 2-셀 타겟이 예상될 수 있으며, 여기서 한 개의 타겟(예컨대, 셀 1(106))은 직접적인 필름 측정(예컨대, 상기 셀이 마스크되므로 레지스트 높이)을 가능하게 하고 인접 셀(예컨대, 셀 2(107))은 그레이팅 셀이며 여기서 상기 레지스트 높이는 리소그라피 노출 이후에 측정된다. 이러한 방식으로, 레지스트의 노출로부터 야기되는 "레지스트 높이 손실"이 결정될 수 있고, 상기 레지스트 높이 손실은 단지 스캐너가 아니라 트랙으로부터의 정보를 컨벌빙(convolving)하는 레지스트 높이 단독보다 포커스하는데 더 민감한 파라미터일 것으로 예상된다.
반도체 계측 동안에 측정 정보를 피드 포워드하거나 및/또는 피드 사이드웨이하는 성능을 결정하기 위해, 측정 시퀀스가 시뮬레이션 프로그램을 이용하여 실험적으로 모델링되었다. 사용된 시뮬레이션 프로그램은 KLA-텐코어에 의해 개발된 두 개의 프로그램들의 혼합이다. 스펙트라슈트(SpectraSuite) 5.0이 주어진 각도의 조명을 위해 뮐러 행렬 요소들을 생성하는 주어진 샘플에 대한 회절 데이터베이스를 생성하기 위해 사용되고, 구성분석도구(ConfigurationAnalysisTool) v10이 광학 시스템 지오메트리와 그 조명 및 수집 특징들 ― 추정을 수행하는데 사용된 샘플의 파라미터들의 선택에 기초하여 측정의 추정된 불확실성을 생성하는 잡음 레벨을 포함함 ― 을 설명하는데 사용되었다.
측정이 시뮬레이션 된 구조가 도 4A에서 도시된다. 상기 구조는 하드-마스크 그레이팅의 상단 상에서 레지스트 그레이팅에 대응한다. 레지스트 그레이팅(402)은 게이트 옥사이드(gate oxide)(410)의 상단 상에 놓이는 폴리실리콘 층(408) 상에 형성된 하드마스크 그레이팅(406)을 커버하는 ARC(404)로 불리는 얇은 필름 재료의 상단 상에 형성될 것이다.
도 5A-5A는 시뮬레이션들과 함께 사용된 시뮬레이션된 제작 시퀀스를 도시한다. 도 5A에서 도시된 바와 같이, 포토마스크 마스크(photomask mask)(501)가 얇은 필름(ARC) 층(404) 및 하드마스크 층(406)의 상단 상에 상단 레지스트 그레이팅(402A)을 형성하기 위해 제1 레지스트 층을 패터닝하는데 사용된다. 상단 레지스트 그레이팅(402A)의 지오메트리 파라미터들은 본 명세서에서 집합적으로 G2로서 불린다. G2 지오메트리 파라미터들은 그레이팅의 중간-점에서의 CD(critical dimension)(MCD2), 측벽 각도(SWA2), 및 높이(HT2)를 포함한다. 얇은 필름(ARC) 층(404)은 레지스트 그레이팅(402A) 내의 개구들을 통해 아래로 하드마스크 층(406)까지 에칭된다. 제1 레지스트 그레이팅(402A)이 스트립된 이후, 상단 레지스트 그레이팅의 패턴은 그레이팅(404A)을 형성하는 얇은 필름 재료로 전달(transfer)되었다. 제2 레지스트 그레이팅(402B)이 도 5B에 도시된 바와 같이 하드마스크 층(406)의 노출된 일부분들 상에 형성된다. 제2 포토마스크(미도시)가 제2 레지스트 그레이팅(402B)을 형성하는 레지스트 층을 패터닝하는데 사용된다. 그런 다음에 하드마스크 층(406)은 패터닝된 얇은 필름(404) 및 제2 레지스트 그레이팅(402B)을 통해 아래로 폴리실리콘 층(408)까지 도 5C에 도시된 바와 같이 하단 하드마스크 그레이팅(406B)을 생성하며 에칭된다. 하드 마스크 그레이팅(406B)의 지오메트리 파라미터들은 본 명세서에서 집합적으로 G1으로서 불린다. G1 지오메트리 파라미터들은 그레이팅의 중간-점에서의 CD(critical dimension)(MCD1), 측벽 각도(SWA1), 및 높이(HT1)를 포함한다. 상단 그레이팅(402A) 및 하단 그레이팅(402B)(또는 하드마스크 그레이팅(406B)) 사이의 포지션에서의 상대적 시프트가 오버레이로서 불린다. 일단 하드마스크 그레이팅이 형성되면, 폴리실리콘 층(408)이 하드마스크 그레이팅(406B)에서의 개구들을 통해 에칭될 수 있고, 이로써 도 5D에 도시된 바와 같이 게이트 옥사이드(410)의 상단 상에 폴리실리콘 그레이팅(408A)이 생성된다.
시뮬레이션의 결과들이 도 6A-6D에서 도시된다. 플롯(plot)들 내의 라벨들은 측정의 불확실성이 추정되는 시뮬레이션의 파라미터들을 지칭한다. 따라서, 예컨대, 라벨이 OVL을 언급한다면, 단지 오버레이 파라미터가 측정되었고 단지 오버레이 불확실성이 추정되었다. 추가 예로서, 라벨이 OVL(OVL+G2)를 언급한다면, 오버레이 파라미터 및 G2의 파라미터들 전부(MCD2, SWA2, 및 HT2와 같은)가 측정되는 것으로서 시뮬레이션되었고 모든 그들의 각각의 불확실성들이 추정되었으며, 그래서 이 경우에 네 개의 파라미터들이 시뮬레이션되었고 네 개의 불확실성들이 계산된 반면에, 단지 오버레이 불확실성이 플로팅(plotting)된다.
플롯들 각각에서의 암묵적 정보는 파라미터가 "측정"되고 있지 않다면 다른 측정으로부터의 피드-포워드 또는 피드-사이드웨이에 의해 측정 계산으로 상기 파라미터가 제공되었다는 것이다. 따라서, 플롯들은 더 많은 파라미터들이 피드-포워드 또는 피드-사이드웨이로부터 이용가능하게 되므로 오버레이 측정에 대한 향상된 정밀도를 도시한다. 도 6A-6D 내의 수평 축 라벨들은 시뮬레이션 된 상이한 KT 반사계 장치 구성들을 지칭한다. 이러한 장치 구성들은 도 6A-6D 내의 그래프들의 수평 축들을 따라서 숫자들 1 내지 10에 의해 식별된다.
도 6A-6D에 도시된 시뮬레이션 결과들에서, 패턴-오버-패턴을 위한 32 ㎚ 게이트 ADI 스택이 다양한 하드웨어 구성들을 위해 예측된 정밀도(3 시그마)를 추정하는데 분석되었다. 스캐터로메트리를 통한 측정들에 기초한 동시적 OVL+CD 타겟의 실행가능성이 피드-포워드/피드-사이드웨이 전략의 사용에 기초하여 증명되었다. 도 6A-6D로부터 볼 수 있는 바와 같이, eUVR에 기초한 235 ㎚의 낮은 파장의 경우, 피드 포워드 및 피드 사이드웨이의 사용은 극성화된 모드에서 상당한 장점을 제공한다. 이러한 결과들은 단일 타겟 다중-셀 OVL+CD 측정들의 완벽한 캐스케이드(cascade) 설계에 대한 잠재력을 증명한다.
도 4B에 도시된 바와 같은 3-셀 계측 타겟(420)을 이용하여 도 4A에 도시된 타입의 구조 상에서 계측이 수행될 수 있다는 것이 언급된다. 특정하게도, 계측 타겟(420)은 그레이팅 타겟들을 갖는 제1 셀(422) 및 제2 셀(424)과, 필름 두께의 측정을 용이하게 하도록 설계된 타겟을 갖는 제3 셀(426)을 포함할 수 있다. 이러한 3-셀 타겟(420)은 계측 문제를 조각들로 쪼개고 정보를 상이한 조각들로 및 상이한 조각들로부터 피드 포워드하거나 및/또는 피드 사이드웨이함으로써, 어려운 계측 경우들을 구현하는데 사용될 수 있다. 예컨대, 제1 셀(422)의 측정들은 하드마스크 그레이팅(406)의 일부분들에 대한 CD(critical dimension) 및 측벽 각도를 결정하는데 사용된 정보를 제공하는 측정들을 위해 사용될 수 있다. 제2 셀(424)은 레지스트 그레이팅(402)의 일부분들에 대한 CD(critical dimension) 및 측벽 각도를 결정하는데 사용된 정보를 제공하는 측정들을 위해 사용될 수 있다. 제3 셀(426)은 에칭 또는 두께에 영향을 줄 수 있는 다른 프로세스들 이전에 및 이후에 폴리실리콘 층(408)의 상기 두께를 결정하기 위한 정보를 제공하는 측정들을 위해 사용될 수 있다.
위의 설명이 본 발명의 바람직한 실시예의 완벽한 설명인 반면에, 다양한 대안들, 수정들 및 대등물들을 사용하는 것이 가능하다. 그러므로, 본 발명의 범위는 위의 상세한 설명을 참조해서 결정되어서는 안되며, 그 대신에 첨부된 청구범위를 참조하여 대등물들의 그들의 전체 범위와 함께 결정되어야 한다. 바람직하든 바람직하지 않든 임의의 피처가 바람직하든 바람직하지 않든 임의의 다른 피처와 결합될 수 있다. 이어지는 청구범위에서, 부정관사 "A" 또는 "An"은 명시적으로 그렇지 않다고 언급되는 경우를 제외하고서, 관사 뒤에 이어지는 아이템 중 하나 또는 그 초과의 수량을 지칭한다. 이어지는 청구범위에서, 단어 "또는"은 포함적 "또는"인 것으로 해석될 것이다, 예컨대 A 또는 B는 A 또는 B가 개별적으로 존재한다면 충족되고, A 및 B 모두가 존재한다면 대안적으로 충족된다. 첨부된 청구범위는 "~를 위한 수단" 문구를 이용하여 주어진 청구항 내에서 명시적으로 제한이 있다고 언급되지 않는 한, 기능식 청구항 제한들을 포함하는 것으로 해석되어서는 안된다.
본 명세서에 기술된 실시예들은 일반적으로 기술될 많은 가능한 장점들을 갖는다. 먼저, 트랙에서 사용된 통합 계측이 이전 구조들의 상부 상의 블랭킷 필름들에 대한 계측 측정들을 포함하여, 어떠한 리소그라피보다 이전에 측정들을 취할 수 있다. 또한, 필름 두께, 상기 필름의 다른 분산적 품질(dispersive quality)들, 및 필름 계측 사이트들 사이의 특성들을 보정함으로써, 오버레이 단계들 동안에 샘플링해야 하는 경우보다 증착 단계들에서 더 적은 사이트들을 샘플링하는 것이 가능하다. 동일한 챔버로부터 증착되고 에칭된 웨이퍼들을 트랙킹함으로써, 측정들이 이전 층에서 우리의 웨이퍼에 대하여 존재하지 않는다면 당업자는 우리의 웨이퍼와 동일한 로트(lot) 및 동일한 챔버 내의 다른 웨이퍼의 측정으로부터의 이전 층 정보를 사용할 수 있다. 게다가, 본 발명의 실시예들은 관심대상의 파라미터들을 향상시키거나 또는 관심대상이 아닌 파라미터들에 대한 민감성을 최소화시키기 위해 차동 측정들 및 모델링을 오버레이 오프셋들과 결합시키는 장점을 갖는다.
도 1A는 본 발명의 실시예에 따라 반도체 디바이스 제작 동안에 계측을 위한 방법을 설명하는 단면도들의 시퀀스를 도시하는 흐름도이다. 도 1A에서, 사용된 계측을 위한 방법은 피드-포워드, 피드-사이드웨이(feed-sideways), 및 셀 재사용 기술들을 포함한다. 흐름도는 계측의 이러한 방법을 상기 방법이 리소-에칭-리소-에칭 더블-패터닝 리소그라피 셋업(litho-etch-litho-etch double-patterning lithography setup)에서 사용되는 것으로서 설명한다. 계측의 이러한 방법은 이러한 타입의 더블-패터닝 리소그라피에서의 사용으로 제한되지 않는데, 그 이유는 상기 방법이 리소-리소-에칭 더블-패터닝 리소그라피, 단일-패터닝 리소그라피, 스페이서 패터닝과 함께 구현될 수 있고 다양한 다른 상황들 하에서 계측 측정들을 취하도록 구현될 수도 있기 때문이다. 도 1A는 4-셀 타겟 레이아웃을 이용하는 피드-포워드, 피드-사이드웨이, 및 셀 재사용 계측의 이러한 방법을 도시하며, 상기 4-셀 타겟 레이아웃은 상이한 영역들에서 타겟으로 된 논지의 샘플의 스크라이브 라인을 따라서 정렬된 4-타겟 셀들 및 단 하나의 방향으로 계측 측정들을 프로세싱하기 위한 스캐터로메트리(scatterometry) 기술들을 동반한다. 피드-포워드, 피드-사이드웨이, 및 셀 재사용 계측의 이러한 방법은 상기 주어진 상황들 하에서 필요한 계측 측정들의 타입에 따라 타겟 셀들의 상이한 열거(enumeration)들로 구현될 수 있다. 게다가, 스캐터로메트리 기술들은 분광기 및/또는 각-해상 스캐터로메트리, 반사측정(reflectometry), 엘립소메트리(ellipsometry) 등을 통해 구현될 수 있다.
도 1A에 도시된 예에 따르면, 패터닝된 샘플이 측정되는 것은 포토레지스트(101), 하드 마스크(102), 패터닝될 층(103), 절연 층(104), 및 기존 패턴(105)을 포함하여, 시퀀스의 각각의 단계에서 최고 5개 층들을 포함할 수 있다. 물론, 상이한 상황들 하에서, 더 많거나 또는 더 적은 개수의 층들이 존재할 수 있다. 그러나, 상이한 개수들의 층들이 사용되더라도, 피드-포워드, 피드-사이드웨이, 및 셀 재사용 계측 방법은 피드-포워드, 피드-사이드웨이, 및 셀 재사용 절차들을 제공하기 위한 자동화된 레시피 생산을 여전히 구현할 수 있다. 예컨대, 4-타겟 셀 레이아웃이 셀 1(106), 셀 2(107), 셀 3(108), 및 셀 4(109)를 이용하여 구현될 수 있고, 각각의 셀은 논지의 샘플의 스크라이브 라인을 따라서 상이한 영역을 커버하도록 포지셔닝될 수 있다. 초기에, 셀 1은 기존 패턴(105), 절연 층(104), 패터닝될 층(103), 및 하드 마스크(102)를 갖는 샘플(P)의 CD 측정(critical dimension measurement)을 위해 사용될 수 있다. 셀 2(107)는 샘플(P)의 필름 계측을 측정하기 위해 사용될 수 있다. 셀 2를 이용하여 획득된 필름 계측 측정으로부터의 정보는 그런 다음에 FS로 라벨링된 좌향 화살표에 의해 표시된 바와 같이 셀 1(106) 상에서 수행되는 측정으로 피드 사이드웨이될 수 있다. 이러한 필름 계측 측정들은 필름 두께, 필름 굴절 분산 품질들, 또는 필름 유전체 분산 품질들을 포함할 수 있다. 셀 1(106)을 위해 사용된 측정 도구 또는 프로세스는 샘플(P)의 CD(critical dimension) 계측을 모델링하기 위해 이러한 정보를 사용할 수 있다. 예컨대, 셀 1로 획득된 CD 측정은 라인-에지 거칠기(LER : line-edge roughness), 라인-폭 거칠기(LWR : line-width roughness), 측벽 각도, 라인 폭(상단, 중간, 또는 하단), 코너 라운딩, 또는 라인의 하단의 연장부의 측정인 푸터(footer)의 사이즈 형태일 수 있다.
이러한 두 개의 측정들이 취해진 이후, 더블-패터닝 리소그라피 셋업의 제1 리소그라피 단계가 완료될 수 있으며, 이때 포토레지스트(101)가 하드 마스크(102)의 상단 상에서 층화되고 현상된다. 리소그라피 프로세스는 첫 번째로 후속하여 형성된 층 내에서 새로운 샘플(L1)을 생산하고, 상기 층은 현상된 포토레지스트(101)를 포함하고, 상기 현상된 포토레지스트(101)는 그런 다음에 측정된다. 이 예에서, 셀 2(107) 및 셀 1(106)은 이 샘플을 측정하기 위해 모두 재사용된다. 샘플(P)로부터 셀 2(107)에 의해 측정된 필름 계측은 FF로 라벨링된 굽어진 화살표들에 의해 표시된 바와 같이 셀 2(107)의 측정으로 피드 포워드될 수 있다. 그런 다음에 셀 2(107)는 샘플(L1)을 타겟으로 하는 측정들을 위해 사용될 수 있고, 이 셀은 그런 다음에 샘플(L1)의 CD(critical dimension) 계측을 모델링하는데 사용된다. 이 점에서, 샘플(L1)로부터의 셀 2(107)의 CD는 이제 샘플(L1)을 타겟으로 하고 있는 셀 1(106)에 대한 측정 프로세스로 피드 사이드웨이될 수 있다. 동시에, 샘플(P)로부터 취해진 셀 1(106)의 CD는 이제 샘플(L1)을 타겟으로 하고 있는 셀 1(106)의 측정으로 피드 포워드될 수 있다. 샘플(P)로부터 취해진 셀 1(106)의 CD를 피드 포워드할 때, 당업자는 샘플(P)로부터 셀 1(106)에 의해 취해진 정확한 CD 대신에, 추가로 모델링될 CD의 시작 추정치를 피드 포워드할 수 있다. 샘플(L1)을 타겟으로 하는 셀 1(106)은 첫 번째 리소그라피 단계(L1) 이후의 샘플 및 초기 샘플(P)의 그것(that) 사이의 오버레이를 계산하기 위해 이 정보를 사용할 수 있다.
이러한 첫 번째 리소그라피 단계 동안에 측정들이 취해진 이후, 샘플은 그런 다음에 첫 번째 시간 동안에 에칭될 수 있다. 이 새롭게 에칭된 샘플(E1)은 불완전하게 패터닝된 층(103), 절연 층(104), 및 기존 패턴(105)으로 구성된다. 셀 3(108)이 이제 이 샘플(E1)의 필름 계측의 측정을 위해 사용된다. 이 정보는 이제 샘플(E1)을 타겟으로 하고 있는 셀 2(107)의 측정으로 피드 사이드웨이될 수 있고, 샘플(E1)의 CD 계측이 모델링된다.
샘플의 제1 에칭을 완료한 이후, 두 번째로 후속하여 형성된 층 내에서 새로운 샘플(L2)을 생성하는 제2 리소그라피 단계가 완료될 수 있다. 이 새로운 샘플(L2)은 하드 마스크(102) 및 현상된 포토레지스트(104)의 다른 층의 부가로 상기 제1 에칭의 완료 이후 우리의 패터닝된 샘플로 구성된다. 셀 2(107) 및 셀 3(108)은 샘플(L2)의 계측 측정들을 취하기 위해 재사용될 수 있다. 샘플(E1)로부터 셀 3(108)에 의해 취해진 필름 계측은 셀 3의 측정으로 피드 포워드될 수 있고, 이제 셀 3의 측정은 샘플(L2)을 타겟으로 하고 있다. 셀 3(108)의 측정은 샘플(L2)의 CD 계측을 모델링하기 위해 이 정보를 사용할 수 있다. 샘플(E1)로부터 셀 2(107)에 의해 모델링된 CD 계측은 셀 2(107)로 피드 포워드될 수 있고, 상기 셀 2(107)의 측정은 이제 샘플(L2)을 타겟으로 하고 있다. 샘플(E1)로부터 취해진 셀 2(106)의 CD를 피드 포워드할 때, 당업자는 샘플(E1)로부터 셀 2(107)에 의해 취해진 정확한 CD 대신에 추가로 모델링될 CD의 시작 추정치를 피드 포워드할 수 있다. 동시에 또는 후속하여, 샘플(L2)로부터 셀 3(107)에 의해 모델링된 CD 계측은 샘플(L2)을 타겟으로 하고 있는 셀 2(107)의 측정으로 피드 사이드웨이될 수 있다. 셀 2(107)의 측정은 샘플(L1) 및 샘플(P) 사이의 오버레이를 계산하기 위해 이 정보를 사용할 수 있다. 유사하게, 샘플(L2)로부터 셀 3(108)에 의해 모델링된 CD는 셀 4(109)의 측정으로 피드 사이드웨이될 수 있고, 상기 셀 4(109)의 측정은 샘플(L2) 및 우리의 초기 샘플(P) 사이의 오버레이를 계산하기 위해 이 정보를 사용할 수 있다.
리소-에칭-리소-에칭 더블-패터닝 셋업을 완료하기 위한 최종 단계는 제2 에칭 단계이다. 결과 샘플(E2)은 패터닝된 층(103), 절연 층(104) 및 기존 패턴(105)을 포함한다. 셀 2(107), 셀 3(108), 및 셀 4(109)는 이 샘플(E2)에 대한 계측 측정들을 취하기 위해 재사용된다. 셀 3(108)은 측정들을 취하고 샘플(E2) 상의 자신의 타겟으로 된 영역의 CD를 모델링하기 위해 사용된다. 그런 다음에 이 정보는 셀 2(107) 및 셀 3(109) 모두의 측정들로 피드 사이드웨이된다. 셀 2(107)의 측정은 샘플(E2) 상의 자신의 목표로 된 영역의 CD를 모델링하기 위해 이 정보를 사용할 수 있다. 셀 3(109)의 측정은 샘플(E2) 및 초기 샘플(P) 사이의 오버레이를 계산하기 위해 이 정보를 사용할 수 있다.
도 1A에 도시된 프로세스 상에서의 다수의 변형들은 본 발명의 범위 실시예들 내에 있다. 이들로 제한되는 것은 아니지만, 예컨대, 도 1B는 본 발명의 대안적인 실시예에 따른 반도체 디바이스 제작 동안에 계측을 위한 방법의 예언적 예를 도시한다. 본 실시예는 3-셀 타겟 레이아웃을 사용한다. 한 개의 셀을 제거함으로써 이전 오버레이 측정으로부터의 L2 오버레이로의 피드 포워드가 디스에이블링될 수 있다는 것이 언급된다. 그러나, 도 1B에 도시된 방법에서 사용된 타겟에 대하여 요구되는 풋프린트는 도 1A의 방법에서 사용된 타겟에 대하여 요구되는 풋프린트보다 상당히 더 적다. 이것은 많은 경우들에서 현실적 트레이드오프(tradeoff)일 수 있는데, 그 이유는 L1 내지 P가 여전히 측정되고 크루셜(crucial)(즉, 가장 엄격한 허용치)이 본 예에서 L2 및 L1 사이에 있기 때문이다. 3-셀 접근법의 장점은, 3-셀 접근법이 타겟의 전체 풋프린트를 감소시키고, 리소 1로부터 이전까지 그리고 리소 2 내지 리소 1(from litho 1 to previous and litho 2 to litho 1)의 CD(critical dimension) 및 오버레이 뿐만 아니라, 리소 1 및 리소 2에 대하여 4개 유스 케이스(use case)들, 포커스/도즈(dose)를 가능하게 하기 때문이다.
도 1B에 도시된 예에 따르면, 패터닝된 샘플이 제작되고 측정되는 것은 위에서 설명된 5개 층들, 예컨대 포토레지스트(101), 하드 마스크(102), 패터닝될 층(103), 절연 층(104), 및 기존 패턴(105)을 사용할 수 있다. 상이한 상황들 하에서, 더 많거나 또는 더 적은 개수의 층들이 존재할 수 있다. 예컨대, 3-타겟 셀 레이아웃은 셀 1(106), 셀 2(107), 및 셀 3(108)을 이용하여 구현될 수 있고, 각각의 셀은 논지의 샘플의 스크라이브 라인을 따라서 상이한 영역을 커버하도록 포지셔닝될 수 있다. 초기에, 셀 1(106)은 기존 패턴(105), 절연 층(104), 패터닝될 층(103), 및 하드 마스크(102)를 갖는 이전 프로세스로부터 샘플의 CD(critical dimension) 측정을 위해 사용될 수 있다. 셀 3(108)은 이전 프로세스에 대한 포커스 및 더즈(does)를 측정하기 위해 사용될 수 있다. CD 및 포커스/도즈(dose) 측정들이 취해진 이후, 제1 리소그라피 단계가 완료될 수 있으며, 이때 포토레지스트(101)는 하드 마스크(102)의 상단 상에서 층화되고 현상된다. 리소그라피 프로세스는 포토레지스트(101)를 현상함으로써 형성된 제1 리소그라피 층(L1)을 생성한다. 그런 다음에 제1 리소그라피 층(L1)은 모든 세 개의 셀들(106, 107, 108)을 이용하여 측정될 수 있다. 이 예에서, 셀 1(106)은 이전 층 및 L1 사이의 오버레이(OVL : overlay)를 측정하는데 재사용되고, 셀 2(107)는 제1 리소그라피 층(L1)의 CD(critical dimension) 측정을 위한 것이고, 셀 3(108)은 제1 리소그라피 층(L1)의 포커스/도즈 측정을 위해 재사용된다.
이 예에서, 제1 리소그라피 층(L1) 및 이전 층(P) 사이의 오버레이 측정은 셀 1(106)을 이용한 이전 층(P) 상에서의 CD 측정으로부터 피드 포워드된 정보를 사용할 수 있고, 셀 2(107)를 이용한 L1 상에서의 CD 측정으로부터 피드 사이드웨이된 정보도 사용할 수 있다. 셀 2(107)을 이용하여 이루어진 제1 리소그라피 층(L1) 상에서의 CD 측정은 셀 3(108)을 이용하여 층(L1) 상에서 이루어진 포커스/도즈 측정으로부터 피드 사이드웨이된 정보도 사용할 수 있다. 셀 3(108)을 이용하여 리소그라피 층(L1) 상에서 이루어진 포커스/도즈 측정은 셀(108)을 이용하여 이전 층(P) 상에서 이루어진 포커스/도즈 측정으로부터 피드 포워드된 정보를 사용할 수 있다.
층(103)은 포토레지스트(101) 내의 개구들을 통해 층(103) 및 하드마스크 층(102)을 에칭하는 에칭 프로세스에 의해 패터닝된다. 결과적으로 에칭된 패턴 층(E1)은 그런 다음에 셀 1(106) 및 셀 3(108)을 이용하여 측정될 수 있다. 특정하게도, 셀 3(108)은 에칭 패턴 층(E1)의 포커스/도즈 측정을 위해 재사용될 수 있고, 셀 1(106)은 에칭된 패턴 층(E1)의 CD 측정을 위해 재사용될 수 있다. 셀 3(108)을 이용하여 이루어진 포커스 도즈 측정으로부터의 정보는 셀 1(106)을 이용하여 이루어진 CD 측정에 의한 사용을 위해 피드 사이드웨이될 수 있다. 에칭된 패턴 층(E1)의 에칭 및 측정을 완료한 이후, 다른 하드 마스크 및 포토레지스트 층을 에칭된 패턴 층(E1) 상에서 형성하고 상기 포토레지스트 층을 현상시킴으로써 형성된 제2 리소그라피 층(L2)을 생성하는 제2 리소그라피 단계가 완료될 수 있다.
계측은 셀 1(106), 셀 2(107), 및 셀 3(108)을 재사용함으로써 제2 리소그라피 층(L2) 상에서 수행될 수 있다. 셀 1(106)은 포커스/도즈 측정을 위해 재사용될 수 있고, 셀 2(107)는 제1 리소그라피 층(L1) 및 제2 리소그라피 층(L2) 사이의 오버레이 측정을 위해 재사용될 수 있고, 셀 3(108)은 제2 리소그라피 층(L2) 상에서의 CD 측정을 위해 재사용될 수 있다. 셀 1(106)을 이용한 포커스/도즈 측정은 셀 1(106)을 이용한 패턴 층(E1) 상에서의 CD 측정으로부터 피드 포워드된 정보도 사용할 수 있다. 셀 2(107)를 이용한 제1 리소그라피 층(L1) 및 제2 리소그라피 층(L2) 사이의 오버레이 측정은 셀 1(106)을 이용한 L1-L2 오버레이 측정으로부터 피드 사이드웨이된 정보 및 셀 3(108)을 이용한 L2 CD 측정으로부터 피드 사이드웨이된 정보를 사용할 수 있다.
대안적인 실시예에 따르면, 피드 포워드 및 피드 사이드웨이된 계측 정보는 DPL 프로세스 제어를 위해 적응성 정보 흐름을 제공하는데 사용될 수 있다. 도 1C는 이것이 어떻게 구현될 수 있는지의 예언적 예를 도시한다. 제1 리소그라피 층(L1) 상에서의 CD(critical dimension) 계측은 에칭된 패턴 층(E1) 상에서 수행된 계측을 모델링할 때 사용되도록 피드 포워드될 수 있다. 필름 계측은 하드마스크 층의 리플로우(reflow) 및 제2 리소그라피 층(L2)의 형성 이후에 수행될 수 있다. 제1 리소그라피 층(L1) 및 이전 층 사이의 오버레이 계측은 제2 리소그라피 층(L2) 상에서 수행된 계측을 모델링할 때 사용되도록 피드 포워드될 수 있다. 제2 리소그라피 층(L2) 상에서 수행된 CD(critical dimension) 계측(CD2)은 L2 상에서 수행된 도즈 포커스 계측을 모델링하기 위해 피드 포워드될 수 있다. CD1 및 CD2 계측들로부터의 정보는 L2 및 L2 사이의 오버레이 계측을 모델링할 때 사용되도록 피드 포워드될 수 있다. 이러한 오버레이 계측(또는 모델링) 및 CD1, CD2 계측들의 결과는 임의의 CDU 재작업(rework)이 제2 리소그라피 층(L2) 상에서 필요한지를 결정하기 위해 분석될 수 있다. 재작업이 요구되지 않는다면, 프로세스는 제2 에칭 패턴(E2)을 형성하는 후속 에칭으로 진행될 수 있다. 그렇지 않다면, 수정가능들 분석(correctibles analysis)이 수행될 수 있고, 상기 분석으로부터의 포커스, 도즈 및 오버레이 정보가 재작업을 조정하는데 사용될 수 있다. 재작업은 제2 리소그라피 층(L2)을 제거하는 것과 상기 제2 리소그라피 층(L2)을 재형성하고 재-패터닝하는 것을 동반할 수 있다. 필름 계측 및 CD2가 재-작업된 제2 리소그라피 층(L2)에 대하여 반복될 수 있다.
다른 대안적인 실시예에 따르면, OVL 정보는 도 1D에 도시된 바와 같이 이미징 타겟으로부터 피드 포워드되거나 피드 사이드웨이될 수 있다. 이는, 이미징 센서로부터의 오버레이 데이터가 더 높은 측정 레이트에서 훨씬 더 작은 타겟들로부터 종종 추출될 수 있다는 장점을 가질 수 있다. 도 1D에 도시된 예에서, 그레이팅(grating) 타겟들은 두 개의 셀들(셀 1 및 셀 2) 내에서 형성되고, 이미징 타겟이 제3 셀(셀 3) 내에서 형성된다. 도 1D에 도시된 예에서, 셀 1로부터 그레이팅 측정들 및 셀 3으로부터의 오버레이 측정으로부터의 정보는 셀 2를 이용하여 만들어진 그레이팅 측정을 모델링하기 위해 피드 사이드웨이된다.
예컨대, 이미징 타겟은 한 개의 층 내에서 형성된 제1 구조(112) 및 상이한 층 내에서 형성된 제2 구조(114)를 포함할 수 있다. 구조들(112, 114)은 주기적(예컨대, 그레이팅) 구조들일 수 있다. 이러한 그레이팅 스타일 타겟들(때때로 "AIM" 마크들로서도 불림)은 오버레이 측정을 위해 종래에 사용된 "박스" 또는 링-타입 마크들보다 더 밀도가 높고 더욱 강할 수 있다. 이는, 더 많은 프로세스 정보의 수집과, 화학적 기계적 연마(polishing)(CMP)의 경직(rigor)들을 견딜 수 있는 타겟 구조들을 허용한다. 이러한 마크들의 사용은 예컨대 공동 양도된 US 특허들 6,023,338, 6,921,916 및 6,985,618에 설명되며, 세 개의 특허 모두가 본 명세서에 참조에 의해 모든 목적들을 위해 통합된다. 이러한 타겟들의 추가적 예들이 예컨대 U.S. 특허 7,408,642에 설명된다.
본 발명의 실시예에 따르면, 반도체 디바이스 제작 동안의 계측을 위한 장치가 위에서 설명된 타입들의 측정 프로세스들을 구현하도록 구성될 수 있다. 예컨대, 도 2A에 도시된 바와 같이, 반도체 제작 시스템(200)은 리소그라피 도구(202), 계측 도구(204) 및 컨트롤러(206)를 포함할 수 있다. 계측 도구는 컴퓨터 프로세서와, 상기 계측 도구를 제어하고 계측 도구(204)를 이용하여 취해진 측정들로부터 획득된 정보를 프로세싱하는 코딩된 명령들(205)을 갖도록 구성된 메모리를 포함할 수 있다. 컨트롤러(206)는 리소그라피 도구(202) 및 계측 도구(204)의 동작을 제어하기 위한 명령들(207)로 프로그래밍된 범용 컴퓨터를 포함할 수 있다. 부가하여, 컨트롤러(206)는 데이터(209)를 저장하는 메모리를 포함할 수 있고, 상기 데이터(209)는 계측 도구에 의해 획득된 측정들을 결과들을 포함할 수 있다.
리소그라피 도구(202)는 기판들(201) 상에서 리소그라피 프로세스들을 수행한다. 계측 도구(204)는 기판들(201) 상에서 재료의 층 또는 재료의 층 내에 형성된 패턴 상에서의 계측 측정의 하나 또는 그 초과의 타입들을 수행하도록 구성된다. 실행시, 코딩된 명령들(205)은 계측 도구(204)로 하여금 :
a) 부분적으로 제작된 디바이스의 층 내에서 형성된 제1 테스트 셀 상에서 제1 측정을 모델링하고;
b) 상기 층 내의 제2 테스트 셀 상에서 제2 측정을 수행하고;
c) 제2 측정으로부터의 정보를 제1 측정의 모델링으로 피드하고; 그리고
d) 제1 테스트 셀 및 제2 테스트 셀을 포함하는 층 상에서 리소그라피 패턴이 형성된 이후, a) 및 b)로부터의 정보를 각각 이용하여 제1 테스트 셀 및 제2 테스트 셀 상에서 제3 및 제4 측정을 각각 모델링하도록 유발할 수 있다. 명령들(205)은 또한 계측 도구(204)가 다른 동작들을 구현하도록 유발할 수도 있다.
계측 도구(204)에 의해 구현된 명령들(205)은 위에서 설명된 피드 포워드 및 피드 사이드웨이 유스 케이스들을 가능하게 하기 위해 컨트롤러(206)에 의해 구현된 명령들(207)과 함께 동작할 수 있다. 예컨대, 피드 사이드웨이의 경우에, 두 개의 인접 셀들로부터의 계측 데이터는 시간 근접성으로 순차적으로 획득될 수 있다. 데이터 핸들링을 위해 다수의 옵션들이 검토될 수 있다. 첫째로, 제1 셀(예컨대, 셀 1(106))로부터의 계측 데이터는 제2 셀(예컨대, 셀 2(107))의 측정 이후 후속 구조적 파라미터들의 계산시 즉각적인 사용을 위해 컨트롤러(206)(또는 계측 도구(204))의 메모리에 유지될 수 있다. 둘째로, 제1 셀로부터의 계측 데이터는 "웨이퍼 레벨" 데이터베이스 또는 모델 내에 저장될 수 있고, 제2 셀의 측정 이후 구조적 파라미터들의 계산시 후속하여 사용될 수 있다.
피드 포워드의 경우, 하나 또는 그 초과의 셀들로부터의 계측 데이터는 주어진 웨이퍼의 일부 또는 모든 사이트들로부터 수집될 수 있고 그런 다음에 프로세싱 이후 동일하거나 상이한 셀로부터의 계측 파라미터들의 계산시 입력으로서 사용되기 위해 차후 검색을 위해 데이터베이스 내에 유지될 수 있다. 일 실시예에서, 데이터베이스는 계측 도구(204) 상에서 상주하며 유지될 수 있다. 다른 실시예에서, 데이터베이스는 캘리포니아 산호세 또는 KLA-텐코어에 대해 입수할 수 있는 아처(Archer) 분석기와 같은 분석 데이터베이스에 의해 유지될 수 있다. 제3 실시예에서, 데이터베이스는 컨트롤러(206), 예컨대 파브(fab) 호스트 컴퓨터 내에 유지될 수 있고, 데이터는 계측 도구(204)에 의해 요청됨에 따라 제공될 수 있다.
계측 도구는 스캐터로메트리, 오버레이 및 CD를 수행하도록 구성될 수 있다. 이러한 측정들은 임의의 적절한 기술을 이용하여 수행될 수 있다. 도 2B는 이러한 측정들을 수행하는데 사용될 수 있는 계측 도구의 예를 도시한다. 도 2B는 얇은 필름 층들(12)과 같은 샘플(14)의 표면에 있는 타겟 구조들 및/또는 CD(critical dimension)들과 같은 구조적 피처들 상에서의 스캐터로메트리 측정들을 수행하는데 사용될 수 있는 각 해상 반사계(10)를 도시한다. 반사계(10)는 방사의 프로브(probe) 빔(22)을 생성하기 위한 광원(20)을 포함할 수 있다. 하나의 적절한 광원은 안정적이고 알려져 있으며 상대적으로 좁은 대역폭을 갖는 선형으로 극성화된 빔을 방출하는 고체 상태 레이저 다이오드이다. 프로브 빔(22)은 50/50 빔 스플리터(24)를 이용하여 샘플(14)을 향하여 돌아설 수 있다. 프로브 빔(22)은 렌즈(26)를 이용하여 샘플(14)의 표면 상으로 포커싱될 수 있다. 프로브 빔 전력의 일부(fraction)가 또한 빔 스플리터(24)를 통과해 전달되고, 입사 전력 검출기(30) 상으로 떨어진다. 반사계(10)에서는, 파장판(42)이 선택적이다. 편광기(44)가 도시된 바와 같이 검출기(40) 이전에, 또는 광원(20) 이후에, 또는 두 곳 모두에 있을 수 있다. 광원(20)은 단색성 또는 다색성일 수 있다. 검출기(40)의 출력이 평가를 위해 프로세서(50)에 공급된다. 각 해상 반사계(10)의 전체 설명은 본 명세서에서 참조에 의해 그 전체가 통합된 US 특허 번호 6,995,842에서 발견될 수 있다.
이 개념을 다중 파장들을 측정하는 것으로 확장하길 원한다면, 레이저 광원(20)이 다색성 프로브 빔을 생성하는 백색 광원일 수 있다. 파장 선택적 필터(60)(도 2B에서 팬텀으로 도시됨)가 광원(20) 및 검출기(40) 사이의 광 경로 내 어느 곳에 위치될 수 있다. 필터(60)는 빔의 경로로 선택적으로 이동되는 단순한 밴드 패스(컬러) 필터들의 형태를 취할 수 있다. 대안적으로, 단색광기가 좁은 파장 구역들을 순차적으로 선택하는데 사용될 수 있다. 물론 상이한 파장들을 이용하는 가변 파장 레이저(tunable laser) 또는 다중 레이저들이 사용될 수도 있다.
본 발명의 실시예들과 함께 스캐터로메트리 측정들을 만들기 위한 계측 도구(204)로서 사용될 수 있는 분광기 엘립소미터/반사계 장치의 더욱 상세한 설명은 본 명세서에서 참조에 의해 그 전체가 통합된 US 특허 번호 6,734,967의 도 2에 도시된다.
본 발명의 실시예에 따르면, 반도체 디바이스는 두 개 또는 그 초과의 셀들을 포함하는 테스트 구조를 통합할 수 있다. 각각의 셀은 기판 또는 기판 상에 형성된 재료의 층 내에서 형성된 다수의 테스트 패턴들을 포함한다. 적어도 하나의 리소그라피 단계 동안에, 적어도 두 개의 셀들이 실질적으로 동일한 테스트 패턴을 이용하여 패터닝된다. 적어도 하나의 다른 리소그라피 단계 동안에, 단 하나의 셀이 패터닝되고 다른 셀이 패터닝되지 않은 상태로 남겨진다. 각각의 셀 내의 패턴들 및/또는 셀들 사이의 패턴들에서의 차이들은 필름, CD 또는 다른 계측 정보의 피드 포워드 또는 피드 사이드웨이를 용이하게 하도록 구성될 수 있다. 부가하여, 각각의 셀 내의 패턴들 및/또는 셀들 사이의 패턴들에서의 차이들은 계측 측정에서 피팅(fitting)된 파라미터들의 개수를 줄이도록 구성될 수 있다.
일부 실시예들에서, 인접 셀들 사이의 혼선(cross-talk)을 최소화하도록 하는 방식으로 셀들 내의 패턴들을 레이아웃하는 것이 유용할 수 있다. 예컨대, 샘플들이 다차원적일 수 있기 때문에, 계측 측정들은 종종 이러한 피드-포워드, 피드-사이드웨이, 및 계측의 셀 재사용 방법을 완료하기 위하여 x-방향 및 y-방향 모두로 취해져야 한다. 예컨대, 테스트 구조는 적어도 네 개의 셀들을 포함할 수 있고, 그 중 적어도 두 개의 셀들은 실질적으로 하나의 방향으로 지향되는 패턴들을 갖고, 그 중 적어도 두 개의 다른 셀들은 제1 방향에 실질적으로 직각인 방향으로 지향되는 유사한 패턴들을 갖는다.
도 3A 및 도 3B는 본 발명의 실시예에 따른 4-셀 계측 타겟의 가능한 레이아웃들의 예들을 도시하며, 여기서 타겟들은 x-방향 및 y-방향 모두로 측정할 수 있다. x 셀 및 y 셀을 인터위빙(interweaving)함으로써, 당업자는 이러한 계측 측정들을 만들기 위해 사용된 스캐터로메트리 기술에 의해 유발된 간섭을 줄일 수 있다. 두 개의 x-셀들, 또는 두 개의 y-셀들이 서로 옆에 포지셔닝될 때, 혼선이 발생하고, 그래서 각각의 셀의 계측 측정들은 그 인접 셀의 흩어진 방사로부터의 간섭으로 인해 변경될 수 있다. x 셀 및 y 셀을 인터위빙함으로써, 혼선이 최소화될 수 있고, 이는 더욱 정확한 계측 측정들을 허용한다.
위에서-설명된 예들이 CD(critical dimension) 계측, 필름 계측 및 오버레이 계측에 대한 본 발명의 실시예의 적용을 나타낸다는 것이 언급된다. 그러나, 본 발명의 실시예들은 그들의 적용에 있어서 계측의 단지 이러한 타입들로 제한되지는 않는다. 예컨대, 본 발명의 실시예들은 스캐너 도즈를 동반하는 애플리케이션들로도 확장될 수 있고, 포커스 파라미터들은 또한 다른 피처 지오메트리 파라미터들로부터 모델 역변환(model inversion)의 알려진 방법들, 예컨대 다항식 뉴럴 네트워크(polynomial and neural network)를 사용함으로써 포함되어야 한다. 스캐너 포커스가 노출 이후 측정되는 바와 같은 레지스트 높이(resist height)의 민감도 함수(sensitive function)일 수 있다는 것이 예상된다. 그러나, 그레이팅 셀 상에서 측정된 바와 같은 레지스트 높이는 리소그라피 조건들의 함수 뿐만 아니라 웨이퍼에 걸쳐서 가변할 수 있는 초기 레지스트 두께의 함수일 것으로 합리적으로 예상될 수 있다. 포커스 노출 행렬 상에서 생성된 역변환 모델의 정확성을 향상시키기 위하여, 2-셀 타겟이 예상될 수 있으며, 여기서 한 개의 타겟(예컨대, 셀 1(106))은 직접적인 필름 측정(예컨대, 상기 셀이 마스크되므로 레지스트 높이)을 가능하게 하고 인접 셀(예컨대, 셀 2(107))은 그레이팅 셀이며 여기서 상기 레지스트 높이는 리소그라피 노출 이후에 측정된다. 이러한 방식으로, 레지스트의 노출로부터 야기되는 "레지스트 높이 손실"이 결정될 수 있고, 상기 레지스트 높이 손실은 단지 스캐너가 아니라 트랙으로부터의 정보를 컨벌빙(convolving)하는 레지스트 높이 단독보다 포커스하는데 더 민감한 파라미터일 것으로 예상된다.
반도체 계측 동안에 측정 정보를 피드 포워드하거나 및/또는 피드 사이드웨이하는 성능을 결정하기 위해, 측정 시퀀스가 시뮬레이션 프로그램을 이용하여 실험적으로 모델링되었다. 사용된 시뮬레이션 프로그램은 KLA-텐코어에 의해 개발된 두 개의 프로그램들의 혼합이다. 스펙트라슈트(SpectraSuite) 5.0이 주어진 각도의 조명을 위해 뮐러 행렬 요소들을 생성하는 주어진 샘플에 대한 회절 데이터베이스를 생성하기 위해 사용되고, 구성분석도구(ConfigurationAnalysisTool) v10이 광학 시스템 지오메트리와 그 조명 및 수집 특징들 ― 추정을 수행하는데 사용된 샘플의 파라미터들의 선택에 기초하여 측정의 추정된 불확실성을 생성하는 잡음 레벨을 포함함 ― 을 설명하는데 사용되었다.
측정이 시뮬레이션 된 구조가 도 4A에서 도시된다. 상기 구조는 하드-마스크 그레이팅의 상단 상에서 레지스트 그레이팅에 대응한다. 레지스트 그레이팅(402)은 게이트 옥사이드(gate oxide)(410)의 상단 상에 놓이는 폴리실리콘 층(408) 상에 형성된 하드마스크 그레이팅(406)을 커버하는 ARC(404)로 불리는 얇은 필름 재료의 상단 상에 형성될 것이다.
도 5A-5A는 시뮬레이션들과 함께 사용된 시뮬레이션된 제작 시퀀스를 도시한다. 도 5A에서 도시된 바와 같이, 포토마스크 마스크(photomask mask)(501)가 얇은 필름(ARC) 층(404) 및 하드마스크 층(406)의 상단 상에 상단 레지스트 그레이팅(402A)을 형성하기 위해 제1 레지스트 층을 패터닝하는데 사용된다. 상단 레지스트 그레이팅(402A)의 지오메트리 파라미터들은 본 명세서에서 집합적으로 G2로서 불린다. G2 지오메트리 파라미터들은 그레이팅의 중간-점에서의 CD(critical dimension)(MCD2), 측벽 각도(SWA2), 및 높이(HT2)를 포함한다. 얇은 필름(ARC) 층(404)은 레지스트 그레이팅(402A) 내의 개구들을 통해 아래로 하드마스크 층(406)까지 에칭된다. 제1 레지스트 그레이팅(402A)이 스트립된 이후, 상단 레지스트 그레이팅의 패턴은 그레이팅(404A)을 형성하는 얇은 필름 재료로 전달(transfer)되었다. 제2 레지스트 그레이팅(402B)이 도 5B에 도시된 바와 같이 하드마스크 층(406)의 노출된 일부분들 상에 형성된다. 제2 포토마스크(미도시)가 제2 레지스트 그레이팅(402B)을 형성하는 레지스트 층을 패터닝하는데 사용된다. 그런 다음에 하드마스크 층(406)은 패터닝된 얇은 필름(404) 및 제2 레지스트 그레이팅(402B)을 통해 아래로 폴리실리콘 층(408)까지 도 5C에 도시된 바와 같이 하단 하드마스크 그레이팅(406B)을 생성하며 에칭된다. 하드 마스크 그레이팅(406B)의 지오메트리 파라미터들은 본 명세서에서 집합적으로 G1으로서 불린다. G1 지오메트리 파라미터들은 그레이팅의 중간-점에서의 CD(critical dimension)(MCD1), 측벽 각도(SWA1), 및 높이(HT1)를 포함한다. 상단 그레이팅(402A) 및 하단 그레이팅(402B)(또는 하드마스크 그레이팅(406B)) 사이의 포지션에서의 상대적 시프트가 오버레이로서 불린다. 일단 하드마스크 그레이팅이 형성되면, 폴리실리콘 층(408)이 하드마스크 그레이팅(406B)에서의 개구들을 통해 에칭될 수 있고, 이로써 도 5D에 도시된 바와 같이 게이트 옥사이드(410)의 상단 상에 폴리실리콘 그레이팅(408A)이 생성된다.
시뮬레이션의 결과들이 도 6A-6D에서 도시된다. 플롯(plot)들 내의 라벨들은 측정의 불확실성이 추정되는 시뮬레이션의 파라미터들을 지칭한다. 따라서, 예컨대, 라벨이 OVL을 언급한다면, 단지 오버레이 파라미터가 측정되었고 단지 오버레이 불확실성이 추정되었다. 추가 예로서, 라벨이 OVL(OVL+G2)를 언급한다면, 오버레이 파라미터 및 G2의 파라미터들 전부(MCD2, SWA2, 및 HT2와 같은)가 측정되는 것으로서 시뮬레이션되었고 모든 그들의 각각의 불확실성들이 추정되었으며, 그래서 이 경우에 네 개의 파라미터들이 시뮬레이션되었고 네 개의 불확실성들이 계산된 반면에, 단지 오버레이 불확실성이 플로팅(plotting)된다.
플롯들 각각에서의 암묵적 정보는 파라미터가 "측정"되고 있지 않다면 다른 측정으로부터의 피드-포워드 또는 피드-사이드웨이에 의해 측정 계산으로 상기 파라미터가 제공되었다는 것이다. 따라서, 플롯들은 더 많은 파라미터들이 피드-포워드 또는 피드-사이드웨이로부터 이용가능하게 되므로 오버레이 측정에 대한 향상된 정밀도를 도시한다. 도 6A-6D 내의 수평 축 라벨들은 시뮬레이션 된 상이한 KT 반사계 장치 구성들을 지칭한다. 이러한 장치 구성들은 도 6A-6D 내의 그래프들의 수평 축들을 따라서 숫자들 1 내지 10에 의해 식별된다.
도 6A-6D에 도시된 시뮬레이션 결과들에서, 패턴-오버-패턴을 위한 32 ㎚ 게이트 ADI 스택이 다양한 하드웨어 구성들을 위해 예측된 정밀도(3 시그마)를 추정하는데 분석되었다. 스캐터로메트리를 통한 측정들에 기초한 동시적 OVL+CD 타겟의 실행가능성이 피드-포워드/피드-사이드웨이 전략의 사용에 기초하여 증명되었다. 도 6A-6D로부터 볼 수 있는 바와 같이, eUVR에 기초한 235 ㎚의 낮은 파장의 경우, 피드 포워드 및 피드 사이드웨이의 사용은 극성화된 모드에서 상당한 장점을 제공한다. 이러한 결과들은 단일 타겟 다중-셀 OVL+CD 측정들의 완벽한 캐스케이드(cascade) 설계에 대한 잠재력을 증명한다.
도 4B에 도시된 바와 같은 3-셀 계측 타겟(420)을 이용하여 도 4A에 도시된 타입의 구조 상에서 계측이 수행될 수 있다는 것이 언급된다. 특정하게도, 계측 타겟(420)은 그레이팅 타겟들을 갖는 제1 셀(422) 및 제2 셀(424)과, 필름 두께의 측정을 용이하게 하도록 설계된 타겟을 갖는 제3 셀(426)을 포함할 수 있다. 이러한 3-셀 타겟(420)은 계측 문제를 조각들로 쪼개고 정보를 상이한 조각들로 및 상이한 조각들로부터 피드 포워드하거나 및/또는 피드 사이드웨이함으로써, 어려운 계측 경우들을 구현하는데 사용될 수 있다. 예컨대, 제1 셀(422)의 측정들은 하드마스크 그레이팅(406)의 일부분들에 대한 CD(critical dimension) 및 측벽 각도를 결정하는데 사용된 정보를 제공하는 측정들을 위해 사용될 수 있다. 제2 셀(424)은 레지스트 그레이팅(402)의 일부분들에 대한 CD(critical dimension) 및 측벽 각도를 결정하는데 사용된 정보를 제공하는 측정들을 위해 사용될 수 있다. 제3 셀(426)은 에칭 또는 두께에 영향을 줄 수 있는 다른 프로세스들 이전에 및 이후에 폴리실리콘 층(408)의 상기 두께를 결정하기 위한 정보를 제공하는 측정들을 위해 사용될 수 있다.
위의 설명이 본 발명의 바람직한 실시예의 완벽한 설명인 반면에, 다양한 대안들, 수정들 및 대등물들을 사용하는 것이 가능하다. 그러므로, 본 발명의 범위는 위의 상세한 설명을 참조해서 결정되어서는 안되며, 그 대신에 첨부된 청구범위를 참조하여 대등물들의 그들의 전체 범위와 함께 결정되어야 한다. 바람직하든 바람직하지 않든 임의의 피처가 바람직하든 바람직하지 않든 임의의 다른 피처와 결합될 수 있다. 이어지는 청구범위에서, 부정관사 "A" 또는 "An"은 명시적으로 그렇지 않다고 언급되는 경우를 제외하고서, 관사 뒤에 이어지는 아이템 중 하나 또는 그 초과의 수량을 지칭한다. 이어지는 청구범위에서, 단어 "또는"은 포함적 "또는"인 것으로 해석될 것이다, 예컨대 A 또는 B는 A 또는 B가 개별적으로 존재한다면 충족되고, A 및 B 모두가 존재한다면 대안적으로 충족된다. 첨부된 청구범위는 "~를 위한 수단" 문구를 이용하여 주어진 청구항 내에서 명시적으로 제한이 있다고 언급되지 않는 한, 기능식 청구항 제한들을 포함하는 것으로 해석되어서는 안된다.
Claims (26)
- 반도체 디바이스를 제조하는데 사용하기 위한 테스트 구조물로서,
기판; 및
상기 기판 상에 형성되거나 또는 상기 기판의 표면 상의 재료의 층 내에 형성된 두 개 또는 그 초과의 테스트 셀들
을 포함하고,
상기 두 개 또는 그 초과의 테스트 셀들 각각은 상기 기판 상에 형성되거나 또는 상기 기판 상에 형성된 재료의 층 상에 형성된 복수의 테스트 패턴들을 포함하고,
상기 테스트 셀들은 상기 기판 또는 상기 기판 상에 형성된 재료의 하나 또는 그 초과의 층들 상에서 수행되는 두 개 또는 그 초과의 리소그라피 단계들과 연관된 계측 측정들을 위해 구성되고,
적어도 하나의 리소그라피 단계 동안에, 상기 두 개 또는 그 초과의 테스트 셀들 중 적어도 두 개의 테스트 셀들이 동일한 테스트 패턴으로 패터닝되고,
적어도 하나의 다른 리소그라피 단계 동안에, 상기 두 개 또는 그 초과의 테스트 셀들 중 단 하나의 테스트 셀이 패터닝되고 상기 두 개 또는 그 초과의 테스트 셀들 중 다른 테스트 셀은 패터닝되지 않은 상태로 남겨지고,
상기 두 개 또는 그 초과의 테스트 셀들 중 각각의 테스트 셀 내의 테스트 패턴들 또는 상기 두 개 또는 그 초과의 테스트 셀들 중 두 개 또는 그 초과의 테스트 셀들 사이의 패턴들에서의 차이들 중 적어도 하나는 계측 정보의 피드 포워드(feed forward; FF) 또는 피드 사이드웨이(feed sideways; FS)를 용이하게 하도록 구성되고,
상기 두 개 또는 그 초과의 테스트 셀들은 적어도 네 개의 셀들을 포함하고, 그 중 적어도 두 개의 셀들은 제1 방향으로 지향되는 패턴들을 갖고, 그 중 적어도 두 개의 다른 셀들은 상기 제1 방향에 수직인 제2 방향으로 지향되는 패턴들을 가지며, 상기 제1 방향으로 지향되는 패턴들을 갖는 상기 적어도 두 개의 셀들 각각은 상기 제2 방향으로 지향되는 패턴들을 갖는 상기 적어도 두 개의 셀들 중 하나의 셀의 옆에 위치하는 것인,
반도체 디바이스를 제조하는데 사용하기 위한 테스트 구조물. - 제1항에 있어서,
각각의 셀 내의 패턴들 또는 셀들 사이의 패턴들에서의 차이들 중 적어도 하나는 계측 측정에서의 피팅된(fitted) 파라미터들의 개수를 감소시키도록 구성되는,
반도체 디바이스를 제조하는데 사용하기 위한 테스트 구조물. - 삭제
- 삭제
- 제1항에 있어서,
상기 두 개 또는 그 초과의 테스트 셀들은 적어도 세 개의 셀들을 포함하고, 그 중 적어도 하나의 셀은 이미징 타겟을 포함하는,
반도체 디바이스를 제조하는데 사용하기 위한 테스트 구조물. - 제5항에 있어서,
상기 이미징 타겟은 제1 층 내의 제1 구조물 및 제2 층 내에 형성된 제2 구조물을 포함하고, 상기 제1 구조물 및 상기 제2 구조물은 주기적 구조물들인,
반도체 디바이스를 제조하는데 사용하기 위한 테스트 구조물. - 제1항에 있어서,
상기 두 개 또는 그 초과의 테스트 셀들은 세 개의 셀들을 포함하고, 상기 세 개의 셀들은 그레이팅(grating) 타겟들을 포함하는 제1 셀 및 제2 셀과 필름 두께 타겟을 포함하는 제3 셀을 포함하는,
반도체 디바이스를 제조하는데 사용하기 위한 테스트 구조물. - 제1항에 있어서,
상기 두 개 또는 그 초과의 테스트 셀들을 이용하여 획득된 상기 계측 측정들은 필름 계측 정보, 임계 치수(critical dimension) 정보, 오버레이(overlay) 정보, 스캐너 도즈(scanner dose), 포커스 파라미터들, 또는 레지스트(resist) 높이 중 적어도 하나를 포함하는,
반도체 디바이스를 제조하는데 사용하기 위한 테스트 구조물. - 반도체 디바이스 제작 동안의 계측을 위한 장치로서,
계측 도구와 결합하도록 구성된 제어기를 포함하고, 상기 제어기는,
a) 기판 상에 또는 상기 기판의 표면 상의 재료의 층 내에 형성된 제1 테스트 셀 상에서 상기 계측 도구에 의해 제1 측정의 계측 파라미터들을 모델링하고;
b) 상기 층 내의 제2 테스트 셀 상에서 제2 측정을 수신하며;
c) 상기 제2 측정으로부터 획득된 정보를 상기 제1 측정의 계측 파라미터들의 모델링으로 피드(feed)하며; 그리고
d) 리소그라피 패턴이 상기 층 상에서 형성된 이후에, 상기 제1 측정 또는 상기 제2 측정 중 적어도 하나로부터 획득된 정보를 이용하여 상기 제1 테스트 셀 및 상기 제2 테스트 셀 중 하나의 테스트 셀 상에서 적어도 제3 계측 측정의 계측 파라미터들을 모델링하도록
구성되는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 제9항에 있어서,
상기 d)는 상기 제1 측정을 수행하는 것 및 상기 제2 측정을 수행하는 것으로부터 각각 획득된 정보를 이용하여 상기 제1 테스트 셀 및 상기 제2 테스트 셀 상에서 제3 측정의 계측 파라미터들 및 제4 측정의 계측 파라미터들을 각각 모델링하는 것을 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 제9항에 있어서,
상기 a)는 상기 제1 테스트 셀 상에서 임계 치수 계측 측정을 모델링하는 것을 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 제9항에 있어서,
상기 b)는 상기 제2 테스트 셀 상에서 필름 계측 측정을 수행하는 것을 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 제9항에 있어서,
상기 c)는 상기 제2 측정으로부터의 정보를 상기 제1 측정의 모델링으로 피드 사이드웨이하는 것을 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 제10항에 있어서,
상기 d)는 오버레이 계측을 위해 상기 제3 측정을 모델링하는 것을 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 제10항에 있어서,
상기 d)는 임계 치수 계측을 위해 상기 제4 측정을 모델링하는 것을 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 제10항에 있어서,
상기 d)는 상기 제1 테스트 셀 상에서 상기 제3 측정을 모델링하기 위해 상기 제1 테스트 셀 상에서 상기 제1 측정을 피드 포워드하는 것을 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 제10항에 있어서,
상기 d)는 상기 제2 테스트 셀 상에서 상기 제4 측정을 모델링하기 위해 상기 제2 테스트 셀 상에서 상기 제2 측정을 피드 포워드하는 것을 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 제10항에 있어서,
상기 d)는 상기 제1 테스트 셀 상에서 상기 제3 측정을 모델링하기 위해 상기 제2 테스트 셀 상에서 상기 제4 측정을 피드 사이드웨이하는 것을 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 장치. - 반도체 디바이스 제작 동안의 계측을 위한 방법으로서,
a) 데이터 프로세싱 시스템으로, 부분적으로 제작된 디바이스의 층 내에 형성된 제1 테스트 셀 상에서 제1 측정의 계측 파라미터들을 모델링하는 단계;
b) 계측 도구로, 반도체 디바이스의 제작 동안에 상기 층 내의 제2 테스트 셀 상에서 제2 측정을 수행하는 단계;
c) 상기 데이터 프로세싱 시스템으로, 상기 제2 측정을 수행하는 것으로부터 획득된 정보를 상기 제1 측정의 계측 파라미터들의 모델링으로 피드하는 단계; 및
d) 리소그라피 도구로, 상기 제1 테스트 셀 및 상기 제2 테스트 셀을 포함하는 리소그라피 패턴이 상기 층 상에서 형성된 이후에, 데이터 프로세싱 시스템으로, 상기 제1 측정을 수행하는 것 및 상기 제2 측정을 수행하는 것으로부터 각각 획득된 정보를 이용하여, 상기 제1 테스트 셀 및 상기 제2 테스트 셀 상에서 제3 측정의 계측 파라미터들 및 제4 측정의 계측 파라미터들을 각각 모델링하는 단계
를 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 방법. - 제19항에 있어서,
상기 리소그라피 도구로 상기 층 상에서 형성된 상기 리소그라피 패턴은 이중 패턴의 일부분인,
반도체 디바이스 제작 동안의 계측을 위한 방법. - 제19항에 있어서,
상기 제1 측정의 하나 또는 그 초과의 계측 파라미터들은 상기 제2 측정의 하나 또는 그 초과의 계측 파라미터들과 상이한,
반도체 디바이스 제작 동안의 계측을 위한 방법. - 제19항에 있어서,
상기 d) 단계는 오버레이 계측을 위해 제3 측정을 모델링하는 단계, 및 임계 치수 계측을 위해 제4 측정을 모델링하는 단계를 포함하는,
반도체 디바이스 제작 동안의 계측을 위한 방법. - 제19항에 있어서,
상기 제1 측정은 임계 치수 측정이고, 상기 제2 측정은 박막(thin film) 계측 측정인,
반도체 디바이스 제작 동안의 계측을 위한 방법. - 제19항에 있어서,
상기 제1 측정은 도즈 포커스 계측 측정이고, 상기 제2 측정은 임계 치수 계측 측정인,
반도체 디바이스 제작 동안의 계측을 위한 방법. - 제19항에 있어서,
상기 제1 측정은 오버레이 계측 측정이고, 상기 제2 측정은 임계 치수 계측 측정인,
반도체 디바이스 제작 동안의 계측을 위한 방법. - 제19항에 있어서,
상기 제1 측정은 그레이팅 측정이고, 상기 제2 측정은 오버레이 측정인,
반도체 디바이스 제작 동안의 계측을 위한 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8245108P | 2008-07-21 | 2008-07-21 | |
| US61/082,451 | 2008-07-21 | ||
| US12/502,112 US8930156B2 (en) | 2008-07-21 | 2009-07-13 | Metrology through use of feed forward feed sideways and measurement cell re-use |
| US12/502,112 | 2009-07-13 | ||
| PCT/US2009/050834 WO2010011560A2 (en) | 2008-07-21 | 2009-07-16 | Improved metrology through use of feed forward feed sideways and measurement cell re-use |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117003954A Division KR101616105B1 (ko) | 2008-07-21 | 2009-07-16 | 피드 포워드 피드 사이드웨이의 사용을 통한 향상된 계측 및 측정 셀 재-사용 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150111377A KR20150111377A (ko) | 2015-10-05 |
| KR101697893B1 true KR101697893B1 (ko) | 2017-01-18 |
Family
ID=41531010
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117003954A KR101616105B1 (ko) | 2008-07-21 | 2009-07-16 | 피드 포워드 피드 사이드웨이의 사용을 통한 향상된 계측 및 측정 셀 재-사용 |
| KR1020157025787A KR101697893B1 (ko) | 2008-07-21 | 2009-07-16 | 피드 포워드 피드 사이드웨이의 사용을 통한 향상된 계측 및 측정 셀 재-사용 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117003954A KR101616105B1 (ko) | 2008-07-21 | 2009-07-16 | 피드 포워드 피드 사이드웨이의 사용을 통한 향상된 계측 및 측정 셀 재-사용 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8930156B2 (ko) |
| EP (1) | EP2311079A4 (ko) |
| JP (1) | JP5584682B2 (ko) |
| KR (2) | KR101616105B1 (ko) |
| CN (2) | CN104810352B (ko) |
| IL (1) | IL210061A0 (ko) |
| WO (1) | WO2010011560A2 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8930156B2 (en) | 2008-07-21 | 2015-01-06 | Kla-Tencor Corporation | Metrology through use of feed forward feed sideways and measurement cell re-use |
| NL2005510A (en) * | 2009-12-15 | 2011-06-16 | Asml Netherlands Bv | Method and apparatus for overlay measurement. |
| JP5640027B2 (ja) * | 2012-02-17 | 2014-12-10 | 株式会社日立ハイテクノロジーズ | オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびｇｕｉ |
| JP6353831B2 (ja) * | 2012-06-26 | 2018-07-04 | ケーエルエー−テンカー コーポレイション | 角度分解反射率測定における走査および回折の光計測からのアルゴリズム的除去 |
| CN103681250B (zh) * | 2012-09-17 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 两次刻蚀成型图形的关键尺寸的控制方法 |
| US9760020B2 (en) | 2012-11-21 | 2017-09-12 | Kla-Tencor Corporation | In-situ metrology |
| WO2014081909A1 (en) * | 2012-11-21 | 2014-05-30 | Kla-Tencor Corporation | In-situ metrology |
| US10955359B2 (en) * | 2013-11-12 | 2021-03-23 | International Business Machines Corporation | Method for quantification of process non uniformity using model-based metrology |
| TWI703651B (zh) | 2014-10-03 | 2020-09-01 | 美商克萊譚克公司 | 驗證度量目標及其設計 |
| US10030965B2 (en) * | 2015-05-08 | 2018-07-24 | Kla-Tencor Corporation | Model-based hot spot monitoring |
| US10534275B2 (en) | 2015-06-22 | 2020-01-14 | Nova Measuring Instruments Ltd. | Method for use in process control of manufacture of patterned sample |
| TWI823344B (zh) * | 2015-12-15 | 2023-11-21 | 以色列商諾威股份有限公司 | 用於測量圖案化結構之特性的系統 |
| US10018919B2 (en) | 2016-05-29 | 2018-07-10 | Kla-Tencor Corporation | System and method for fabricating metrology targets oriented with an angle rotated with respect to device features |
| US10095122B1 (en) | 2016-06-30 | 2018-10-09 | Kla-Tencor Corporation | Systems and methods for fabricating metrology targets with sub-resolution features |
| CN109643640B (zh) | 2016-08-04 | 2021-02-12 | 科磊股份有限公司 | 在工艺中控制衬底上图案定位的方法及计算机程序产品 |
| US10712145B2 (en) * | 2016-10-20 | 2020-07-14 | Kla-Tencor Corporation | Hybrid metrology for patterned wafer characterization |
| CN113571437B (zh) * | 2020-04-28 | 2023-09-08 | 长鑫存储技术有限公司 | 半导体器件测量方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040101983A1 (en) * | 2002-11-26 | 2004-05-27 | Jones Gary K. | Method and apparatus for overlay control using multiple targets |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734967B1 (en) * | 1995-01-19 | 2004-05-11 | Kla-Tencor Technologies Corporation | Focused beam spectroscopic ellipsometry method and system |
| US6023338A (en) * | 1996-07-12 | 2000-02-08 | Bareket; Noah | Overlay alignment measurement of wafers |
| JP2002075815A (ja) | 2000-08-23 | 2002-03-15 | Sony Corp | パターン検査装置及びこれを用いた露光装置制御システム |
| US7317531B2 (en) * | 2002-12-05 | 2008-01-08 | Kla-Tencor Technologies Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| US7068833B1 (en) * | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US6673637B2 (en) * | 2000-09-20 | 2004-01-06 | Kla-Tencor Technologies | Methods and systems for determining a presence of macro defects and overlay of a specimen |
| US7047099B2 (en) * | 2001-06-19 | 2006-05-16 | Applied Materials Inc. | Integrating tool, module, and fab level control |
| US6678046B2 (en) * | 2001-08-28 | 2004-01-13 | Therma-Wave, Inc. | Detector configurations for optical metrology |
| US6737208B1 (en) * | 2001-12-17 | 2004-05-18 | Advanced Micro Devices, Inc. | Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information |
| JP4938219B2 (ja) * | 2001-12-19 | 2012-05-23 | ケーエルエー−テンカー コーポレイション | 光学分光システムを使用するパラメトリック・プロフィーリング |
| EP1503403B1 (en) * | 2002-04-17 | 2009-04-15 | Canon Kabushiki Kaisha | Reticle and optical characteristic measuring method |
| US7067333B1 (en) * | 2002-06-28 | 2006-06-27 | Advanced Micro Devices, Inc. | Method and apparatus for implementing competing control models |
| US7440105B2 (en) * | 2002-12-05 | 2008-10-21 | Kla-Tencor Technologies Corporation | Continuously varying offset mark and methods of determining overlay |
| US7085676B2 (en) * | 2003-06-27 | 2006-08-01 | Tokyo Electron Limited | Feed forward critical dimension control |
| JP4090986B2 (ja) | 2003-12-24 | 2008-05-28 | 東京エレクトロン株式会社 | 線幅測定方法，基板の処理方法及び基板の処理装置 |
| JP4734261B2 (ja) * | 2004-02-18 | 2011-07-27 | ケーエルエー−テンカー コーポレイション | 連続変化するオフセットマークと、オーバレイ決定方法 |
| US20050197721A1 (en) * | 2004-02-20 | 2005-09-08 | Yung-Cheng Chen | Control of exposure energy on a substrate |
| US7566181B2 (en) * | 2004-09-01 | 2009-07-28 | Tokyo Electron Limited | Controlling critical dimensions of structures formed on a wafer in semiconductor processing |
| US7408642B1 (en) * | 2006-02-17 | 2008-08-05 | Kla-Tencor Technologies Corporation | Registration target design for managing both reticle grid error and wafer overlay |
| US20070212649A1 (en) | 2006-03-07 | 2007-09-13 | Asml Netherlands B.V. | Method and system for enhanced lithographic patterning |
| JP2007328289A (ja) | 2006-06-09 | 2007-12-20 | Sanyo Electric Co Ltd | レチクル，半導体チップ，及び半導体装置の製造方法 |
| US7849423B1 (en) * | 2006-07-21 | 2010-12-07 | Cadence Design Systems, Inc. | Method of verifying photomask data based on models of etch and lithography processes |
| JP4861893B2 (ja) | 2006-07-28 | 2012-01-25 | 東京エレクトロン株式会社 | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム |
| US7373215B2 (en) * | 2006-08-31 | 2008-05-13 | Advanced Micro Devices, Inc. | Transistor gate shape metrology using multiple data sources |
| US8930156B2 (en) | 2008-07-21 | 2015-01-06 | Kla-Tencor Corporation | Metrology through use of feed forward feed sideways and measurement cell re-use |
-
2009
- 2009-07-13 US US12/502,112 patent/US8930156B2/en active Active
- 2009-07-16 KR KR1020117003954A patent/KR101616105B1/ko active IP Right Grant
- 2009-07-16 EP EP09800821A patent/EP2311079A4/en not_active Withdrawn
- 2009-07-16 CN CN201510030734.9A patent/CN104810352B/zh active Active
- 2009-07-16 JP JP2011520107A patent/JP5584682B2/ja active Active
- 2009-07-16 WO PCT/US2009/050834 patent/WO2010011560A2/en active Application Filing
- 2009-07-16 KR KR1020157025787A patent/KR101697893B1/ko active IP Right Grant
- 2009-07-16 CN CN200980128500.0A patent/CN102099906B/zh active Active
-
2010
- 2010-12-16 IL IL210061A patent/IL210061A0/en active IP Right Revival
-
2014
- 2014-12-31 US US14/588,055 patent/US9559019B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040101983A1 (en) * | 2002-11-26 | 2004-05-27 | Jones Gary K. | Method and apparatus for overlay control using multiple targets |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100017005A1 (en) | 2010-01-21 |
| JP5584682B2 (ja) | 2014-09-03 |
| CN102099906B (zh) | 2015-02-25 |
| WO2010011560A2 (en) | 2010-01-28 |
| EP2311079A2 (en) | 2011-04-20 |
| US20150112624A1 (en) | 2015-04-23 |
| KR20110034019A (ko) | 2011-04-04 |
| CN102099906A (zh) | 2011-06-15 |
| US8930156B2 (en) | 2015-01-06 |
| JP2011528864A (ja) | 2011-11-24 |
| WO2010011560A3 (en) | 2010-04-15 |
| KR20150111377A (ko) | 2015-10-05 |
| US9559019B2 (en) | 2017-01-31 |
| KR101616105B1 (ko) | 2016-04-27 |
| EP2311079A4 (en) | 2013-02-20 |
| IL210061A0 (en) | 2011-02-28 |
| CN104810352B (zh) | 2018-01-12 |
| CN104810352A (zh) | 2015-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101697893B1 (ko) | 피드 포워드 피드 사이드웨이의 사용을 통한 향상된 계측 및 측정 셀 재-사용 | |
| US11320745B2 (en) | Measuring a process parameter for a manufacturing process involving lithography | |
| CN107741207B (zh) | 多重图案化参数的测量 | |
| KR102274476B1 (ko) | 다중 처리 단계로부터의 정보로 반도체 계측 | |
| CN105612601B (zh) | 用于图案化晶片表征的方法与设备 | |
| KR102245695B1 (ko) | 모델-기반 계측 및 프로세스 모델의 통합 사용 | |
| US7085676B2 (en) | Feed forward critical dimension control | |
| US9721055B2 (en) | Measurement model optimization based on parameter variations across a wafer | |
| EP2979297B1 (en) | Statistical model-based metrology | |
| KR102099283B1 (ko) | 방사선과 구조체의 상호작용을 시뮬레이션하기 위한 방법 및 장치, 계측 방법 및 장치, 디바이스 제조 방법 | |
| JP2011528864A5 (ko) | ||
| KR20190070992A (ko) | 리소그래피 프로세스의 파라미터를 측정하는 방법 및 장치, 그 방법 및 장치를 구현하기 위한 컴퓨터 프로그램 제품 | |
| KR102303571B1 (ko) | 타겟 측정 방법, 계측 장치, 편광자 어셈블리 | |
| US11366397B2 (en) | Method and apparatus for simulation of lithography overlay | |
| US6582863B1 (en) | Method of controlling photolithography processes based upon scatterometric measurements of sub-nominal grating structures | |
| US6818360B1 (en) | Quartz mask crack monitor system for reticle by acoustic and/or laser scatterometry | |
| TW202107217A (zh) | 度量衡中不可校正之誤差 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |