JP2011528864A - 前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測 - Google Patents

前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測 Download PDF

Info

Publication number
JP2011528864A
JP2011528864A JP2011520107A JP2011520107A JP2011528864A JP 2011528864 A JP2011528864 A JP 2011528864A JP 2011520107 A JP2011520107 A JP 2011520107A JP 2011520107 A JP2011520107 A JP 2011520107A JP 2011528864 A JP2011528864 A JP 2011528864A
Authority
JP
Japan
Prior art keywords
measurement
test
test cell
modeling
metrology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011520107A
Other languages
English (en)
Other versions
JP5584682B2 (ja
JP2011528864A5 (ja
Inventor
アデル・マイケル・イー.
ポスラブスキー・レオニード
フィールデン・ジョン
マセン・ジョナサン・マイケル
ピーターズ・ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2011528864A publication Critical patent/JP2011528864A/ja
Publication of JP2011528864A5 publication Critical patent/JP2011528864A5/ja
Application granted granted Critical
Publication of JP5584682B2 publication Critical patent/JP5584682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electron Beam Exposure (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

度量衡計測は、半導体デバイス製造中に、a)一部製造されたデバイスの層内に形成された第1の試験セルに対する第1回計測をモデリングし、b)層内の第2の試験セルに対し第2回計測を行ない、c)第2回計測値から第1回計測値のモデリングへ情報をフィードし、第1と第2の試験セルを含む層上に平版印刷パターンが形成された後、d)それぞれa)とb)からの情報を用いて第1と第2の試験セル上でそれぞれ第3回計測と第4回計測をモデリングすることにより実行される。
【選択図】図1A

Description

優先権の主張
本出願は、「IMPROVED METROLOGY THROUGH USE OF FEED FORWARD FEED SIDEWAYS AND MEASUREMENT CELL RE−USE(前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測)」と題する2008年7月21日出願の米国特許仮出願第61/082.451号に基づく優先権を主張するものであり、その内容全体は、参照により本明細書に組み込まれる。
半導体デバイスの構成要素は現在ナノメートル台のより小型かつ小寸法まで縮小されているのに合わせ、度量衡計測性能や生産性やデバイス相関を改善する能力が非常に重要になってきている。
皮膜の臨界寸法(CD)とオーバーレイ度量衡を判定する旧来の方法には、異なるターゲット上の皮膜やCDやオーバーレイの独立した度量衡計測が必然的に伴うものであり、度量衡計測規範間でのデータやサンプリングの共通性に頼ることはなかった。これらの旧来の方法に付随する欠点には、記述する空間を広く占有する必要性があったり、移動・取得・計測(MAM:move, acquire, and measurement)時間が遅かったり、変動する複数パラメータによって、モデリング性能が限定されることが含まれていた。
本発明の実施形態が提起するものは、この文脈内にあるものである。
本発明の一実施形態による度量衡計測の予測例を示す一連の概略図である。 本発明の代替の実施形態による度量衡計測の予測例を示す一連の概略図である。 本発明の別の代替の実施形態による度量衡計測の予測例を示す一連の概略図である。 本発明の別の代替の実施形態による度量衡計測の予測例を示す一連の概略図である。 本発明の一実施形態による度量衡計測装置の予測例を示す一連の概略図である。 本発明の一実施形態による度量衡計測中に計測を行なうのに用いることのできる度量衡計測ツールの予測例を示す概略図である。 本発明の一実施形態による4セル度量衡計測ターゲットにおける配置を示す概略平面図である。 本発明の一実施形態による4セル度量衡計測ターゲットにおける代替の配置を示す概略平面図である。 本発明の一実施形態によるオーバーレイ度量衡計測をシミュレーションした構造を示す三次元線図である。 本発明の一実施形態による図4Aに示した種別の構造に対する度量衡計測に用いることのできる3セル度量衡計測ターゲットの配置を示す概略平面図である。 図5Aは、本発明の一実施形態による度量衡計測をシミュレーションした構造の製造を示す一連の概略断面図である。 図5Bは、本発明の一実施形態による度量衡計測をシミュレーションした構造の製造を示す一連の概略断面図である。 図5Cは、本発明の一実施形態による度量衡計測をシミュレーションした構造の製造を示す一連の概略断面図である。 図5Dは、本発明の一実施形態による度量衡計測をシミュレーションした構造の製造を示す一連の概略断面図である。 図6Aは、図5A〜図5Dに示された製造手順に関する度量衡計測シミュレーションの結果を示すグラフである。 図6Bは、図5A〜図5Dに示された製造手順に関する度量衡計測シミュレーションの結果を示すグラフである。 図6Cは、図5A〜図5Dに示された製造手順に関する度量衡計測シミュレーションの結果を示すグラフである。 図6Dは、図5A〜図5Dに示された製造手順に関する度量衡計測シミュレーションの結果を示すグラフである。
本発明の実施形態は、新規のターゲット設計の実装および前方フィード筋書きの使用による、皮膜と臨界寸法(CD)とオーバーレイ度量衡計測性能と生産性とデバイス相関の改善に関するものである。本発明は、セットアップ時間や計測時間を最小化し、半導体デバイス上に型取り形成されるレチクル設置面積を最小化することを目指すものである。
本明細書に記載される実施形態は、概括的に説明される多くの実現可能な利点を有する。先ず、トラック内に用いる集積化された度量衡計測は、既存の構造頂部のブランケット皮膜に関する度量衡計測を含め、あらゆる平版印刷に先んじて計測値をサンプリングし得る。また、皮膜肉厚や皮膜の他の分散品質や皮膜度量衡計測場所間の特性を内挿補間することで、オーバーレイ工程用にサンプリングする必要な場所を下回る数の場所を付着工程においてサンプリングすることが可能である。同一チャンバから蒸着およびエッチングしたウェーハを追跡することで、既存層に問題のウェーハにおける計測値が存在しない場合、同一ロットで同一チャンバ内の別のウェーハの計測値から既存層の情報を問題のウェーハとして用いることができる。さらに、本発明の実施形態は差分計測とモデリングにオーバーレイオフセットを組み合わせ、目的のパラメータを改善し、あるいは目的ではないパラメータに対する感度を最小化する利点を有する。
図1Aは、本発明の一実施形態による半導体デバイス製造中の度量衡計測法を説明する一連の断面図を示すフローチャートである。図1A中、使用する度量衡計測法には前方フィードと側方フィードとセル再使用技術が含まれる。フローチャートは、平版印刷−エッチング−平版印刷−エッチングの二重パターン形成平版印刷セットアップに使用される度量衡計測法をそのまま説明するものである。平版印刷−平版印刷−エッチングの二重パターン形成平版印刷や単一パターン形成平版印刷やスペーサパターン形成に対応して実装することができ、また様々な他の環境下で度量衡計測を行なうよう実装することもできるために、この度量衡計測法は、この種の二重パターン形成平版印刷に使用するよう限定はされない。図1Aは、4セルターゲット配置を用いる前方フィードと側方フィードとセル再使用度量衡計測からなるこの方法を示すものであり、この配置は異なる領域においてターゲットとされるサンプルの罫書き線に沿って整列する4個のターゲットセルと、一方向にだけ度量衡計測値を処理する光波散乱計測技法とを含むものである。前方フィードと側方フィードとセル再使用度量衡計測法は、所与の環境下で必要とされる度量衡計測値の種別に応じて異なる目録のターゲットセルを用いて具現化することができる。さらに、分光法および/または角分解光波散乱計測や反射率計や楕円偏光法等を介し、光波散乱計測技法を実装することができる。
図1Aに示す例によれば、計測対象のパターン形成サンプルには、手順の各工程ごとにフォトレジスト101とハードマスク102とパターン形成層103と絶縁層104と既存パターン105とを含む最大5つの層を含めることができる。無論、異なる環境下にあっては、より多いかまたはより少ない層を存在させることができる。しかしながら、たとえ異なる数の層を用いようとも、前方フィードと側方フィードとセル再使用度量衡計測法は自動化製法の生成を依然として実行可能とし、前方フィードと側方フィードとセル再使用とを提供することができる。一例を挙げるに、4ターゲットセルの配置はセル1・106とセル2・107と、セル3・108とセル4・109とを用いて実装することができ、各セルはサンプルの罫書き線に沿う異なる領域を覆うよう位置決めすることができる。先ず、セル1は、既存パターン105と絶縁層104とパターン形成層とハードマスク102とを用いたサンプルPの臨界寸法計測に使用することができる。セル2・107は、サンプルPの皮膜度量衡を計測するのに用いることができる。セル2を用いて得られる皮膜度量衡計測値からの情報は、そこでFSと標識付けされた左向きの矢印により示される如くセル1・106に対し行なわれる計測に対し側方フィードすることができる。これらの皮膜度量衡計測値には、皮膜肉厚や皮膜の屈折分散品質や皮膜誘電体分散品質を含めることができる。セル1・106に用いる計測ツールあるいは計測方法は、この情報を用いてサンプルPの臨界寸法(CD)度量衡計測をモデリングすることができる。一例を挙げるに、セル1を用いて得られる臨界寸法計測値は、ラインエッジの粗さ(LER:line−edge roughness)やライン幅の粗さ(LWR:line−width roughness)やライン幅(頂部や中間部や底部)や角の丸みやラインの底部の延長部分の計測値であるフッターの寸法とすることができる。
これら2つの計測を行なった後、二重パターン形成平版印刷セットアップの第1の平版印刷工程を完了させることができ、そこではフォトレジスト101がハードマスク102の頂部に層形成され、現像される。平版印刷工程は、第1の後続形成層内に新規サンプルL1を生成し、その層は現像されたフォトレジスト101を含んでいて、それが続いて計測される。本例では、セル2・107とセル1・106は共にこのサンプルの計測に再使用される。サンプルPからセル2・107により計測される皮膜度量衡は、FFと標識付けられた湾曲矢印により示される如く、セル2・107の計測へ前方フィードすることができる。そこでセル2・107をサンプルL1をターゲットとする計測に用いることができ、このセルはそこでサンプルL1の臨界寸法(CD)度量衡計測のモデリングに用いられる。この時点で、サンプルL1からのセル2・107のCDは、ここでサンプルL1をターゲットとするセル1・106における計測工程に対して側方フィードすることができる。同時に、サンプルPからサンプリングされたセル1・106のCDは、ここでL1をターゲットとするセル1・106における計測工程に対して前方フィードすることができる。サンプルPからサンプリングされたセル1・106のCDの前方フィード時に、サンプルPからセル1・106がサンプリングした厳密なCDに代え、CDの開始推定値を前方フィードしてさらにモデリングすることができる。サンプルL1をターゲットとするセル1・106はこの情報を用い、第1の平版印刷工程L1後のサンプル間のオーバーレイと当初のサンプルPのそれを算出することができる。
この初回の平版印刷工程について計測を行なった後、サンプルは初めてそこでエッチングすることができる。この新規にエッチングされたサンプルE1は、不完全なパターン形成層103と絶縁層104と既存のパターン105とで構成される。セル3・108は、ここで本サンプルE1の皮膜度量衡の計測に用いられる。この情報はセル2・107の計測に対しておいて側方フィードすることができ、このセルはここでサンプルE1をターゲットとしており、サンプルE1のCD度量衡計測がモデリングされる。
サンプルの第1回エッチングの完了後に、第2回平版印刷工程を完了させ、第2の後続形成層内に新規サンプルL2を生成することができる。この新規サンプルL2は、ハードマスク102の追加と現像済みフォトレジスト104の別の層とを用いた第1のエッチングの完了後の問題とするパターン形成サンプルで構成される。セル2・107とセル3・108は、サンプルL2の度量衡計測を行なうのに再使用することができる。サンプルE1からセル3・108がサンプリングした皮膜度量衡は、ここでサンプルL2をターゲットとするセル3の計測へ前方フィードされる。セル3・108の計測は、この情報を用いてサンプルL2のCD度量衡計測をモデリングすることができる。サンプルE1からセル2・107がモデリングしたCD度量衡は、ここでサンプルL2をターゲットとするセル2・107の計測へ前方フィードすることができる。サンプルE1からサンプリングされたセル2・106のCDの前方フィード時に、サンプルE1からセル2・107がサンプリングした厳密なCDに代え、CDの開始推定値を前方フィードしてさらにモデリングすることができる。これと同時にあるいは続いて、サンプルL2からセル3・107がモデリングするCD度量衡計測値はサンプルL2をターゲットとするセル2・107の計測に側方フィードすることができる。セル2・107の計測は、この情報を用いてサンプルL1とサンプルPとの間のオーバーレイを算出することができる。同様に、サンプルL2からセル3・108がモデリングしたCDはセル4・109の計測に対して側方フィードすることができ、このセルはこの情報を用いてサンプルL2と問題とする初期サンプルPとの間のオーバーレイを算出することができる。
平版印刷−エッチング−平版印刷−エッチングの二重パターン形成セットアップを完了する最後の工程が、第2回エッチング工程である。得られたサンプルE2は、パターン形成された層103と絶縁層104と既存のパターン105とを含んでいる。セル2・107とセル3・108とセル4・109を再使用し、このサンプルE2における度量衡計測値をサンプリングする。セル3・108は、計測値をサンプリングし、サンプルE2上のそのターゲット領域のCDのモデリングに用いる。この情報は、そこで両方のセル2・107とセル3・109の計測に対して側方フィードされる。セル2・107の計測値は、この情報を用いてサンプルE2上のそのターゲット領域のCDをモデリングすることができる。セル3・109の計測はこの情報を用い、サンプルE2と初期サンプルPとの間のオーバーレイを算出することができる。
図1Aに示した工程の幾つかの変形例は、本発明の実施形態の範囲内にある。限定するのではなく、一例を挙げるに、図1Bは本発明の代替の実施形態による半導体デバイスの製造中の度量衡計測法の一つの予測例を示すものである。本実施形態は、3セルターゲット配置を用いる。1つのセルを取り除くことで、先のオーバーレイ計測値からL2オーバーレイに対して前方フィードが実行不能にできることに留意されたい。しかしながら、図1Bに示した方法に用いるターゲットに必要な設置面積は、図1Aの方法に用いるターゲットに必要なものよりも実質的にはあ少ない。これは、L1からPまでが依然計測され、臨界(すなわち、最も厳しい許容範囲)が本例の場合L2とL1の間にあるために、多くの場合二律背反的である。3セル手法の利点は、それがターゲットの全設置面積を低減し、4個使用の事例と、平版印刷1と平版印刷2に関するフォーカス/ドーズと、これに加え臨界寸法と、平版印刷1から先の印刷および平版印刷2から平版印刷1までのオーバーレイもまた可能とされる点にある。
図1Bに示す例によれば、製造し計測するパターン形成サンプルは上記の5層、例えばフォトレジスト101とハードマスク102とパターン形成する層103と絶縁層104と既存パターン105とを利用することができる。異なる環境下では、より多数あるいはより少数の層を存在させることができる。一例を挙げるに、3個のターゲットセル配置はセル1・106とセル2・107とセル3・108を用いて実装することができ、各セルはサンプルの罫書き線に沿って異なる領域を覆うよう位置決めすることができる。先ず、セル1・106は、既存パターン105と絶縁層104とパターン形成層103とハードマスク102とを用いて先の工程からサンプルの臨界寸法(CD)計測用に用いることができる。セル3・108は、フォーカスを計測し、先の工程を行なうのに用いることができる。CDおよびフォーカス/ドーズ計測を行なった後、第1の平版印刷工程aを完了させることができ、そこでフォトレジスト101をハードマスク102の頂部に層形成し、現像する。平版印刷工程は、フォトレジスト101を現像することで形成される第1の平版印刷層L1を生成する。第1の平版印刷層L1はそこで、3個のセル106,107,108を全て用いて計測することができる。本例の場合、セル1・106は既存層とL1との間のオーバーレイ(OVL)の計測において再使用され、セル2・107は第1の平版印刷層L1の臨界寸法(CD)計測において、セル3・108は第1の平版印刷層L1のフォーカス/ドーズ計測において再使用される。
本例において、第1の平版印刷層L1と既存層Pとの間のオーバーレイ計測にはセル1・106を用いた既存層Pに対するCD計測値からの前方フィード情報を利用することができ、セル2・107を用いたL1に対するCD計測値からの側方フィード情報を利用することもできる。セル2・107を用いて行なう第1の平版印刷層L1に対するCD計測は、セル3・108を用いて層L1に対し行なわれたフォーカス/ドーズ計測からの側方フィード情報を利用することもできる。セル3・108を用いて行なう平版印刷層L1に対するフォーカス/ドーズ計測は、セル108を用いて既存層Pに対し行なわれたフォーカス/ドーズ計測値からの前方フィード情報を利用することができる。
層103は、フォトレジスト101内の開口を介して層103とハードマスク層102をエッチングするエッチング工程によりパターン形成される。得られるエッチングされたパターン層E1は、そこでセル1・106とセル3・108を用いて計測することができる。具体的には、セル3・108はエッチングパターン層E1のフォーカス/ドーズ計測用に再使用することができ、セル1・106はエッチングパターン層E1のCD計測に再使用することができる。セル3・108を用いて行なったフォーカスドーズ計測値からの情報を側方フィードし、セル1・106を用いて行なうCD計測値により使用することができる。エッチングパターン層E1のエッチングと計測の完了後に、第2回平版印刷工程を終え、エッチングパターン層E1上に別のハードマスクと平版印刷層を形成してフォトレジスト層を現像することで形成される第2の平版印刷層L2の生成を終えることができる。
度量衡計測は、セル1・106とセル2・107とセル3・108とを再使用することで第2の平版印刷層に対し行なうことができる。セル1・106はフォーカス/ドーズ計測において再使用することができ、セル2・107は第1の平版印刷層L1と第2の平版印刷層L2との間のオーバーレイ計測において再使用することができ、セル3・108は第2の平版印刷層L2に対するCD計測において再使用することができる。セル1・106を用いたフォーカス/ドーズ計測は、セル1・106を用いたパターン層E1に対するCD計測値から前方フィードされた情報を使用することもできる。セル2・107を用いた第1の平版印刷層L1と第2の平版印刷層L2との間のオーバーレイ計測には、セル1・106を用いたL1からL2までのオーバーレイ計測から側方フィードされる情報とセル3・108を用いたL2CD計測から側方フィードされる情報とを用いることができる。
代替の実施形態によれば、前方フィードされかつ側方フィードされる度量衡情報を用い、DPL工程制御用の適応情報流を提供することができる。図1Cは、これを実行する仕方の予測例を示すものである。第1の平版印刷層L1に対する臨界寸法度量衡は、エッチングされたパターン層E1に対し行なう度量衡計測のモデリングに使用するよう前方フィードすることができる。皮膜度量衡計測は、ハードマスク層と第2の平版印刷層L2のリフロー後に行なうことができる。第1の平版印刷層L1と既存層との間のオフセット度量衡は、第2の平版印刷層L2に対して行なう度量衡計測のモデリングに使用するよう前方フィードすることができる。第2の平版印刷層L2に対し行なわれた臨界寸法度量衡(CD2)を前方フィードし、L2に対し行なわれたドーズフォーカス度量衡計測をモデリングすることができる。CD1とCD2度量衡計測からの情報を前方フィードし、L2とL1の間のオーバーレイ度量衡計測のモデリングに用いることができる。このオーバーレイ計測(あるいはモデリング)とCD1,CD2度量衡計測の結果を解析し、第2の平版印刷層L2に対しCDU再加工が必要かどうか判断することができる。再加工が必要でない場合、工程は第2のエッチングパターンE2を形成する続くエッチングへ進行することができる。さもなくば、修正可能値の解析を行ない、この解析からフォーカスやドーズやオーバーレイ情報を用いて再加工を調整することができる。再加工には、第2の平版印刷層L2の除去と、その改造と再パターン形成とを含めることができる。再加工された第2の平版印刷層L2に対し、皮膜度量衡計測とCD2とを反復することができる。
別の代替の実施形態によれば、図1Dに示す撮像ターゲットからOVL情報を前方フィードあるいは側方フィードすることができる。これには、撮像センサからのオーバーレイデータがしばしばより高い計測レートで実質より小さなターゲットから抽出することができる利点を持たせることができる。図1Dに示す実施例では、回折格子ターゲットが2個のセル(セル1とセル2)内に形成されており、撮像ターゲットが第3のセル(セル3)内に形成されている。図1Dに描かれた例にあっては、セル1からの回折格子計測からの情報とセル3からのオーバーレイ計測値を側方フィードし、セル2を用いてなされる回折格子計測をモデリングする。
一例を挙げると、撮像ターゲットには一つの層に形成された第1の構造112と異なる層に形成された第2の構造114とを含めることができる。構造112,114は、周期的(例えば、回折格子)構造とすることができる。この種の回折格子型ターゲット(時として「AIM」マークと呼ばれる)は、従来よりオーバーレイ計測に用いられている「ボックス」あるいはリング型マークよりも高密度とし、かつより頑丈とすることができる。これにより、より多くの工程情報と、これに加え化学機械的研磨(CMP:chemical mechanical polishing)の苛酷さに耐えるターゲット構造もまた収集できるようになる。この種のマークの使用は、例えば本発明の譲受人に譲渡された米国特許第6,023,338号や第6,921,916号や第6,985,618号に記載されており、これら3件は全てあらゆる目的に合わせ参照により本明細書に組み込むものとする。この種のターゲットの追加の例が、例えば米国特許第7,408,642号に記載されている。
本発明の一実施形態によれば、半導体デバイスの製造中の度量衡計測用の装置は前記した種別の計測工程を実装するよう構成することができる。例えば、図2Aに示す如く、半導体製造システム200は平版印刷ツール202と度量衡計測ツール204とコントローラ206とで構成することができる。度量衡計測ツールには、コンピュータプロセッサと、度量衡計測ツールとこの度量衡計測ツール204を用いてサンプリングされた計測値から得られる工程情報とを制御するコード化命令205をもって構成されたメモリとを含めることができる。コントローラ206には、平版印刷ツール202と度量衡計測ツール204の機能を制御する命令207を用いてプログラミングされる汎用コンピュータを含めることができる。加えて、コントローラ206には度量衡計測ツールにより得られる計測結果を含めることのできるデータ209を記憶するメモリを含めることができる。
平版印刷ツール202は、基板201に対し平版印刷工程を実行する。度量衡計測ツール204は、基板201上の材料層あるいは材料層内に形成されたパターンに対する1つ以上の種別の度量衡計測を行なうよう構成される。実行時に、コード化命令205は計測ツール204に下記を行なわせることができる。すなわち、
a)一部製造されたデバイスの層内に形成された第1の試験セルに対する第1回計測をモデリングし、
b)層内の第2の試験セルに対し第2回計測を行ない、
c)第2回計測値から第1回計測のモデリングへ情報をフィードし、
d)第1と第2の試験セルを含む層上に平版印刷パターンが形成された後、a)とb)からの情報をそれぞれ用いて第1と第2の試験セル上でそれぞれ第3回計測と第4回計測をモデリングする。命令205は、度量衡計測ツール204に他の機能を実行させることもできる。
度量衡計測ツール204が実行する命令205は、コントローラ206が実行する命令207と併せ機能させ、前述の前方フィードと側方フィードの使用事例を実行可能とすることができる。例えば、側方フィードの場合、2個の隣接するセルからの度量衡計測データを密接する時間近傍内で逐次取得することができる。幾つかの選択肢を、データの取り扱い用に構想することができる。先ず、第1のセル(例えば、セル1・106)度量衡データは、第2のセル(例えば、セル2・107)の計測後に二次的な構造パラメータの算出に即使用すべくコントローラ206(もしくは度量衡計測ツール204)のメモリに保持することができる。次に、第1のセルからの度量衡データは「ウェーハ高さ」データベースあるいはモデル内に記憶させ、第2のセルの計測後の構造パラメータの算出に続いて使用することができる。
前方フィードの場合、1つ以上のセルからの度量衡データを所与のウェーハの一部場所あるいは全部の場所から収集し、次に処理後に同一あるいは異なるセルからの度量衡計測パラメータの算出時に入力として使用すべく将来の検索用にデータベース内に保持することができる。一実施形態では、データベースは度量衡計測ツール204上に常駐するよう維持することができる。別の実施形態では、データベースはKLA−Tencor社すなわちカルフォニア州サンノゼ市から入手可能なArcher Analyzer等の分析データベースにより維持することができる。第3の実施形態では、データベースはコントローラ206、例えば製造工場のホストコンピュータ内に保持することができ、データは度量衡計測ツール204による要請に合わせ提供することができる。
度量衡計測ツールは、光波散乱計測とオーバーレイとCDを行なうよう構成することができる。この種の計測は、任意の適当な技法を用いて行なうことができる。図2Bは、この種の計測を行なうのに用いることのできる度量衡計測ツールの一例を示す。図2は、薄肉皮膜層12および/または構造的特徴等のサンプル14の表面のターゲット構造に対し臨界寸法等の光波散乱計測を行なうに用いることのできる角分解反射率計10を示す。反射率計10には、放射光からなるプローブビーム22を生成する光源20を含めることができる。一つの適当な光源はソリッドステートのレーザーダイオードであり、それは安定した既知の比較的幅狭の帯域を有する直線偏光ビームを照射する。プローブビーム22は、50対50ビームスプリッター24を用いてサンプル14に向け照射することができる。プローブビーム22は、レンズ26を用いてサンプル14の表面に集束させることができる。プローブビーム光束の一部はビームスプリッター24も通過し、入射光量検出器30上に落ちる。反射率計10では、波長板42は随意選択的である。偏光子44は、図示の如く検出器40の前方か光源20の後方か、あるいはその両方に置きうる。光源20は、単色光あるいは多色光とし得る。検出器40の出力は、評価用にプロセッサ50に供給される。角分解反射率計10の完全な記述は、米国特許第6,995,842号に見いだすことができ、同特許は参照によりその全体を本明細書に組み込むものとする。
この概念を拡張して複数波長を計測することを望む場合、レーザー光源20は多色分光プローブビームを生成する筈の白色光源とし得る。波長選択性フィルタ60(図2Bに想像線で図示)を、光源20と検出器40との間の光路内の何処かに配置することができる。フィルタ60は、ビームの光路内へ選択的に移動させる単純な帯域通過(色)フィルタの形をとりうる。別の選択肢として、単色分光器を用いて幅狭の波長域を逐次選択することができる。無論、異なる波長を有する過調整レーザーあるいは複数色レーザーを用いることもできる。
本発明の実施形態と併せ光波散乱計測を行なうよう度量衡計測ツール204として用いうる分光式楕円偏光計/反射率計装置のより詳細な説明は、その全体を参照により本明細書に組み込む米国特許第6,734,967号の図2に示されている。
本発明の一実施形態によれば、半導体デバイスは2つ以上のセルを備える試験構造を組み込むことができる。各セルは、基板内にあるいはその上に形成された材料層内に形成された複数の試験パターンを含む。少なくとも1つの平版印刷工程について、少なくとも2個のセルを実質同一の試験パターンを用いてパターン形成する。少なくとも1つの他の平版印刷工程について、セル1個だけをパターン形成し、他をパターン形成しないままに残す。各セルの差異および/またはセル間のパターンの差異は、皮膜やCDや他の度量衡情報の前方フィードあるいは側方フィードを容易にするよう構成することができる。加えて、各セルのパターンおよび/またはセル間のパターンの差異は目的に合わせ設定、すなわち度量衡計測値内の適合パラメータの数を低減するようにできる。
一部実施形態では、隣接セル間のクロストークを最小化するようセル内のパターンを配置することは好都合であろう。例えば、サンプルは多次元とすることができるため、この前方フィードと側方フィードとを完了すべく、度量衡計測値はしばしばx方向とy方向の両方でサンプリングしなければならず、セルは度量衡計測方法を再使用する。一例を挙げるに、試験構造は少なくとも4個のセルで構成することができ、そのうちの少なくとも2個は実質一方向を向くパターンを有し、そのうちの少なくとも他の2個は第1の方向に実質垂直な方向を向く類似のパターンを有する。
図3Aと図3Bは、本発明の一実施形態による4セル度量衡計測ターゲットが取りうる配置を図解するものであり、ここではターゲットはx方向とy方向の両方で計測が可能である。xセルとyセルとを織り混ぜることで、これらの度量衡計測を行なうのに用いる光波散乱計測技法が招く干渉を低減することができる。2個のxセルあるいは2個のyセルを互いに隣接配置すると、クロストークが発生し、かくして各セルの度量衡計測値はその隣接セルの散乱放射光からの干渉に起因して変わることがある。xセルとyセルとを織り混ぜることで、クロストークを最小化することができ、そのことでより正確な度量衡計測が可能となる。
上記の例が、臨界寸法度量衡計測や皮膜度量衡計測やオーバーレイ度量衡計測への本発明の実施形態の適用を示すものであることに留意されたい。しかしながら、本発明の実施形態はただこれらの種の度量衡計測に対するその適用に限定はされない。一例を挙げるに、本発明の実施形態はスキャナーを含む用途に拡張することもでき、ドーズパラメータやフォーカスパラメータもまた既知のモデル反転法、例えば他の特徴構造パラメータからの多項式やニューラルネットワークを用いて包含させるべきである。スキャナーのフォーカスが露光後に計測されるレジスト高さに敏感な関数となるであろうということが、予想される。しかしながら、回折格子セル上で計測されるレジストの高さは、平版印刷条件だけでなくウェーハ全体で変化することのある初期レジスト肉厚もまた含む関数として無理なく予想することができる。フォーカス露光マトリクス上に作成される反転モデルの精度を改善すべく、2セルターゲットを構想することができ、ここでは1個のターゲット(例えば、セル1・106)により直接的な皮膜計測(例えば、セルがマスクされているが故にレジストの高さ)が可能であり、隣接セル(例えば、セル2・107)は回折格子セルとし、ここでは平版印刷露光後にレジスト高さを計測する。こうして、レジストの露光から生ずる「レジスト高さ損失」を特定することができ、それはスキャナーそのものではなくトラックからの情報を巻き込むレジスト高さ単独よりもずっと繊細なパラメータと予想される。
半導体の度量衡計測中の計測情報の前方および/または側方フィードの性能を特定すべく、計測手順はシミュレーションプログラムを用いて実験的にモデリングするようにした。使用するシミュレーションプログラムは、KLA−Tencor社が開発した2つのプログラムを組み合わせたものであった。所与の照射角度についてMueller Matrixエレメントを生成する所与のサンプルに関する回折データベースを生成するのに、SpectraSuite 5.0を用い、推定を行なうのに用いるサンプルのパラメータの選択に基づき計測値の推定不確実性を生成するノイズレベルを含む光学系の構造とその照光および集光特性の記述に、ConfigutationAnalysisTool v10を用いた。
計測をシミュレーションした構造が、図4Aに図解される。この構造は、ハードマスク回折格子の頂部のレジスト回折格子に対応するものである。レジスト回折格子402はARC(反射防止膜)404と呼ばれる薄肉皮膜材料の頂部に形成しなければならず、ARCはゲート酸化膜410の頂部に横たわるポリシリコン408上に形成されたハードマスク回折格子406を覆っている。
図5A〜図5Aは、シミュレーションと併せ用いられるシミュレーションされた製造手順を表わす。図5Aに示す如く、フォトマスク501は第1のレジスト層をパターン形成し、薄肉皮膜(ARC)層404とハードマスク層406の頂部に頂部レジスト回折格子402Aを形成するのに用いる。頂部レジスト回折格子402Aの構造パラメータは、本明細書では集合的にG2と呼ばれる。G2構造パラメータは、回折格子中点(MCD2)の臨界寸法と側壁角度(SWA2)と高さ(HT2)とを含む。薄肉皮膜(ARC)層404は、レジスト回折格子402A内の開口を介してハードマスク層406までエッチングされる。第1のレジスト回折格子402Aを剥離させた後、頂部レジスト回折格子がパターンを薄肉皮膜回折格子404へ転写され、回折格子404Aを形成する。図5Bに示す如く、第2のレジスト回折格子402Bがハードマスク層406上の被露光部分に形成される。第2のフォトマスク(図示せず)を用い、第2のレジスト回折格子402Bを形成するレジスト層をパターン形成する。ハードマスク層406はそこでパターン形成された薄肉皮膜404と第2のレジスト回折格子402Bとを介してポリシリコン層408へエッチングされ、図5Cに示す如く底部ハードマスク回折格子406Bを生成する。ハードマスク回折格子406Bの構造パラメータを、本明細書では集合的にG1と呼ぶ。G1構造パラメータは、回折格子中点の臨界寸法(MCD1)と側壁角度(SWA1)と高さ(HT1)とを含む。頂部回折格子402Aと底部回折格子402B(あるいはハードマスク回折格子406B)との間の位置における相対的なずれを、オーバーレイと呼ぶ。一旦ハードマスク回折格子が形成されると、ポリシリコン層408をハードマスク回折格子406B内の開口を介してエッチングし、それによって図5Dに示す如くゲート酸化膜410の頂部にポリシリコン回折格子408Aを生成することができる。
シミュレーション結果は、図6A〜図6Dに示してある。プロット内の標識は、その計測値の不確実性を推定するシミュレーションのパラメータを指すものである。かくして、例えば標識にOVLと記述されている場合、そのときはオーバーレイパラメータだけを計測し、オーバーレイの不確実性だけを推定した。追加例として、標識にOVL(OVL+G2)と記述されている場合、そのときはオーバーレイパラメータとG2の全てのパラメータ(MCD2やSWA2やHCT2等)が計測済みとしてシミュレーションされ、それらの個々の不確実性を全て推定し、この場合4個のパラメータをシミュレーションし、4個の不確実性を算出し、一方でオーバーレイ不確実性だけをプロットするようにできる。
各スロット内に暗に含まれる情報は、パラメータが「計測され」ない場合に、そこで別の計測値から前方フィードもしくは側方フィードのいずれかにより計測値算出に供給されたものとなる。かくして、前方フィードあるいは側方フィードのいずれからもより多くのパラメータが利用可能とされるため、プロットはオーバーレイ計測用により改善された精度を表わす。図6A〜図6D内の水平方向軸の標識は、シミュレーションした異なるKT反射率計装置の構成を指すものである。これらの装置構成は、図6A〜図6D内のグラフの水平軸に沿って1〜10の数字により識別してある。
図6A〜図6Dに示すシミュレーション結果では、パターン・オーバー・パターン用の32nmゲートADI積層体を分析し、様々なハードウェア構成について予測精度(3シグマ)を推定した。光波散乱計測を介する計測値に基づく同時OVL+CDターゲットの実現可能性は、前方フィード/側方フィード戦略の使用に基づき実証されている。図6A〜図6Dから判るように、eUVR(極紫外線反射率計)に基づく235nm以下の波長については、前方フィードや側方フィードの使用が偏光モードにおいて相当の利点を提供する。これらの結果は、単一ターゲットの複数セルOVL+CD計測値の完全なカスケード設計のための潜在能力を実証するものである。
図4Bに示す3セル度量衡計測ターゲット420を用い、図4Aに示す種別の構造に対し度量衡計測を行なうことができることに、留意されたい。具体的には、度量衡計測ターゲット420には、回折格子ターゲットを有する第1と第2のセル422,424と、皮膜肉厚の計測を容易にするよう設計されたターゲットを有する第3のセル426とを含めることができる。この種の3セルターゲット420は、度量衡計測課題を細かく砕き、異なる課題片との間で情報を前方および/または側方フィードすることで、強靭な度量衡計測事例の実行に用いることができる。一例を挙げるに、第1のセル422の計測値はハードマスク回折格子406の一部に関する臨界寸法と側壁角度の特定に用いる情報を提供する計測用に使用することができる。第2のセル424は、レジスト回折格子402の一部に関する臨界寸法と側壁角度とを特定するのに用いる情報を提供する計測に用いることができる。第3のセル426は、エッチングあるいは肉厚に影響を及ぼし得る他の工程の前後でポリシリコン層408の肉厚を特定する情報を提供する計測に用いることができる。
上記は本発明の好適な実施形態の完全な説明ではあるが、様々な代替例や改変例や等価物を使用することが可能である。それ故、本発明の範囲は上記の説明の参照によらずに判断すべきであり、その代りに添付特許請求の範囲をその等価物の範囲全体と併せ参照して判断すべきである。全ての特徴は、その好悪に関係なく、他の特徴にその好悪に関係なく組み合わせることができる。従属請求項では、不定冠詞「一つの(A)」もしくは「一つの(An)」は、明示的にそうでないと断らない限り、この冠詞に続く1つ以上の品目の一つの量を指すものである。従属請求項では、用語「または」は包括的な「または」として解釈すべきであり、すなわち例えば、AかBのいずれかが個別に存在する場合、あるいはAとBの両方が存在する場合に、AまたはBが満たされる。添付特許請求の範囲は、所与の請求項において「する手段」なる語句を用いて一つの限定が明示的に具陳されていない限り、ミーンズ・プラス・ファンクション(機能により限定される手段)を含むとして解釈してはならない。

Claims (35)

  1. 半導体製造中の度量衡計測方法であって、
    a)一部製造されたデバイスの層内に形成された第1の試験セルに対する第1回計測をモデリングする工程と、
    b)前記層内の第2の試験セルに対する第2回計測を行なう工程と、
    c)前記第2回計測からの情報を前記第1回計測の前記モデリングにフィードする工程と、
    前記第1と第2の試験セルを含む前記層上に平版印刷パターンが形成された後、d)それぞれ工程a)とb)からの情報を用いてそれぞれ前記第1と第2の試験セルに対する第3回計測と第4回計測をモデリングする工程とを含む、方法。
  2. 工程a)は、前記一部製造されたデバイスの前記層内に形成された前記第1の試験セルに対する臨界寸法度量衡計測をモデリングする工程を含む、請求項1に記載の方法。
  3. 工程b)は、前記層内の前記第2の試験セルに対し皮膜度量衡計測を行なう工程を含む、請求項1に記載の方法。
  4. 工程c)は、前記第2回計測からの前記情報を前記第1回計測の前記モデリングに側方フィードする工程を含む、請求項1に記載の方法。
  5. 工程d)は、オーバーレイ度量衡において第3回計測をモデリングする工程を含む、請求項1に記載の方法。
  6. 工程d)は、臨界寸法度量衡用に第4回計測をモデリングする工程を含む、請求項1に記載の方法。
  7. 工程d)は、前記第1の試験セルに対する前記第1回計測値を前方フィードし、前記第1の試験セルに対する前記第3回計測をモデリングする工程を含む、請求項1に記載の方法。
  8. 工程d)は、前記第2の試験セルに対する前記第2回計測値を前方フィードし、前記第2の試験セルに対する前記第4回計測をモデリングする工程を含む、請求項1に記載の方法。
  9. 工程d)は、前記第2の試験セルに対する前記第4回計測値を側方フィードし、前記第1の試験セルに対する前記第3回計測をモデリングする工程を含む、請求項1に記載の方法。
  10. e)前記層上にエッチングが行なわれた後、前記層内の前記第2の試験セルに対する第5回計測をモデリングする工程と、
    f)前記層内の第3の試験セルに対し第6回計測を行なう工程と、
    g)前記第6回計測からの情報を前記第5回計測の前記モデリングにフィードする工程と、
    前記第1と第2と第3の試験セルを含む前記層上に第2の平版印刷パターンが形成された後、h)それぞれ工程f)とg)からの情報を用いてそれぞれ前記第2と第3の試験セルに対する第7回計測と第8回計測をモデリングする工程とをさらに含む、請求項1に記載の方法。
  11. 工程e)は、前記第2の試験セルに対する臨界寸法度量衡計測をモデリングする工程を含む、請求項10に記載の方法。
  12. 工程f)は、前記第3の試験セルに対し皮膜度量衡計測を行なう工程を含む、請求項10に記載の方法。
  13. 工程g)は、前記第6回計測から前記第5回計測の前記モデリングへ情報を側方給送する工程を含む、請求項10に記載の方法。
  14. 前記第7回計測はオーバーレイ度量衡計測である、請求項10に記載の方法。
  15. 前記第8回計測は臨界寸法度量衡計測である、請求項10に記載の方法。
  16. 工程h)は、前記第2の試験セルについての前記第5回計測値を前方フィードし、前記第2の試験セルに対する前記第7回計測をモデリングする工程を含む、請求項10に記載の方法。
  17. 工程h)は、前記第3の試験セルについての前記第6回計測値を前方フィードし、前記第3の試験セルに対する前記第8回計測をモデリングする工程を含む、請求項10に記載の方法。
  18. 工程h)は、前記第3の試験セルに対する前記第8回計測値を側方フィードし、前記第2の試験セルに対する前記第7回計測をモデリングする工程を含む、請求項10に記載の方法。
  19. さらに、前記第6回計測値からの情報を用い、前記層内の第4の試験セルに対し第9回計測をモデリングする工程を含む、請求項10に記載の方法。
  20. 前記第3の試験セルは撮像ターゲットを含む、請求項10に記載の方法。
  21. 第4の試験セルに対する第9回計測が、前記第3の試験セルに対する前記第6回計測値の前方フィードを含む、請求項20に記載の方法。
  22. 第4の試験セルに対する第9回計測が、前記第3の試験セルに対する前記第8回計測値の側方フィードを含む、請求項20に記載の方法。
  23. 前記層に対し第2のエッチングが行なわれ後、
    i)前記第2の試験セルに対する第9回計測をモデリングする工程と、
    j)前記第3の試験セルに対する第10回計測をモデリングする工程と、
    k)前記第3の試験セルに対する前記第10回計測からの情報をフィードし、前記第2の試験セルに対する前記第9回計測をモデリングする工程とをさらに含む、請求項10に記載の方法。
  24. 工程i)は、前記第2の試験セルに対し臨界寸法度量衡計測をモデリングする工程を含む、請求項23に記載の方法。
  25. 工程j)は、前記第3の試験セルに対し臨界寸法度量衡計測をモデリングする工程を含む、請求項23に記載の方法。
  26. 工程k)は、前記第3の試験セル上に前記第10回計測値を側方フィードし、前記第2の試験セル上で前記第9回計測をモデリングする工程を含む、請求項26に記載の方法。
  27. 前記第3の試験セルに対する前記第10回計測値を用い前記第4の試験セルに対する第11回計測をモデリングする工程をさらに含む、請求項23に記載の方法。
  28. 前記第3の試験セルに対する前記第10回計測値を側方フィードし、前記第4の試験セルに対する前記第11回計測をモデリングする、請求項27に記載の方法。
  29. 前記第1回計測にはレジストの露光前の前記レジストの高さの計測が含まれ、前記第2回計測には前記レジストの露光後の前記レジストの前記高さの計測が含まれる、請求項1に記載の方法。
  30. 半導体デバイスの製造中の度量衡計測装置であって、
    材料層あるいは材料層内に形成されたパターンに対する1つ以上の種別の度量衡計測を行なうよう構成した度量衡計測ツールと、
    前記度量衡計測ツールに結合したコンピュータプロセッサと、
    前記プロセッサに結合したコンピュータメモリで、前記コンピュータプロセッサによる実行時に前記度量衡計測ツールに、
    a)一部製造されたデバイスの層内に形成された第1の試験セルに対する第1回計測のモデリングと、
    b)前記層内の第2の試験セルに対する第2回計測と、
    c)前記第2回計測から前記第1回計測の前記モデリングへの情報のフィードと、
    d)前記第1と第2の試験セルを含む前記層上に平版印刷パターンが形成された後、それぞれa)とb)からの情報を用いて前記第1と第2の試験セル上でそれぞれ第3回計測と第4回計測のモデリングとを行なわせるコンピュータ可読命令を組み入れたコンピュータメモリとを備える、装置。
  31. 半導体デバイスの製造に使用する試験構造であって、
    基板と、
    前記基板上に形成されるかもしくは前記基板表面の材料層内に形成された2つ以上の試験セルとを備え、前記2つ以上の試験セルのそれぞれが前記基板上に形成されるかもしくはその上に形成された材料層上に形成された複数の試験パターンを含んでおり、前記試験セルは、前記基板あるいはその上に形成された1つ以上の材料層に対し行なわれた2つ以上の平版印刷工程に関連する度量衡計測用に構成されており、少なくとも1つの平版印刷工程について、前記2つ以上の試験セルのうちの少なくとも2つが実質同じ試験パターンでもってパターン形成され、少なくとも1つの平版印刷工程について、前記2つ以上の試験セルのうちの1つだけがパターン形成され、2つ以上の試験セルのうちのその他はパターン形成されないままとし、2つ以上の試験セルのそれぞれにおける試験パターンおよび/または前記2つ以上の試験セルのうちの2つ以上の間の前記パターンの差異が、度量衡計測の前方フィードまたは側方フィードを促すよう構成した、試験構造。
  32. 各セル内の前記パターンおよび/またはセル間の前記パターンの前記差異を目的に合わせ設定、すなわち度量衡計測値内の適合パラメータの数を低減するようにした、請求項31に記載の試験構造。
  33. 前記2つ以上の試験セルは少なくとも4個のセルを含み、そのうち少なくとも2個が実質一方向を向くパターンを有し、少なくとも他の2個が第1の方向に実質垂直な方向を向く類似のパターンを有する、請求項31に記載の試験構造。
  34. 前記2つ以上の試験セルは少なくとも3個のセルを含み、そのうち少なくとも1個が撮像ターゲットを含む、請求項31に記載の試験構造。
  35. 前記2つ以上の試験セルは、回折格子ターゲットを含む第1および第2のセルと皮膜肉厚ターゲットを含む第3のセルとを含む3個のセルで構成される、請求項31に記載の試験構造。
JP2011520107A 2008-07-21 2009-07-16 前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測 Active JP5584682B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US8245108P 2008-07-21 2008-07-21
US61/082,451 2008-07-21
US12/502,112 US8930156B2 (en) 2008-07-21 2009-07-13 Metrology through use of feed forward feed sideways and measurement cell re-use
US12/502,112 2009-07-13
PCT/US2009/050834 WO2010011560A2 (en) 2008-07-21 2009-07-16 Improved metrology through use of feed forward feed sideways and measurement cell re-use

Publications (3)

Publication Number Publication Date
JP2011528864A true JP2011528864A (ja) 2011-11-24
JP2011528864A5 JP2011528864A5 (ja) 2013-11-21
JP5584682B2 JP5584682B2 (ja) 2014-09-03

Family

ID=41531010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011520107A Active JP5584682B2 (ja) 2008-07-21 2009-07-16 前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測

Country Status (7)

Country Link
US (2) US8930156B2 (ja)
EP (1) EP2311079A4 (ja)
JP (1) JP5584682B2 (ja)
KR (2) KR101616105B1 (ja)
CN (2) CN104810352B (ja)
IL (1) IL210061A0 (ja)
WO (1) WO2010011560A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013121939A1 (ja) * 2012-02-17 2013-08-22 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui
WO2014081909A1 (en) * 2012-11-21 2014-05-30 Kla-Tencor Corporation In-situ metrology
US9760020B2 (en) 2012-11-21 2017-09-12 Kla-Tencor Corporation In-situ metrology

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8930156B2 (en) 2008-07-21 2015-01-06 Kla-Tencor Corporation Metrology through use of feed forward feed sideways and measurement cell re-use
NL2005510A (en) * 2009-12-15 2011-06-16 Asml Netherlands Bv Method and apparatus for overlay measurement.
JP6353831B2 (ja) * 2012-06-26 2018-07-04 ケーエルエー−テンカー コーポレイション 角度分解反射率測定における走査および回折の光計測からのアルゴリズム的除去
CN103681250B (zh) * 2012-09-17 2016-08-17 上海华虹宏力半导体制造有限公司 两次刻蚀成型图形的关键尺寸的控制方法
US10955359B2 (en) * 2013-11-12 2021-03-23 International Business Machines Corporation Method for quantification of process non uniformity using model-based metrology
TWI703651B (zh) 2014-10-03 2020-09-01 美商克萊譚克公司 驗證度量目標及其設計
US10030965B2 (en) * 2015-05-08 2018-07-24 Kla-Tencor Corporation Model-based hot spot monitoring
US10534275B2 (en) 2015-06-22 2020-01-14 Nova Measuring Instruments Ltd. Method for use in process control of manufacture of patterned sample
TWI823344B (zh) * 2015-12-15 2023-11-21 以色列商諾威股份有限公司 用於測量圖案化結構之特性的系統
US10018919B2 (en) 2016-05-29 2018-07-10 Kla-Tencor Corporation System and method for fabricating metrology targets oriented with an angle rotated with respect to device features
US10095122B1 (en) 2016-06-30 2018-10-09 Kla-Tencor Corporation Systems and methods for fabricating metrology targets with sub-resolution features
CN109643640B (zh) 2016-08-04 2021-02-12 科磊股份有限公司 在工艺中控制衬底上图案定位的方法及计算机程序产品
US10712145B2 (en) * 2016-10-20 2020-07-14 Kla-Tencor Corporation Hybrid metrology for patterned wafer characterization
CN113571437B (zh) * 2020-04-28 2023-09-08 长鑫存储技术有限公司 半导体器件测量方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075815A (ja) * 2000-08-23 2002-03-15 Sony Corp パターン検査装置及びこれを用いた露光装置制御システム
US20030026471A1 (en) * 2000-08-30 2003-02-06 Michael Adel Overlay marks, methods of overlay mark design and methods of overlay measurements
US20040070772A1 (en) * 2001-12-19 2004-04-15 Shchegrov Andrei V. Parametric profiling using optical spectroscopic systems
US6734967B1 (en) * 1995-01-19 2004-05-11 Kla-Tencor Technologies Corporation Focused beam spectroscopic ellipsometry method and system
US20040101983A1 (en) * 2002-11-26 2004-05-27 Jones Gary K. Method and apparatus for overlay control using multiple targets
JP2005188944A (ja) * 2003-12-24 2005-07-14 Tokyo Electron Ltd 線幅測定方法,基板の処理方法,基板の処理装置及び基板の冷却処理ユニット
JP2007527531A (ja) * 2004-02-18 2007-09-27 ケーエルエー−テンカー テクノロジィース コーポレイション 連続変化するオフセットマークと、オーバレイ決定方法
JP2007266594A (ja) * 2006-03-07 2007-10-11 Asml Netherlands Bv 強化リソグラフィパターニング方法およびシステム
JP2007328289A (ja) * 2006-06-09 2007-12-20 Sanyo Electric Co Ltd レチクル,半導体チップ,及び半導体装置の製造方法
US20080049226A1 (en) * 2002-12-05 2008-02-28 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
JP2008053687A (ja) * 2006-07-28 2008-03-06 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
US7408642B1 (en) * 2006-02-17 2008-08-05 Kla-Tencor Technologies Corporation Registration target design for managing both reticle grid error and wafer overlay

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023338A (en) * 1996-07-12 2000-02-08 Bareket; Noah Overlay alignment measurement of wafers
US6673637B2 (en) * 2000-09-20 2004-01-06 Kla-Tencor Technologies Methods and systems for determining a presence of macro defects and overlay of a specimen
US7047099B2 (en) * 2001-06-19 2006-05-16 Applied Materials Inc. Integrating tool, module, and fab level control
US6678046B2 (en) * 2001-08-28 2004-01-13 Therma-Wave, Inc. Detector configurations for optical metrology
US6737208B1 (en) * 2001-12-17 2004-05-18 Advanced Micro Devices, Inc. Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information
EP1503403B1 (en) * 2002-04-17 2009-04-15 Canon Kabushiki Kaisha Reticle and optical characteristic measuring method
US7067333B1 (en) * 2002-06-28 2006-06-27 Advanced Micro Devices, Inc. Method and apparatus for implementing competing control models
US7440105B2 (en) * 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
US7085676B2 (en) * 2003-06-27 2006-08-01 Tokyo Electron Limited Feed forward critical dimension control
US20050197721A1 (en) * 2004-02-20 2005-09-08 Yung-Cheng Chen Control of exposure energy on a substrate
US7566181B2 (en) * 2004-09-01 2009-07-28 Tokyo Electron Limited Controlling critical dimensions of structures formed on a wafer in semiconductor processing
US7849423B1 (en) * 2006-07-21 2010-12-07 Cadence Design Systems, Inc. Method of verifying photomask data based on models of etch and lithography processes
US7373215B2 (en) * 2006-08-31 2008-05-13 Advanced Micro Devices, Inc. Transistor gate shape metrology using multiple data sources
US8930156B2 (en) 2008-07-21 2015-01-06 Kla-Tencor Corporation Metrology through use of feed forward feed sideways and measurement cell re-use

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734967B1 (en) * 1995-01-19 2004-05-11 Kla-Tencor Technologies Corporation Focused beam spectroscopic ellipsometry method and system
JP2002075815A (ja) * 2000-08-23 2002-03-15 Sony Corp パターン検査装置及びこれを用いた露光装置制御システム
US20030026471A1 (en) * 2000-08-30 2003-02-06 Michael Adel Overlay marks, methods of overlay mark design and methods of overlay measurements
US20040070772A1 (en) * 2001-12-19 2004-04-15 Shchegrov Andrei V. Parametric profiling using optical spectroscopic systems
US20040101983A1 (en) * 2002-11-26 2004-05-27 Jones Gary K. Method and apparatus for overlay control using multiple targets
US20080049226A1 (en) * 2002-12-05 2008-02-28 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
JP2005188944A (ja) * 2003-12-24 2005-07-14 Tokyo Electron Ltd 線幅測定方法,基板の処理方法,基板の処理装置及び基板の冷却処理ユニット
JP2007527531A (ja) * 2004-02-18 2007-09-27 ケーエルエー−テンカー テクノロジィース コーポレイション 連続変化するオフセットマークと、オーバレイ決定方法
US7408642B1 (en) * 2006-02-17 2008-08-05 Kla-Tencor Technologies Corporation Registration target design for managing both reticle grid error and wafer overlay
JP2007266594A (ja) * 2006-03-07 2007-10-11 Asml Netherlands Bv 強化リソグラフィパターニング方法およびシステム
JP2007328289A (ja) * 2006-06-09 2007-12-20 Sanyo Electric Co Ltd レチクル,半導体チップ,及び半導体装置の製造方法
JP2008053687A (ja) * 2006-07-28 2008-03-06 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013121939A1 (ja) * 2012-02-17 2013-08-22 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui
JP2013168595A (ja) * 2012-02-17 2013-08-29 Hitachi High-Technologies Corp オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui
WO2014081909A1 (en) * 2012-11-21 2014-05-30 Kla-Tencor Corporation In-situ metrology
US9760020B2 (en) 2012-11-21 2017-09-12 Kla-Tencor Corporation In-situ metrology

Also Published As

Publication number Publication date
US20100017005A1 (en) 2010-01-21
JP5584682B2 (ja) 2014-09-03
CN102099906B (zh) 2015-02-25
WO2010011560A2 (en) 2010-01-28
EP2311079A2 (en) 2011-04-20
US20150112624A1 (en) 2015-04-23
KR20110034019A (ko) 2011-04-04
CN102099906A (zh) 2011-06-15
US8930156B2 (en) 2015-01-06
WO2010011560A3 (en) 2010-04-15
KR20150111377A (ko) 2015-10-05
US9559019B2 (en) 2017-01-31
KR101616105B1 (ko) 2016-04-27
EP2311079A4 (en) 2013-02-20
KR101697893B1 (ko) 2017-01-18
IL210061A0 (en) 2011-02-28
CN104810352B (zh) 2018-01-12
CN104810352A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
JP5584682B2 (ja) 前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測
US11320745B2 (en) Measuring a process parameter for a manufacturing process involving lithography
KR102245695B1 (ko) 모델-기반 계측 및 프로세스 모델의 통합 사용
TWI755386B (zh) 計量系統及方法
CN107741207B (zh) 多重图案化参数的测量
KR102109059B1 (ko) 계측 방법, 컴퓨터 제품 및 시스템
CN106663646B (zh) 基于代理结构的测量的信号响应计量
US9255877B2 (en) Metrology system optimization for parameter tracking
KR102245698B1 (ko) 다중 패턴화 프로세스의 계측
EP2979297B1 (en) Statistical model-based metrology
TWI631476B (zh) 用於裝置上之量測之方法及系統
US20180088470A1 (en) Metrology recipe selection
KR20190115480A (ko) 광학 스캐터로메트리에 기반한 프로세스 견고한 오버레이 계측
KR20180005200A (ko) 모델 기반의 핫 스팟 모니터링

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130709

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20131002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140718

R150 Certificate of patent or registration of utility model

Ref document number: 5584682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250