JP2011528864A - 前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測 - Google Patents
前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測 Download PDFInfo
- Publication number
- JP2011528864A JP2011528864A JP2011520107A JP2011520107A JP2011528864A JP 2011528864 A JP2011528864 A JP 2011528864A JP 2011520107 A JP2011520107 A JP 2011520107A JP 2011520107 A JP2011520107 A JP 2011520107A JP 2011528864 A JP2011528864 A JP 2011528864A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- test
- test cell
- modeling
- metrology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electron Beam Exposure (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【選択図】図1A
Description
本出願は、「IMPROVED METROLOGY THROUGH USE OF FEED FORWARD FEED SIDEWAYS AND MEASUREMENT CELL RE−USE(前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測)」と題する2008年7月21日出願の米国特許仮出願第61/082.451号に基づく優先権を主張するものであり、その内容全体は、参照により本明細書に組み込まれる。
a)一部製造されたデバイスの層内に形成された第1の試験セルに対する第1回計測をモデリングし、
b)層内の第2の試験セルに対し第2回計測を行ない、
c)第2回計測値から第1回計測のモデリングへ情報をフィードし、
d)第1と第2の試験セルを含む層上に平版印刷パターンが形成された後、a)とb)からの情報をそれぞれ用いて第1と第2の試験セル上でそれぞれ第3回計測と第4回計測をモデリングする。命令205は、度量衡計測ツール204に他の機能を実行させることもできる。
Claims (35)
- 半導体製造中の度量衡計測方法であって、
a)一部製造されたデバイスの層内に形成された第1の試験セルに対する第1回計測をモデリングする工程と、
b)前記層内の第2の試験セルに対する第2回計測を行なう工程と、
c)前記第2回計測からの情報を前記第1回計測の前記モデリングにフィードする工程と、
前記第1と第2の試験セルを含む前記層上に平版印刷パターンが形成された後、d)それぞれ工程a)とb)からの情報を用いてそれぞれ前記第1と第2の試験セルに対する第3回計測と第4回計測をモデリングする工程とを含む、方法。 - 工程a)は、前記一部製造されたデバイスの前記層内に形成された前記第1の試験セルに対する臨界寸法度量衡計測をモデリングする工程を含む、請求項1に記載の方法。
- 工程b)は、前記層内の前記第2の試験セルに対し皮膜度量衡計測を行なう工程を含む、請求項1に記載の方法。
- 工程c)は、前記第2回計測からの前記情報を前記第1回計測の前記モデリングに側方フィードする工程を含む、請求項1に記載の方法。
- 工程d)は、オーバーレイ度量衡において第3回計測をモデリングする工程を含む、請求項1に記載の方法。
- 工程d)は、臨界寸法度量衡用に第4回計測をモデリングする工程を含む、請求項1に記載の方法。
- 工程d)は、前記第1の試験セルに対する前記第1回計測値を前方フィードし、前記第1の試験セルに対する前記第3回計測をモデリングする工程を含む、請求項1に記載の方法。
- 工程d)は、前記第2の試験セルに対する前記第2回計測値を前方フィードし、前記第2の試験セルに対する前記第4回計測をモデリングする工程を含む、請求項1に記載の方法。
- 工程d)は、前記第2の試験セルに対する前記第4回計測値を側方フィードし、前記第1の試験セルに対する前記第3回計測をモデリングする工程を含む、請求項1に記載の方法。
- e)前記層上にエッチングが行なわれた後、前記層内の前記第2の試験セルに対する第5回計測をモデリングする工程と、
f)前記層内の第3の試験セルに対し第6回計測を行なう工程と、
g)前記第6回計測からの情報を前記第5回計測の前記モデリングにフィードする工程と、
前記第1と第2と第3の試験セルを含む前記層上に第2の平版印刷パターンが形成された後、h)それぞれ工程f)とg)からの情報を用いてそれぞれ前記第2と第3の試験セルに対する第7回計測と第8回計測をモデリングする工程とをさらに含む、請求項1に記載の方法。 - 工程e)は、前記第2の試験セルに対する臨界寸法度量衡計測をモデリングする工程を含む、請求項10に記載の方法。
- 工程f)は、前記第3の試験セルに対し皮膜度量衡計測を行なう工程を含む、請求項10に記載の方法。
- 工程g)は、前記第6回計測から前記第5回計測の前記モデリングへ情報を側方給送する工程を含む、請求項10に記載の方法。
- 前記第7回計測はオーバーレイ度量衡計測である、請求項10に記載の方法。
- 前記第8回計測は臨界寸法度量衡計測である、請求項10に記載の方法。
- 工程h)は、前記第2の試験セルについての前記第5回計測値を前方フィードし、前記第2の試験セルに対する前記第7回計測をモデリングする工程を含む、請求項10に記載の方法。
- 工程h)は、前記第3の試験セルについての前記第6回計測値を前方フィードし、前記第3の試験セルに対する前記第8回計測をモデリングする工程を含む、請求項10に記載の方法。
- 工程h)は、前記第3の試験セルに対する前記第8回計測値を側方フィードし、前記第2の試験セルに対する前記第7回計測をモデリングする工程を含む、請求項10に記載の方法。
- さらに、前記第6回計測値からの情報を用い、前記層内の第4の試験セルに対し第9回計測をモデリングする工程を含む、請求項10に記載の方法。
- 前記第3の試験セルは撮像ターゲットを含む、請求項10に記載の方法。
- 第4の試験セルに対する第9回計測が、前記第3の試験セルに対する前記第6回計測値の前方フィードを含む、請求項20に記載の方法。
- 第4の試験セルに対する第9回計測が、前記第3の試験セルに対する前記第8回計測値の側方フィードを含む、請求項20に記載の方法。
- 前記層に対し第2のエッチングが行なわれ後、
i)前記第2の試験セルに対する第9回計測をモデリングする工程と、
j)前記第3の試験セルに対する第10回計測をモデリングする工程と、
k)前記第3の試験セルに対する前記第10回計測からの情報をフィードし、前記第2の試験セルに対する前記第9回計測をモデリングする工程とをさらに含む、請求項10に記載の方法。 - 工程i)は、前記第2の試験セルに対し臨界寸法度量衡計測をモデリングする工程を含む、請求項23に記載の方法。
- 工程j)は、前記第3の試験セルに対し臨界寸法度量衡計測をモデリングする工程を含む、請求項23に記載の方法。
- 工程k)は、前記第3の試験セル上に前記第10回計測値を側方フィードし、前記第2の試験セル上で前記第9回計測をモデリングする工程を含む、請求項26に記載の方法。
- 前記第3の試験セルに対する前記第10回計測値を用い前記第4の試験セルに対する第11回計測をモデリングする工程をさらに含む、請求項23に記載の方法。
- 前記第3の試験セルに対する前記第10回計測値を側方フィードし、前記第4の試験セルに対する前記第11回計測をモデリングする、請求項27に記載の方法。
- 前記第1回計測にはレジストの露光前の前記レジストの高さの計測が含まれ、前記第2回計測には前記レジストの露光後の前記レジストの前記高さの計測が含まれる、請求項1に記載の方法。
- 半導体デバイスの製造中の度量衡計測装置であって、
材料層あるいは材料層内に形成されたパターンに対する1つ以上の種別の度量衡計測を行なうよう構成した度量衡計測ツールと、
前記度量衡計測ツールに結合したコンピュータプロセッサと、
前記プロセッサに結合したコンピュータメモリで、前記コンピュータプロセッサによる実行時に前記度量衡計測ツールに、
a)一部製造されたデバイスの層内に形成された第1の試験セルに対する第1回計測のモデリングと、
b)前記層内の第2の試験セルに対する第2回計測と、
c)前記第2回計測から前記第1回計測の前記モデリングへの情報のフィードと、
d)前記第1と第2の試験セルを含む前記層上に平版印刷パターンが形成された後、それぞれa)とb)からの情報を用いて前記第1と第2の試験セル上でそれぞれ第3回計測と第4回計測のモデリングとを行なわせるコンピュータ可読命令を組み入れたコンピュータメモリとを備える、装置。 - 半導体デバイスの製造に使用する試験構造であって、
基板と、
前記基板上に形成されるかもしくは前記基板表面の材料層内に形成された2つ以上の試験セルとを備え、前記2つ以上の試験セルのそれぞれが前記基板上に形成されるかもしくはその上に形成された材料層上に形成された複数の試験パターンを含んでおり、前記試験セルは、前記基板あるいはその上に形成された1つ以上の材料層に対し行なわれた2つ以上の平版印刷工程に関連する度量衡計測用に構成されており、少なくとも1つの平版印刷工程について、前記2つ以上の試験セルのうちの少なくとも2つが実質同じ試験パターンでもってパターン形成され、少なくとも1つの平版印刷工程について、前記2つ以上の試験セルのうちの1つだけがパターン形成され、2つ以上の試験セルのうちのその他はパターン形成されないままとし、2つ以上の試験セルのそれぞれにおける試験パターンおよび/または前記2つ以上の試験セルのうちの2つ以上の間の前記パターンの差異が、度量衡計測の前方フィードまたは側方フィードを促すよう構成した、試験構造。 - 各セル内の前記パターンおよび/またはセル間の前記パターンの前記差異を目的に合わせ設定、すなわち度量衡計測値内の適合パラメータの数を低減するようにした、請求項31に記載の試験構造。
- 前記2つ以上の試験セルは少なくとも4個のセルを含み、そのうち少なくとも2個が実質一方向を向くパターンを有し、少なくとも他の2個が第1の方向に実質垂直な方向を向く類似のパターンを有する、請求項31に記載の試験構造。
- 前記2つ以上の試験セルは少なくとも3個のセルを含み、そのうち少なくとも1個が撮像ターゲットを含む、請求項31に記載の試験構造。
- 前記2つ以上の試験セルは、回折格子ターゲットを含む第1および第2のセルと皮膜肉厚ターゲットを含む第3のセルとを含む3個のセルで構成される、請求項31に記載の試験構造。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8245108P | 2008-07-21 | 2008-07-21 | |
US61/082,451 | 2008-07-21 | ||
US12/502,112 US8930156B2 (en) | 2008-07-21 | 2009-07-13 | Metrology through use of feed forward feed sideways and measurement cell re-use |
US12/502,112 | 2009-07-13 | ||
PCT/US2009/050834 WO2010011560A2 (en) | 2008-07-21 | 2009-07-16 | Improved metrology through use of feed forward feed sideways and measurement cell re-use |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011528864A true JP2011528864A (ja) | 2011-11-24 |
JP2011528864A5 JP2011528864A5 (ja) | 2013-11-21 |
JP5584682B2 JP5584682B2 (ja) | 2014-09-03 |
Family
ID=41531010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011520107A Active JP5584682B2 (ja) | 2008-07-21 | 2009-07-16 | 前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8930156B2 (ja) |
EP (1) | EP2311079A4 (ja) |
JP (1) | JP5584682B2 (ja) |
KR (2) | KR101616105B1 (ja) |
CN (2) | CN104810352B (ja) |
IL (1) | IL210061A0 (ja) |
WO (1) | WO2010011560A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013121939A1 (ja) * | 2012-02-17 | 2013-08-22 | 株式会社日立ハイテクノロジーズ | オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui |
WO2014081909A1 (en) * | 2012-11-21 | 2014-05-30 | Kla-Tencor Corporation | In-situ metrology |
US9760020B2 (en) | 2012-11-21 | 2017-09-12 | Kla-Tencor Corporation | In-situ metrology |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8930156B2 (en) | 2008-07-21 | 2015-01-06 | Kla-Tencor Corporation | Metrology through use of feed forward feed sideways and measurement cell re-use |
NL2005510A (en) * | 2009-12-15 | 2011-06-16 | Asml Netherlands Bv | Method and apparatus for overlay measurement. |
JP6353831B2 (ja) * | 2012-06-26 | 2018-07-04 | ケーエルエー−テンカー コーポレイション | 角度分解反射率測定における走査および回折の光計測からのアルゴリズム的除去 |
CN103681250B (zh) * | 2012-09-17 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 两次刻蚀成型图形的关键尺寸的控制方法 |
US10955359B2 (en) * | 2013-11-12 | 2021-03-23 | International Business Machines Corporation | Method for quantification of process non uniformity using model-based metrology |
TWI703651B (zh) | 2014-10-03 | 2020-09-01 | 美商克萊譚克公司 | 驗證度量目標及其設計 |
US10030965B2 (en) * | 2015-05-08 | 2018-07-24 | Kla-Tencor Corporation | Model-based hot spot monitoring |
US10534275B2 (en) | 2015-06-22 | 2020-01-14 | Nova Measuring Instruments Ltd. | Method for use in process control of manufacture of patterned sample |
TWI823344B (zh) * | 2015-12-15 | 2023-11-21 | 以色列商諾威股份有限公司 | 用於測量圖案化結構之特性的系統 |
US10018919B2 (en) | 2016-05-29 | 2018-07-10 | Kla-Tencor Corporation | System and method for fabricating metrology targets oriented with an angle rotated with respect to device features |
US10095122B1 (en) | 2016-06-30 | 2018-10-09 | Kla-Tencor Corporation | Systems and methods for fabricating metrology targets with sub-resolution features |
CN109643640B (zh) | 2016-08-04 | 2021-02-12 | 科磊股份有限公司 | 在工艺中控制衬底上图案定位的方法及计算机程序产品 |
US10712145B2 (en) * | 2016-10-20 | 2020-07-14 | Kla-Tencor Corporation | Hybrid metrology for patterned wafer characterization |
CN113571437B (zh) * | 2020-04-28 | 2023-09-08 | 长鑫存储技术有限公司 | 半导体器件测量方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002075815A (ja) * | 2000-08-23 | 2002-03-15 | Sony Corp | パターン検査装置及びこれを用いた露光装置制御システム |
US20030026471A1 (en) * | 2000-08-30 | 2003-02-06 | Michael Adel | Overlay marks, methods of overlay mark design and methods of overlay measurements |
US20040070772A1 (en) * | 2001-12-19 | 2004-04-15 | Shchegrov Andrei V. | Parametric profiling using optical spectroscopic systems |
US6734967B1 (en) * | 1995-01-19 | 2004-05-11 | Kla-Tencor Technologies Corporation | Focused beam spectroscopic ellipsometry method and system |
US20040101983A1 (en) * | 2002-11-26 | 2004-05-27 | Jones Gary K. | Method and apparatus for overlay control using multiple targets |
JP2005188944A (ja) * | 2003-12-24 | 2005-07-14 | Tokyo Electron Ltd | 線幅測定方法,基板の処理方法,基板の処理装置及び基板の冷却処理ユニット |
JP2007527531A (ja) * | 2004-02-18 | 2007-09-27 | ケーエルエー−テンカー テクノロジィース コーポレイション | 連続変化するオフセットマークと、オーバレイ決定方法 |
JP2007266594A (ja) * | 2006-03-07 | 2007-10-11 | Asml Netherlands Bv | 強化リソグラフィパターニング方法およびシステム |
JP2007328289A (ja) * | 2006-06-09 | 2007-12-20 | Sanyo Electric Co Ltd | レチクル,半導体チップ,及び半導体装置の製造方法 |
US20080049226A1 (en) * | 2002-12-05 | 2008-02-28 | Kla-Tencor Technologies Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
JP2008053687A (ja) * | 2006-07-28 | 2008-03-06 | Tokyo Electron Ltd | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム |
US7408642B1 (en) * | 2006-02-17 | 2008-08-05 | Kla-Tencor Technologies Corporation | Registration target design for managing both reticle grid error and wafer overlay |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6023338A (en) * | 1996-07-12 | 2000-02-08 | Bareket; Noah | Overlay alignment measurement of wafers |
US6673637B2 (en) * | 2000-09-20 | 2004-01-06 | Kla-Tencor Technologies | Methods and systems for determining a presence of macro defects and overlay of a specimen |
US7047099B2 (en) * | 2001-06-19 | 2006-05-16 | Applied Materials Inc. | Integrating tool, module, and fab level control |
US6678046B2 (en) * | 2001-08-28 | 2004-01-13 | Therma-Wave, Inc. | Detector configurations for optical metrology |
US6737208B1 (en) * | 2001-12-17 | 2004-05-18 | Advanced Micro Devices, Inc. | Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information |
EP1503403B1 (en) * | 2002-04-17 | 2009-04-15 | Canon Kabushiki Kaisha | Reticle and optical characteristic measuring method |
US7067333B1 (en) * | 2002-06-28 | 2006-06-27 | Advanced Micro Devices, Inc. | Method and apparatus for implementing competing control models |
US7440105B2 (en) * | 2002-12-05 | 2008-10-21 | Kla-Tencor Technologies Corporation | Continuously varying offset mark and methods of determining overlay |
US7085676B2 (en) * | 2003-06-27 | 2006-08-01 | Tokyo Electron Limited | Feed forward critical dimension control |
US20050197721A1 (en) * | 2004-02-20 | 2005-09-08 | Yung-Cheng Chen | Control of exposure energy on a substrate |
US7566181B2 (en) * | 2004-09-01 | 2009-07-28 | Tokyo Electron Limited | Controlling critical dimensions of structures formed on a wafer in semiconductor processing |
US7849423B1 (en) * | 2006-07-21 | 2010-12-07 | Cadence Design Systems, Inc. | Method of verifying photomask data based on models of etch and lithography processes |
US7373215B2 (en) * | 2006-08-31 | 2008-05-13 | Advanced Micro Devices, Inc. | Transistor gate shape metrology using multiple data sources |
US8930156B2 (en) | 2008-07-21 | 2015-01-06 | Kla-Tencor Corporation | Metrology through use of feed forward feed sideways and measurement cell re-use |
-
2009
- 2009-07-13 US US12/502,112 patent/US8930156B2/en active Active
- 2009-07-16 KR KR1020117003954A patent/KR101616105B1/ko active IP Right Grant
- 2009-07-16 EP EP09800821A patent/EP2311079A4/en not_active Withdrawn
- 2009-07-16 CN CN201510030734.9A patent/CN104810352B/zh active Active
- 2009-07-16 JP JP2011520107A patent/JP5584682B2/ja active Active
- 2009-07-16 WO PCT/US2009/050834 patent/WO2010011560A2/en active Application Filing
- 2009-07-16 KR KR1020157025787A patent/KR101697893B1/ko active IP Right Grant
- 2009-07-16 CN CN200980128500.0A patent/CN102099906B/zh active Active
-
2010
- 2010-12-16 IL IL210061A patent/IL210061A0/en active IP Right Revival
-
2014
- 2014-12-31 US US14/588,055 patent/US9559019B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734967B1 (en) * | 1995-01-19 | 2004-05-11 | Kla-Tencor Technologies Corporation | Focused beam spectroscopic ellipsometry method and system |
JP2002075815A (ja) * | 2000-08-23 | 2002-03-15 | Sony Corp | パターン検査装置及びこれを用いた露光装置制御システム |
US20030026471A1 (en) * | 2000-08-30 | 2003-02-06 | Michael Adel | Overlay marks, methods of overlay mark design and methods of overlay measurements |
US20040070772A1 (en) * | 2001-12-19 | 2004-04-15 | Shchegrov Andrei V. | Parametric profiling using optical spectroscopic systems |
US20040101983A1 (en) * | 2002-11-26 | 2004-05-27 | Jones Gary K. | Method and apparatus for overlay control using multiple targets |
US20080049226A1 (en) * | 2002-12-05 | 2008-02-28 | Kla-Tencor Technologies Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
JP2005188944A (ja) * | 2003-12-24 | 2005-07-14 | Tokyo Electron Ltd | 線幅測定方法,基板の処理方法,基板の処理装置及び基板の冷却処理ユニット |
JP2007527531A (ja) * | 2004-02-18 | 2007-09-27 | ケーエルエー−テンカー テクノロジィース コーポレイション | 連続変化するオフセットマークと、オーバレイ決定方法 |
US7408642B1 (en) * | 2006-02-17 | 2008-08-05 | Kla-Tencor Technologies Corporation | Registration target design for managing both reticle grid error and wafer overlay |
JP2007266594A (ja) * | 2006-03-07 | 2007-10-11 | Asml Netherlands Bv | 強化リソグラフィパターニング方法およびシステム |
JP2007328289A (ja) * | 2006-06-09 | 2007-12-20 | Sanyo Electric Co Ltd | レチクル,半導体チップ,及び半導体装置の製造方法 |
JP2008053687A (ja) * | 2006-07-28 | 2008-03-06 | Tokyo Electron Ltd | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013121939A1 (ja) * | 2012-02-17 | 2013-08-22 | 株式会社日立ハイテクノロジーズ | オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui |
JP2013168595A (ja) * | 2012-02-17 | 2013-08-29 | Hitachi High-Technologies Corp | オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui |
WO2014081909A1 (en) * | 2012-11-21 | 2014-05-30 | Kla-Tencor Corporation | In-situ metrology |
US9760020B2 (en) | 2012-11-21 | 2017-09-12 | Kla-Tencor Corporation | In-situ metrology |
Also Published As
Publication number | Publication date |
---|---|
US20100017005A1 (en) | 2010-01-21 |
JP5584682B2 (ja) | 2014-09-03 |
CN102099906B (zh) | 2015-02-25 |
WO2010011560A2 (en) | 2010-01-28 |
EP2311079A2 (en) | 2011-04-20 |
US20150112624A1 (en) | 2015-04-23 |
KR20110034019A (ko) | 2011-04-04 |
CN102099906A (zh) | 2011-06-15 |
US8930156B2 (en) | 2015-01-06 |
WO2010011560A3 (en) | 2010-04-15 |
KR20150111377A (ko) | 2015-10-05 |
US9559019B2 (en) | 2017-01-31 |
KR101616105B1 (ko) | 2016-04-27 |
EP2311079A4 (en) | 2013-02-20 |
KR101697893B1 (ko) | 2017-01-18 |
IL210061A0 (en) | 2011-02-28 |
CN104810352B (zh) | 2018-01-12 |
CN104810352A (zh) | 2015-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5584682B2 (ja) | 前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測 | |
US11320745B2 (en) | Measuring a process parameter for a manufacturing process involving lithography | |
KR102245695B1 (ko) | 모델-기반 계측 및 프로세스 모델의 통합 사용 | |
TWI755386B (zh) | 計量系統及方法 | |
CN107741207B (zh) | 多重图案化参数的测量 | |
KR102109059B1 (ko) | 계측 방법, 컴퓨터 제품 및 시스템 | |
CN106663646B (zh) | 基于代理结构的测量的信号响应计量 | |
US9255877B2 (en) | Metrology system optimization for parameter tracking | |
KR102245698B1 (ko) | 다중 패턴화 프로세스의 계측 | |
EP2979297B1 (en) | Statistical model-based metrology | |
TWI631476B (zh) | 用於裝置上之量測之方法及系統 | |
US20180088470A1 (en) | Metrology recipe selection | |
KR20190115480A (ko) | 광학 스캐터로메트리에 기반한 프로세스 견고한 오버레이 계측 | |
KR20180005200A (ko) | 모델 기반의 핫 스팟 모니터링 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130702 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130709 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20131002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5584682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |