JP4695382B2 - 平面表示装置の露光用マスクの設計方法 - Google Patents

平面表示装置の露光用マスクの設計方法 Download PDF

Info

Publication number
JP4695382B2
JP4695382B2 JP2004333078A JP2004333078A JP4695382B2 JP 4695382 B2 JP4695382 B2 JP 4695382B2 JP 2004333078 A JP2004333078 A JP 2004333078A JP 2004333078 A JP2004333078 A JP 2004333078A JP 4695382 B2 JP4695382 B2 JP 4695382B2
Authority
JP
Japan
Prior art keywords
pixel
dividing line
line
display device
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004333078A
Other languages
English (en)
Other versions
JP2006145663A (ja
Inventor
登 樫本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2004333078A priority Critical patent/JP4695382B2/ja
Publication of JP2006145663A publication Critical patent/JP2006145663A/ja
Application granted granted Critical
Publication of JP4695382B2 publication Critical patent/JP4695382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、複数の領域に分割して形成された画素を有する平面表示装置の露光用マスクの設計方法に関する。
一般に、平面表示装置としての液晶表示装置は、走査線や信号線などの配線、画素電極などの電極および薄膜トランジスタなどのスイッチ素子を有している。これらは、導電体または誘電体などである薄膜を成膜工程で成膜し、この薄膜上にフォトレジストを塗布工程で塗布し、この塗布されたフォトレジストを所定のパターンを有するマスクを介して露光工程で露光し、この露光されたフォトレジストを現像工程で現像し、フォトレジストが除去されて露出した薄膜をエッチング工程で除去するエッチング工程などを繰り返すことによって形成される。
そして、液晶表示装置用の絶縁基板としては、数十cmから数m角のガラス基板が使用されている。したがって、このガラス基板を露光する露光装置として、液晶表示装置用の大型のものが存在するが、1枚のパネルを複数の領域に分割して露光する分割露光方式も用いられている。この分割露光方式の露光装置に用いられるマスクは、液晶表示装置パネル1枚分のレイアウトデータを作成してから、このレイアウトデータを1ショットの露光データとして切り出してマスクパターンに配置したものである。
分割露光方式では、ガラス基板を水平方向および垂直方向にそれぞれ分割する水平分割線および垂直分割線に、露光時のマスクの合わせずれが生じた場合、継ぎ目が視認されやすくなる。このため、液晶表示装置に表示される表示画面の品位が低下してしまう。この対策として、これら水平分割線および垂直分割線をジグザグ状に形成して、境界の特性の変化勾配を緩衝させて継ぎ目を視認させにくくする方法が知られている(例えば、特許文献1参照。)。
さらに、液晶表示装置の各画素が設けられている画素部の境界線である水平分割線および垂直分割線をジグザグ状にする場合には、一般にマスク設計用CADが用いられて設計される。画素パターンは、一般に一つのパターンを設計した後に、画素数分繰り返して配置している。この場合に、ジグザグ状の境界線を有する場合には、画素パターンを加工する。そして、この加工方法の一つとしては、画素を予め分割しておき、この分割した画素のパターンの組み合わせによって、境界線をジグザグ状にする。
特開2003−322864号公報
上述のマスクとマスクとの継ぎ目の部分には、数ミクロン幅で2重に露光される領域が設けられている。この領域は、2重に露光されるので、この領域のパターンがマスクの寸法より細くなってしまう。したがって、これら継ぎ目の部分のパターンを予め太らせる処理をしなければならない。すなわち、各画素内で交差する走査線配線、信号線配線および水平分割線および垂直分割線のそれぞれに重なるパターンを加工する必要があるから、これら分割線配置による画素の電気的パラメータの変動を小さくすることが容易ではない。
さらに、この2重に露光される部分のパターンは、露光時のずれや露光量の違いによって必ずしも目的の形状にはならない。したがって、寄生容量などのパラメータが他の画素と重なってしまうから、できる限り分割線を他のパターンと重ならないように配置する必要がある。ところが、近年の液晶表示装置の高精細化が進み、画素パターンが小さくなってきているため、画素内の分割線を引くことができる領域が小さくなってきている。
本発明は、このような点に鑑みなされたもので、画素内の分割線を形成する領域が小さくても、この分割線の形成による画素の電気的パラメータの変動を小さくできる平面表示装置の露光用マスクの設計方法を提供することを目的とする。
本発明は、絶縁基板上に所定パターンで形成されている複数の画素のそれぞれを、互いに直交する水平分割線および垂直分割線にて複数の領域に分割して露光するための露光用マスクを設計する際に、これら水平分割線および垂直分割線の少なくともいずれか一方を、屈曲した部分を有する分割線とする。この結果、例えば、各画素内に設けられている特性変動が起こりやすい配線やデバイスなどを避けて、これら画素を分割できるから、画素内の分割線を形成する領域が小さくても、この分割線の形成による画素の電気的パラメータの変動を小さくできる。
本発明によれば、各画素内の特性変動が起こりやすい部分などを避けて、これら画素を分割できるから、画素内の分割線を形成する領域が小さくても、この分割線の形成による画素の電気的パラメータの変動を小さくできる。
以下、本発明の第1の実施の形態を図面を参照して説明する。
図1ないし図9に示すように、1は平面表示装置としての液晶表示装置である。この液晶表示装置1は、逆スタガ形式のマトリクスアレイ基板2を備えている。このマトリクスアレイ基板2は、絶縁基板である透光性を有するガラス基板3を備えている。このガラス基板3上には、複数の画素4が水平方向および垂直方向のそれぞれに沿ってマトリクス状に形成されている。これら画素4のそれぞれには、導電体層であるゲート電極13が形成されている。このゲート電極13は、ゲート電極配線としての導電体層である走査線14の一側縁から一体的に突出して形成されている。この走査線14は、各画素4の長手方向の一端縁に、これら各画素4の長手方向に沿って設けられている。
そして、各画素4のそれぞれには、ゲート電極13に対向して導電体層であるソース電極21が形成されている。このソース電極21は、導電体層である信号線22の一側縁から一体的に突出して形成されている。この信号線22は、各画素4の幅方向の一側縁に、これら各画素4の幅方向に沿って設けられている。
また、各画素のそれぞれには、ゲート電極13に対向して導電体層であるドレイン電極23が設けられている。このドレイン電極23は、ソース電極に対して離間されて設けられており、各画素4の幅方向に沿った長手方向を有している。ここで、これらゲート電極13、ソース電極21およびドレイン電極23によって、スイッチ素子としての薄膜トランジスタ(Thin Film Transistor)24が形成されている。さらに、ドレイン電極23には、薄膜トランジスタ24に対応してマトリクス状に配設された画素電極25が接続されている。
この画素電極25は、各画素4の走査線14、信号線22および薄膜トランジスタ24のそれぞれにて覆われていない領域に形成されている。すなわち、この画素電極25は、走査線14および信号線22のそれぞれに沿った細長矩形状に設けられており、各画素4の中央部の略全域を覆っている。具体的に、この画素電極25は、各画素4の薄膜トランジスタ24より他端側であるとともに、これら各画素4の信号線間に設けられている細長矩形状の本体部26を備えている。この本体部26は、信号線22の長手方向に沿った長手方向を有している。さらに、この本体部26の一端側には、各画素4のドレイン電極23の他側に設けられた矩形状の突出片部27が一体的に設けられている。この突出片部27は、本体部26の一端部の他側に設けられている。すなわち、この突出片部27は、この突出片部27の他側縁と本体部26の他側縁とが直線状となるように形成されている。
さらに、この画素電極25の本体部26の長手方向の略中央部には、この本体部26に離間対向して補助容量線28が配線されている。この補助容量線28は、各画素4の走査線14間に設けられており、これら走査線14の長手方向に沿って配線されている。さらに、この補助容量線28は、拡幅部としての略矩形状の補助容量部29を有している。この補助容量部29は、画素電極25の本体部26の幅方向の略中央部に対向する位置に、補助容量線28の一部を幅方向に拡幅させて設けられている。そして、この補助容量部29は、画素電極25との間に補助容量を形成させる。
一方、液晶表示装置1のマトリクスアレイ基板2の中央部には、複数の画素4がマトリクス状に配設された画素部である矩形状の表示領域31が形成されている。この表示領域31は、図8および図9に示すように、この表示領域31の画素パターンが、この表示領域31内に設けられている水平方向の画素ピッチであるXピッチ、および垂直方向の画素ピッチであるYピッチのそれぞれより大きく構成されている。そして、この表示領域31の周囲には、この表示領域31を取り囲むように周辺部としての図示しない額縁領域が形成されている。この額縁領域32には、図示しない駆動回路が形成されている。
そして、液晶表示装置1のマトリクスアレイ基板2の表示領域31内の各画素4は、互いに直交する水平分割線33および垂直分割線34によって4つの領域、すなわち第1の領域35、第2の領域36、第3の領域37および第4の領域38に4分割されている。ここで、これら水平分割線33および垂直分割線34は、各画素4の画素電極25などの導電体層あるいは絶縁体層の少なくとも1層以上に設けられている。すなわち、これら水平分割線33および垂直分割線34は、各画素4の画素電極25を複数の領域、すなわち第1の領域35、第2の領域36、第3の領域37および第4の領域38のそれぞれに分けて露光する際に用いられる分割線である。
また、水平分割線33は、液晶表示装置1の幅方向である水平方向に沿って、各画素4を分割する分割線である。さらに、垂直分割線34は、液晶表示装置1の高さ方向である垂直方向に略沿って、各画素4を分割する分割線である。ここで、この垂直分割線34は、図1に示すように、各画素4内の画素電極25の長手方向に沿って、この画素電極25の幅方向の中央部を分割させている。さらに、この垂直分割線34は、各画素4内の補助容量線28の補助容量部29を迂回するように直線でない部分を有するジグザグ状に形成されている。すなわち、この垂直分割線34は、補助容量線28との交差面積を少なくするために、この補助容量線28の補助容量部29の周縁に沿って凹状に屈曲している。言い換えると、この垂直分割線34は、画素4内の特性変動が起こりやすい補助容量線28などのデバイスを避けて、この画素4を分割させている。さらに、この垂直分割線34は、いずれか一つの画素4に隣接する画素4内の補助容量部29をも迂回するように屈曲している。
ここで、マトリクスアレイ基板2に対向して図示しない対向基板が間隙を介して配置されている。そして、この対向基板とマトリクスアレイ基板との間に、光変調層として図示しない液晶が介挿されて挟持されている。
次に、上記液晶表示装置の露光用マスクの設計方法について説明する。
この液晶表示装置1の露光用マスクの設計方法は、マトリクスアレイ基板2のガラス基板3上に形成された画素電極25などの導電体層や絶縁体層の少なくとも1層を、ジグザグ状の垂直分割線34および直線状の水平分割線33にて複数の領域35,36,37,38に分割して露光して、所定数の画素4が配列された液晶表示装置1の露光用マスクの設計方法であって、CAD(Computer Aided Design)上の作業である。
具体的に、この液晶表示装置1の露光用マスクの設計方法は、図1に示すように、この液晶表示装置1のマトリクスアレイ基板2の各画素4内に補助容量線28が配線されているので、この補助容量線28と垂直分割線34との交差面積を少なくするために、これら画素4内の垂直分割線34を凹凸状にする。
そして、このマトリクスアレイ基板2の表示領域31の画素パターンが画素ピッチより大きい場合には、このマトリクスアレイ基板2の表示領域31の画素パターンを画素ピッチより大きく描いて隣接する画素4に一部を重ねて描画する。
このとき、これら画素ピッチからのはみ出し量は十分小さいものとする。
この際に、各画素4を分割する水平分割線33および垂直分割線34のそれぞれが直線であれば問題無いが、これら水平分割線33および垂直分割線34のうち、垂直分割線34が凹凸状であるので、この垂直分割線34と隣接する画素4との継ぎ目の垂直分割線34とを一致させる必要がある。
ここで、図4に示すように、水平分割線33および垂直分割線34のそれぞれを各画素4に配置して、これら画素4を分割した場合には、図5に示すように、隣接する画素4の垂直分割線34によって、各画素4内の補助容量線28の補助容量部29が分割されてしまうから、上下方向に沿って隣り合う画素4の垂直分割線34が繋がらない。
すなわち、上下方向に沿って隣接する画素4の垂直分割線34を繋げるためには、図6に示すように、上下方向に沿って隣接する画素4内の補助容量線28の補助容量部29をも迂回するように垂直分割線34を配置しなければならない。
ところが、画素パターンには隣接する画素パターンが描かれていないため、隣接する部分の垂直分割線34を凹凸状に描画するのは容易ではない。
そこで、画素4内の垂直分割線34および垂直分割線33のそれぞれが、隣接する画素4の垂直分割線34および水平分割線33のそれぞれと重なるように、図4に示す画素パターンから、図8に示すように、任意の画素ピッチ内の水平分割線33および垂直分割線34の分割線パターンを切り出す。
この後、図9に示すように、隣接する画素4と重なるパターンの領域Aまで分割パターンを発生させて繰り返しパターンとしてから、図1に示すように、この繰り返しパターンから隣接する画素4と重なり合う部分の水平分割線33および垂直分割線34のそれぞれを配置して、図7に示すように、この繰り返しパターンを水平分割線33および垂直分割線34として隣接する画素4に重ねる。
この結果、画素パターンが画素ピッチより大きい場合であっても、液晶表示装置1の表示領域31の各画素4に水平分割線33および垂直分割線34のそれぞれを描画できる。
上述したように、上記第1の実施の形態によれば、液晶表示装置1のマトリクスアレイ基板2のガラス基板3上の複数の画素4を分割する水平分割線33および垂直分割線34のうち、垂直分割線34を直線ではない部分を有する凹凸状にして、各画素4の補助容量線28の補助容量部29を迂回させた。
この結果、各画素4に形成されている補助容量線28と垂直分割線34との交差面積を少なくできるから、これら各画素4内の垂直分割線34を凹凸状にすることによって、特性変動が起こりやすい補助容量線28などのデバイスを避けて、これら画素4を分割できる。
したがって、これら画素4内の水平分割線33および垂直分割線34を形成する領域が小さくても、これら水平分割線33および垂直分割線34の形成による各画素4の電気的パラメータの変動を小さくできる分割線の配置が可能となる。
次に、本発明の第2の実施の形態を図10ないし図17を参照して説明する。
この図10ないし図17に示す液晶表示装置の露光用マスクの設計方法は、基本的には上記第1の実施の形態の液晶表示装置の露光用マスクの設計方法と同様であるが、マトリクスアレイ基板2の表示領域31の画素パターンと、周辺部としての額縁領域32とを接続するものである。ここで、この額縁領域32には、図10に示すように、マトリクスアレイ基板2の表示領域31に隣接して水平方向に沿った走査線51が配線されている。さらに、この額縁領域32には、マトリクスアレイ基板2の水平方向および垂直方向のそれぞれに対して傾斜した信号線52が、表示領域31の各画素4のXピッチを介して等間隔に離間されて配線されている。
そして、この額縁領域32には、この額縁領域32を分割する周辺分割線53が設けられている。この周辺分割線53は、マトリクスアレイ基板2の垂直方向に沿って設けられている。さらに、この額縁領域32と表示領域31との間には、ジグザグ状の緩衝領域54が設けられている。この緩衝領域54は、表示領域31の周縁に設けられ、額縁領域32に接続される部分である。
さらに、表示領域31の各画素4を分割する垂直分割線34は、ジグザグ処理されて直線でない部分を有するジグザグ分割線55とされている。このジグザグ分割線55は、図10に示すように、上端側の緩衝領域54から形成されており、この緩衝領域54において画素4の補助容量線28の補助容量部29を迂回する形状と同様に凹凸状に屈曲している。そして、このジグザグ分割線55は、緩衝領域54からいずれか一つの画素4の画素電極25の垂直方向の略中央部までを垂直方向に沿って分割してから、この画素4の一側に向けて直角に屈曲して、この画素4を水平方向に沿って分割している。さらに、ジグザグ分割線55は、この画素4の一側に隣接している画素4の画素電極25の略中央部までを水平方向に沿って分割してから、この画素4の下端側に向けて直角に屈曲して、この画素4の補助容量線28の補助容量部29を迂回しつつ、この画素4を垂直方向に沿って分割している。
また、ジグザグ分割線55は、この画素4の下端側に隣接している画素4の画素電極25の略中央部までを垂直方向に分割してから、この画素4の他側に向けて直角に屈曲して、この画素4を水平方向に沿って分割している。さらに、ジグザグ分割線55は、この画素4の他側に隣接している画素4の画素電極25の略中央部までを水平方向に沿って分割してから、この画素4の下端側に向けて直角に屈曲して、この画素4の補助容量線28の補助容量部29を迂回しつつ、この画素4を垂直方向に沿って分割している。また、ジグザグ分割線55は、この画素4の下端側に隣接している画素4の画素電極25の略中央部までを垂直方向に沿って分割してから、この画素4の一側に向けて直角に屈曲して、この画素4を水平方向に沿って分割している。
さらに、ジグザグ分割線55は、この画素4の一側に隣接している画素4と、この画素4の一側に隣接している画素4とのそれぞれを水平方向に沿って分割している。また、ジグザグ分割線55は、この画素4の一側に隣接している画素4の画素電極25の略中央部までを水平方向に沿って分割してから、この画素4の下端側に向けて直角に屈曲して、この画素4の補助容量線28の補助容量部29を迂回しつつ、この画素4を垂直方向に沿って分割した後に、垂直方向に沿って下端側の緩衝領域54へと突出している。
そして、このジグザグ分割線55と周辺分割線53とは、図10に示すように、表示領域31の画素パターンの周縁である緩衝領域54の周縁に沿った連結接続線56にて連結されてパターン接続されている。
次に、上記液晶表示装置1の表示領域31の画素パターンと額縁領域32との接続について説明する。
まず、切り出す領域を示すパターンをパネルパターン上に描画する。
このとき、表示領域31の周縁にはジグザグ状の緩衝領域54が存在するが、この緩衝領域54の幅も含めて露光用のマスクに配置できるように、垂直分割線34を描画する。
ここで、垂直分割線34は、図11に示すように、それぞれが直線状とされているが、表示領域31の詳細な分割についてはこの段階では決めない。
すなわち、表示領域31および額縁領域32のそれぞれは、図12に示すように、別の部品として分けられて設計される。
次いで、表示領域31をジグザグ形状に処理する。すなわち、この表示領域31の画素4内の垂直分割線34を、図1に示すように、ジグザグ状に処理する。この結果、額縁領域32を垂直方向に沿って分割する周辺分割線53が、図13に示すように、マトリクスアレイ基板2の垂直方向に沿った直線状となる。また、表示領域31を分割する垂直分割線34が、図13に示すように、各画素4内の補助容量線28の補助容量部29を迂回しつつ、表示領域31の各画素5を垂直方向に向けて分割するジグザグ状のジグザグ分割線55となる。
ところが、このジグザグ分割線55をこのままの状態で分割処理を続けると、正常なデータを作成できない。具体的には、図14に示すように、額縁領域32の周辺分割線53と表示領域31のジグザグ分割線55とを正常に接続できず接続異常Bが生じてしまうからである。すなわち、表示領域31の画素4内の垂直分割線34に凹凸状の部分がある場合には、この垂直分割線34と額縁領域32の周辺分割線53の周辺パターンとの接続がうまくいかない。
そこで、図15に示すように、表示領域31の垂直分割線34の凹凸状の部分を考慮して、額縁領域32の周辺分割線53の形状を変更させる。
この結果、図10に示すように、表示領域31のジグザグ分割線55の端部と、額縁領域32の周辺分割線53の端部とを接続できるから、図16および図17に示す分割パターン57を作成できる。このとき、この図16に示す表示領域31および額縁領域32の分割パターン57より右側の黒色部分と、図17に示す表示領域31および額縁領域32の分割パターン57より左側の黒色部分とのそれぞれは、露光時に遮光される遮光領域としての遮光帯58である。
上述したように、上記第2の実施の形態によれば、画素4を分割する垂直分割線34を凹凸状にして、各画素4の補助容量線28の補助容量部29を迂回させたので、各画素4の補助容量線28と垂直分割線34との交差面積が少なくなるから、上記第1の実施の形態と同様の作用効果を奏することができる。
さらに、表示領域31の画素パターンの外形に含まれない垂直分割線34を切り取って周辺分割線53としてから、表示領域31内の垂直分割線34をジグザグ状にしてジグザグ分割線55を作成した後に、このジグザグ分割線55と周辺分割線53とを切り出し領域の画素パターンの外形に沿った連結接続線56にて接続する構成とした。
この結果、表示領域31の垂直分割線34の凹凸状の部分を考慮して、額縁領域32の周辺分割線53の形状を変更させることによって、表示領域31のジグザグ分割線55の端部と、額縁領域32の周辺分割線53の端部とを正常に接続できる。
次に、本発明の第3の実施の形態を図18ないし図20を参照して説明する。
この図18ないし図20に示す液晶表示装置の露光用マスクの設計方法は、基本的には上記第2の実施の形態の液晶表示装置の露光用マスクの設計方法と同様の額縁領域32の周辺分割線53の描画方法である。
具体的に、画素4内の垂直分割線34に凹凸状の部分がある場合には、パネル内の切り出し領域を決定した後、先に表示領域31の垂直分割線34および水平分割線33のそれぞれを決める必要がある。
この後、上記切り出し領域と、画素パターンの外形と、画素4内の垂直分割線34および水平分割線33それぞれの分割パターン57とのそれぞれを使用して周辺分割線53を決める。
例えば、図11に示すように、表示領域31の画素パターンの外形に含まれない垂直分割線34を切り取って、図18に示すように、周辺分割線53とする。
この後、図19に示すように、表示領域31内の垂直分割線34をジグザグ状にしてジグザグ分割線55を作成してから、図20に示すように、このジグザグ分割線55と周辺分割線53とを切り出し領域の画素パターンの外形に沿った連結接続線56にて接続する。
この結果、表示領域31の画素パターンの外形に含まれない垂直分割線34を切り取った周辺分割線53と、表示領域31内の垂直分割線34をジグザグ状にしたジグザグ分割線55とを、切り出し領域の画素パターンの外形に沿った連結接続線56にて接続することにより、これらジグザグ分割線55の端部と周辺分割線53の端部とを正常に接続できるので、上記第2の実施の形態と同様の作用効果を奏することができる。
なお、上記第各実施の形態の液晶表示装置の露光用マスクの設計方法では、CAD上の作業として説明したが、この作業を計算機上で自動的に実行できるように露光用のマスクを設計するためのCAD用のソフトウエア、すなわちCAD用のプログラムとすることもできる。
さらに、垂直分割線34を凹凸状にして、各画素4内の補助容量線28の補助容量部29を迂回させたが、この補助容量部29以外の配線やデバイスを迂回させたり、垂直分割線34ではなく水平分割線33を凹凸状にして画素4内の配線やデバイスを迂回させたりすることもできる。また、垂直分割線34を各画素4内の一箇所で凹凸状としたが、この垂直分割線34を各画素4内の複数個所で凹凸状としたり、この垂直分割線34を曲線状に湾曲させたりしてもよい。
そして、マトリクスアレイ基板2と対向基板との間に光変調層として液晶を封止させた液晶表示装置1について説明したが、例えば光変調層を液晶材料に代えて有機発光材料としてのエレクトロルミネッセンス(ElectroLuminescence:EL)材料とした有機自己発光型表示装置、すなわちエレクトロルミネッセンス表示装置などの平面表示装置であっても対応させて用いることができる。
本発明の平面表示装置の露光用マスクの第1の実施の形態の一部を示す説明平面図である。 同上平面表示装置の一画素を示す説明平面図である。 同上平面表示装置の一画素の分割パターンを示す説明図である。 同上平面表示装置の一画素内でのみ露光用マスクの垂直分割線が屈曲している状態を示す説明平面図である。 図4に示す垂直分割線で各画素を分割した状態を示す説明平面図である。 同上垂直分割線を隣接する画素を考慮させた状態を示す説明平面図である。 図6に示す垂直分割線で各画素を分割した状態を示す説明平面図である。 同上画素の画素ピッチを示す説明図である。 同上画素が隣接する画素と重なる部分を示す説明図である。 本発明の平面表示装置の露光用マスクの第2の実施の形態の一部を示す説明平面図である。 同上平面表示装置の各画素が直線状の垂直分割線にて分割された状態を示す説明平面図である。 同上平面表示装置を画素部と周辺部とに分けた状態を示す説明平面図である。 上垂直分割線をジグザグ状にした状態を示す説明平面図である。 上画素部と周辺部との接続で接続異常が生じることを示す説明平面図である。 上画素部の垂直分割線を考慮して周辺部の周辺接続線を形成した状態を示す説明平面図である。 同上平面表示装置の露光用マスクによる分割パターンを示す説明平面図である。 同上平面表示装置の露光用マスクによる分割パターンを示す説明平面図である。 本発明の平面表示装置の露光用マスクの第3の実施の形態の画素部を切り取った状態を示す説明図である。 同上平面表示装置の露光用マスクの画素部の垂直分割線をジグザグ状にした状態を示す説明平面図である。 上画素部の垂直分割線と周辺部の周辺分割線とをパターン接続した状態を示す説明平面図である。
符号の説明
1 平面表示装置としての液晶表示装置
3 絶縁基板としてのガラス基板
4 画素
31 画素部としての表示領域
32 周辺部としての額縁領域
33 水平分割線
34 垂直分割線
53 周辺分割線

Claims (4)

  1. 絶縁基板上に所定パターンで形成されている複数の画素のそれぞれを、互いに直交する水平分割線および垂直分割線にて複数の領域に分割して露光するための平面表示装置の露光用マスクの設計方法であって、
    前記水平分割線および垂直分割線の少なくともいずれか一方を、屈曲した部分を有する分割線とする
    ことを特徴とする平面表示装置の露光用マスクの設計方法。
  2. 複数の画素の所定パターンの大きさが、これら複数の画素のピッチより大きい場合に、これら複数の画素のいずれか一の画素の屈曲した部分を有する分割線が、このいずれか一の画素に隣接して設けられるいずれか他の画素の屈曲した部分を有する分割線と重なるように、前記所定パターンの大きさで前記分割線のそれぞれを前記複数の画素のそれぞれに対応させて繰り返して形成し、
    この分割線の繰り返しパターンに基づいて、隣接する画素同士の分割線が重なり合うように前記分割線を配置する
    ことを特徴とする請求項1記載の平面表示装置の露光用マスクの設計方法。
  3. 絶縁基板上に複数の画素が所定パターンで形成されている画素部の周辺に周辺部を有する平面表示装置を複数の領域に分割して露光するための平面表示装置の露光用マスクの設計方法であって、
    屈曲した部分を有し前記画素部を複数の領域に分割する分割線を形成し、
    前記周辺部に、この周辺部を複数の領域に分割する周辺分割線を形成し、この周辺分割線を、前記画素部の周縁に沿って前記分割線に接続する
    ことを特徴とする平面表示装置の露光用マスクの設計方法。
  4. 屈曲した部分を有する分割線を形成してから、この分割線のパターンを利用して周辺分割線の形状を決定する
    ことを特徴とする請求項3記載の平面表示装置の露光用マスクの設計方法
JP2004333078A 2004-11-17 2004-11-17 平面表示装置の露光用マスクの設計方法 Active JP4695382B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004333078A JP4695382B2 (ja) 2004-11-17 2004-11-17 平面表示装置の露光用マスクの設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004333078A JP4695382B2 (ja) 2004-11-17 2004-11-17 平面表示装置の露光用マスクの設計方法

Publications (2)

Publication Number Publication Date
JP2006145663A JP2006145663A (ja) 2006-06-08
JP4695382B2 true JP4695382B2 (ja) 2011-06-08

Family

ID=36625473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004333078A Active JP4695382B2 (ja) 2004-11-17 2004-11-17 平面表示装置の露光用マスクの設計方法

Country Status (1)

Country Link
JP (1) JP4695382B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103336394A (zh) * 2013-07-21 2013-10-02 深圳市中显微电子有限公司 一种lcd显示装置及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258629A (ja) * 1998-03-12 1999-09-24 Toshiba Electronic Engineering Corp 液晶表示装置の製造方法
JP2001272667A (ja) * 2000-03-24 2001-10-05 Seiko Epson Corp 液晶装置用基板及びその製造方法、並びに液晶装置
JP2002107758A (ja) * 2000-09-21 2002-04-10 Internatl Business Mach Corp <Ibm> 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置
JP2002182242A (ja) * 2000-12-14 2002-06-26 Toshiba Corp 液晶表示装置の製造方法
JP2003322864A (ja) * 2002-04-30 2003-11-14 Toshiba Corp 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11258629A (ja) * 1998-03-12 1999-09-24 Toshiba Electronic Engineering Corp 液晶表示装置の製造方法
JP2001272667A (ja) * 2000-03-24 2001-10-05 Seiko Epson Corp 液晶装置用基板及びその製造方法、並びに液晶装置
JP2002107758A (ja) * 2000-09-21 2002-04-10 Internatl Business Mach Corp <Ibm> 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置
JP2002182242A (ja) * 2000-12-14 2002-06-26 Toshiba Corp 液晶表示装置の製造方法
JP2003322864A (ja) * 2002-04-30 2003-11-14 Toshiba Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103336394A (zh) * 2013-07-21 2013-10-02 深圳市中显微电子有限公司 一种lcd显示装置及制造方法

Also Published As

Publication number Publication date
JP2006145663A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
EP3734662B1 (en) Display panel and display screen
TWI400539B (zh) 薄膜電晶體陣列基板
US20190034012A1 (en) Touch substrate, manufacturing method thereof and touch device
US9990904B2 (en) Pixel array suitable for slim border designs
CN104969160A (zh) 输入装置及其制造方法和电子信息设备
KR101577667B1 (ko) 액정표시패널 및 그 장치
JPWO2008001517A1 (ja) Tft基板およびそれを備える表示パネルならびに表示装置、tft基板の製造方法
TWI692800B (zh) 顯示裝置及顯示裝置之薄膜電晶體的製造方法
KR20110043166A (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US7800727B2 (en) Liquid crystal display device having bus line with opening portions overlapped by conductive films
KR100334450B1 (ko) 액정표시장치 및 그 제조방법
WO2017000431A1 (zh) 阵列基板及其制备方法、显示面板及显示装置
JP5052142B2 (ja) 表示装置
KR19990046917A (ko) 액정 표시 장치 및 그의 제조 방법
JP4938218B2 (ja) 液晶表示装置のパネル製造方法
JP4695382B2 (ja) 平面表示装置の露光用マスクの設計方法
JP2005513529A6 (ja) 液晶表示装置のパネル製造方法
JP2014238464A (ja) 液晶表示パネル用多面取り回路基板及び液晶表示パネルの製造方法
JP4261123B2 (ja) 液晶表示装置
KR100529575B1 (ko) 액정 표시 장치의 기판 제조 방법
KR101068285B1 (ko) 액정표시장치 노광 마스크 패턴 및 노광 방법
JP2009145681A (ja) 表示装置の製造方法
JP5043474B2 (ja) 表示装置
CN109782501B (zh) 显示面板走线结构及其制作方法
CN114280862A (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4695382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250