CN114730354A - 基于网络的晶片检查 - Google Patents

Abstract

可以通过合并多个裸片上包括集成电路(IC)副本的位置处的缺陷来创建缺陷图。可以确定与缺陷图中的缺陷重叠的布局形状或网络。接下来，可以确定布局形状或网络之间的连接性。然后，可以基于布局形状或网络之间的连接性将缺陷分组为缺陷组，其中每个缺陷组包括与彼此电连接的布局形状或网络重叠的缺陷。

Description

基于网络的晶片检查

相关申请

本申请要求于2019年12月23日提交的第62/952758号美国临时申请的权益，其内容出于所有目的通过引用以其整体并入本文。

技术领域

本公开涉及集成电路(IC)设计和制造。更具体地，本公开涉及基于网络的晶片检查。

背景技术

当基于IC设计制造IC时，可以使用晶片检查来检测IC中的缺陷(如果有的话)。检测的缺陷可以被分类为真实缺陷或误报。真实缺陷是导致IC故障或不符合期望性能目标的缺陷，而误报是可以被忽略的缺陷，因为它不会以任何有意义的方式影响IC的功能或性能。误报率是误报的数目与检测的缺陷的总数目的比率。期望具有低误报率。

随着设备几何形状继续缩小，检测的缺陷的总数目和误报率正在急剧增加。如果检测的缺陷数目较大并且误报率较高，则晶片检查可能需要大量的时间和资源。此外，可能漏掉真实缺陷，这可以导致较低的产量和较高的制造成本。

发明内容

本文描述的一些实施例可以通过合并多个裸片上包括IC副本的位置处的缺陷来创建缺陷图。接下来，实施例可以确定与缺陷图中的缺陷重叠的布局形状。然后，实施例可以确定布局形状之间的连接性。具体地，可以通过跨IC的一个或多个层追踪布局形状之间的电连接性，来确定布局形状之间的连接性。接下来，实施例可以基于布局形状之间的连接性将缺陷分组为缺陷组，其中每个缺陷组包括与彼此电连接的布局形状重叠的缺陷。

一些实施例可以创建数据库，该数据库使得能够基于包括IC的裸片中的缺陷的位置，来查找IC设计的布局数据、网表数据、或布局数据与网表数据两者。在这些实施例中，对于缺陷图中的每个缺陷，数据库可以用于基于缺陷的位置，来查找布局数据、网表数据、或布局数据与网表数据两者。然后，实施例可以基于关联的布局数据、网表数据、或布局数据与网表数据两者，将缺陷分组成缺陷组。

一些实施例可以基于缺陷组中的缺陷计数、缺陷的属性、与缺陷相关联的布局数据和/或与缺陷相关联的网表数据，来对缺陷组进行优先级排序和/或选择缺陷组。

具体地，一些实施例可以选择包括多于阈值缺陷数目的缺陷组。一些实施例可以选择所具有的尺寸大于阈值尺寸的至少一个缺陷的缺陷组。一些实施例可以选择与关键网络相关联的缺陷组。一些实施例可以选择与宽度小于阈值宽度的网络相关联的缺陷组。

附图说明

可以基于下面给出的详细描述和附图来理解本公开。附图仅用于说明目的，并不限制本公开的范围。此外，附图不一定按比例绘制。

图1图示了根据本文描述的一些实施例的用于对缺陷进行优先级排序和/或选择的过程。

图2图示了根据本文公开的一些实施例的连接性生成器。

图3图示了根据本文公开的一些实施例的缺陷图。

图4图示了根据本文公开的一些实施例的对缺陷进行分组。

图5图示了根据本文公开的一些实施例的对缺陷进行选择。

图6图示了根据本文公开的一些实施例使用邻近框来选择缺陷。

图7图示了根据本文公开的一些实施例的对选择的缺陷的审阅和分析。

图8图示了根据本文描述的一些实施例的集成电路的设计、验证和制造的示例流程。

图9图示了计算机系统的示例机器，在该机器内，可以执行指令集，该指令集用于使机器执行本文讨论的方法中的任何一个或多个方法。

具体实施方式

本公开的方面涉及基于网络的晶片检查。在晶片检查期间检测到和需要处理的缺陷的数目显著增加。此外，误报率也有所增加。

在本公开中，术语“缺陷”可以指代晶片上的印刷图案与设计意图之间的偏差(其大于容差量)，并且该偏差由晶片检查工具检测到。在半导体制造期间，晶片经过多个处理阶段。可以使用晶片检查工具来检查一个或多个处理阶段之后的结果。晶片检查工具可以通过使用光学或电子束技术捕获晶片的图像，然后使用图像处理技术来检测缺陷。在晶片检查期间，如果观察到的印刷形状与对应的设计意图(其描述期望印刷在晶片上的形状)之间的偏差大于容差，则可以检测到缺陷。例如，如果设计意图中两个布局形状之间应该存在空间，并且晶片检查工具检测到对应的印刷形状之间不存在空间，则晶片检查工具可以指示在预期空间的位置处存在缺陷。

缺陷数目和误报率的增加是由于几何形状的缩小和晶片检查工具的物理限制。例如，在N22工艺技术节点，误报率通常小于50％，但对于N5工艺技术节点，已发现误报率超过90％。分析如此高数目的缺陷并且将真实缺陷与误报区分开可能非常耗时并且容易出错。由于高误报率，漏掉真实且重要缺陷的概率高。不同半导体制造步骤下的光学晶片检查错误可能使有缺陷的晶片通过检查，这可能导致低产量和较高的制造成本。

本文公开的实施例提供了用于使用与缺陷相关联的布局和网表数据，来标识是真实缺陷的可能性高的缺陷的技术和系统。然后，所标识的缺陷(可能是缺陷总数目的一小部分)可以进一步被分析以确认缺陷是真实的，并且确定修复缺陷的解决方案(例如，对布局进行改变)。本文公开的实施例的优点包括但不限于(1)提供了用于使用IC设计的各种基于布局和网络的性质来区分真实缺陷和误报的系统，以及(2)准确地将真实缺陷与误报分开，从而显著减少晶片检查所需的时间量和资源。

图1图示了根据本文描述的一些实施例的用于对缺陷进行优先级排序和/或选择的过程。

过程可以从创建数据库开始，该数据库使得能够基于包括IC的裸片中的缺陷的位置，来查找IC设计的布局和/或网表数据(在102处)。IC设计的高级描述可以被转换为网表，然后被转换为布局。然后，可以使用布局来创建在制造期间使用的光刻掩模。术语“网表(netlist)”可以指代实现IC设计的所需功能的单元网络(例如，与门、或门、MUX等)。术语“单元(cell)”可以表示在制造IC设计时被创建的IC的实际部分。网表可以指代网络的列表(或集合)，其中每个“网络”可以指代将单元的输入和输出电连接的布线形状的集合。术语“布局(layout)”可以指代期望制造的形状。具体地，布局中的形状可以表示实现IC中的晶体管和电连接的物理结构。

图2图示了根据本文公开的一些实施例的连接性生成器。

连接性生成器206(其可以是由处理器执行的软件模块)可以接收布局数据202和/或网表数据204。接下来，连接性生成器206可以确定布局数据202中的形状之间的连接性，和/或从网表数据204提取连接性信息。连接性生成器206可以将形状和/或网络之间的连接性信息以及形状和/或网络的位置存储在数据库208中，以使数据库208可以用于基于缺陷的位置，来执行布局形状和/或网络的查找。

接下来，参考图1，过程可以通过合并来自包括IC副本的多个裸片的缺陷来创建缺陷图(在104处)。半导体制造工艺可以用于在晶片上创建IC的多个副本，并且IC的每个副本可以被称为“裸片(die)”。每个裸片可能包括由随机过程或系统过程引起的缺陷。由于制造期间使用的物理和/或化学过程中的随机变化，可能出现随机缺陷。系统性缺陷可能由IC设计的区域中的特定形状布置引起，该特定形状布置不在晶片上产生期望的形状。期望标识系统性缺陷，以便可以修改IC设计中的布局形状(例如，通过使用分辨率增强技术，诸如光学邻近校正和/或辅助特征放置)来修复系统性缺陷。

图3图示了根据本文公开的一些实施例的缺陷图。

多个裸片(例如裸片302、304和306)可以包括基于IC设计制造的IC的副本。每个裸片可以包括零个或多个缺陷，例如缺陷308。本文公开的一些实施例可以合并多个裸片上的缺陷以创建缺陷图310，以使缺陷图310包括来自所有裸片的缺陷。

接下来，参考图1，对于缺陷图中的每个缺陷，过程可以使用数据库，基于缺陷的位置来查找布局和/或网表数据(在106处)。然后，过程可以基于关联的布局和/或网表数据，将缺陷分组成缺陷组(在108处)。

图4图示了根据本文公开的一些实施例的对缺陷进行分组。

对于缺陷图310中的每个缺陷，本文公开的实施例可以使用缺陷的位置，来从数据库208查找关联的布局和/或网表数据。例如，缺陷402包括三个独特的缺陷(它们可以在相同或不同的裸片上出现)。当使用数据库208查找这三个缺陷中的每个缺陷的位置时，数据库查找操作可以返回相同的网络(网络404)。因此，本文公开的实施例可以将三个缺陷402与网络404相关联，并且实施例可以创建包括三个缺陷402的缺陷组406。

以下示例说明了布局数据可以如何被连接性生成器206处理，以及可以如何使用数据库208来对缺陷进行分组。假设布局数据202包括以下信息：(1)金属形状S1连接到过孔V1，以及(2)过孔V1连接到金属形状S2。基于该信息，连接性生成器206可以通过过孔V1追踪布局形状S1与S2之间的连接性，并且确定布局形状S1和S2是相同网络的一部分，因为它们彼此电连接。连接性生成器206可以将该连接性信息存储在数据库208中。假设在金属形状S1的边界内的位置(X1，Y1)处检测到缺陷D1，并且在金属形状S2的边界内的位置(X2，Y2)处检测到缺陷D2。本文公开的实施例可以查找对应于位置(X1，Y1)和(X2，Y2)的形状，并且使用存储在数据库208中的金属形状S1与S2之间的连接性信息，来确定缺陷D1和D2与相同的网络相关联。因此，本文公开的实施例可以将缺陷D1和D2分组到相同的缺陷组中。在一些实施例中，可以“按需”或“即时”追踪不同布局形状之间的连接性，即，在与缺陷集合重叠的布局形状被标识之后，布局形状之间的电连接性可以被确定以对缺陷进行分组。

参考图1，然后，过程可以基于缺陷组中的缺陷计数、缺陷的属性和/或与缺陷组中的缺陷相关联的布局和/或网表数据，来对缺陷组进行优先级排序和/或选择缺陷组(在110处)。在创建了数据库208之后，过程可以使用规则来创建缺陷组，并且基于与缺陷相关联的布局和/或网表数据来对缺陷组进行优先级排序和/或选择缺陷组。然后可以通过使用诸如扫描电子显微镜(SEM)工具的分析工具，来审阅所选择的缺陷组或更高优先级的缺陷组。

在一些实施例中，网络的关键性可以用于选择缺陷组和/或对缺陷组进行优先级排序。例如，如果缺陷集合与关键网络相关联，则这些缺陷可以被分配比与非关键网络相关联的其他缺陷更高的优先级。术语“关键网络”可以指代其时序裕量接近于零的网络。

图5图示了根据本文公开的一些实施例的对缺陷进行选择。

缺陷图500可以包括缺陷502、504和506。一些缺陷可能位于布局形状上，而其他缺陷可能不位于任何布局形状上，即，这些缺陷可能位于布局形状之间的空间区域中。例如，缺陷形状502位于布局形状508上，但缺陷形状504和506不位于任何布局形状上。本文公开的一些实施例可以选择位于对应于IC的功能部分的布局形状上的缺陷，而忽略位于IC的非功能部分(例如，布局形状之间的空间区域)上的缺陷。如图5中所示，所选择的缺陷510位于布局形状上，并且缺陷504和506已被过滤掉。

在其他实施例中，过程可以过滤掉与一个或多个给定标准匹配的缺陷，即过程可以选择与一个或多个给定标准不匹配的缺陷。例如，在另一个实施例中，过程可以选择不位于任何布局形状上的缺陷504和506，并且过滤掉其他缺陷。

一些实施例可以允许用户指定规则，以选择缺陷或缺陷组和/或对缺陷或缺陷组进行优先级排序。例如，用户可以决定使包含三个以上缺陷的组优先(或者更一般地，用户可以使包含多于阈值缺陷数目的组优先)。类似地，用户可以定义屏蔽(或过滤)被发送到审阅工具的缺陷组的规则。例如，用户可以定义过滤掉位于填充层上的缺陷的规则，填充层可以指代IC设计布局中包括非功能结构的层。这种用户定义的用于过滤缺陷组的规则可以通过缩短审阅过程来显著改进检查效率。

一些实施例可以允许用户定义涉及多个网络、维度、缺陷的空间特性的高级规则，并且创建过滤器的多个组合，并且创建用于分配优先级的复杂规则。具体地，在一些实施例中，由基于网络的检查工具使用的规则可以是“选择”和“过滤”。这些规则可以基于规则中指定的标准而被应用于缺陷。系统可以使用默认标准集合，并且如果用户提供标准集合，则用户指定的标准可以覆盖默认标准。“选择”规则可以返回与选择规则中指定的一个或多个标准匹配的缺陷或缺陷组。“过滤”规则可以返回与过滤规则中指定的一个或多个标准不匹配的缺陷或缺陷组。选择规则和过滤规则可以使用逻辑运算符而被组合，和/或可以被链接(即，可以应用选择规则和过滤规则的序列)。下面讨论可以用于选择和/或过滤缺陷和/或缺陷组的规则的一些示例。

通常，规则可以基于标准来对缺陷和/或缺陷组进行优先级排序和/或选择缺陷和/或缺陷组，标准包括但不限于：缺陷组中的缺陷计数、缺陷的属性(例如，大小、宽度和/或缺陷的IC设计层)，和/或与缺陷组中的缺陷相关联的布局和/或网表数据。基于缺陷组中的缺陷计数选择缺陷组的一个示例是“SELECT COUNT>1”，它在缺陷组中选择具有一个以上缺陷的缺陷组。使用缺陷的属性的规则的一个示例是“SELECT DEFECT_SIZE>0.1微米”，它选择尺寸大于0.1微米的缺陷。基于与缺陷相关联的布局和/或网表数据选择缺陷的一个规则是“FILTER NET＝NULL”，其中“NET＝NULL”指令指示基于网络的检查工具过滤掉与网络不重叠的所有缺陷(并且因此，“分配”的网络是“NULL”)。另一个规则可以选择位于通过多个IC设计层的网络上的缺陷。又一个规则可以选择位于宽度小于给定阈值的布局形状上的缺陷，例如“SELECT NET_WIDTH<2微米”。规则的这些示例仅用于说明目的，并不旨在限制本公开的范围。

光学晶片检查工具可能包括校准误差，并且测量可能具有误差容限。此外，制造期间使用的物理和化学过程可能在印刷形状中产生变化。一些实施例可以使用邻近框来解决这种错误和变化。具体地，一些实施例可以在每个缺陷周围放置邻近框，并且基于邻近框是否与布局形状或网络的位置重叠，来确定缺陷是否与布局形状或网络重叠。

图6图示了根据本文公开的一些实施例使用邻近框来选择缺陷。

邻近框已被放置在图6中的每个缺陷周围。例如，邻近框602已被放置在缺陷506周围。在这些实施例中，过程可以选择其邻近框与布局形状重叠的缺陷。例如，缺陷504周围的邻近框与布局形状508重叠，因此可以被过程选择。使用邻近框的规则的一个示例可以是“FILTER NET＝NULL PBOX＝0.1微米”，其中指令“PBOX＝0.1微米”指示基于网络的检查工具使用缺陷周围的0.1微米邻近框来确定缺陷是否与布局形状或网络重叠。

在缺陷集合已经被图1中所示的过程优先级排序或选择之后，然后就可以使用扫描电子显微镜(SEM)工具审阅和/或分析所选择的或优先的缺陷。

图7图示了根据本文公开的一些实施例的对选择的缺陷的审阅和分析。

本文公开的实施例可以基于与缺陷504相关联的布局数据和/或网表数据来选择缺陷504，并且可以通过使用SEM工具704来进一步分析缺陷504周围的区域。该分析可以表明，由于该区域中的系统性问题，版图形状被短接在一起706，这与IC设计不一致。具体地，附加的分析可以表明，应用于该布局区域的分辨率增强技术不足以正确印刷布局形状。因此，可以修改布局的该特定区域来修复问题。

图8图示了根据本文描述的一些实施例的集成电路的设计、验证和制造的示例流程800。

EDA过程812(首字母缩写词“EDA”是指“电子设计自动化”)可以用于转换和验证表示集成电路的设计数据和指令。这些过程中的每个过程可以被结构化和使能为多个模块或操作。

流程800可以从利用设计师提供的信息创建产品构思810开始，该信息通过使用EDA过程812来被转换和验证。在完成设计时，设计被流片(tape-out)834，这是将集成电路的图稿(例如，几何图案)发送到制造工厂以制造掩模组的时间，然后掩模组被用来制造集成电路。在流片之后，制造836半导体裸片，并且执行封装和组装过程838以生产所制造的IC芯片840。

电路或电子结构的规格范围可能从低级晶体管材料布局到高级描述语言。使用诸如VHDL、Verilog、SystemVerilog、SystemC、MyHDL或OpenVera的硬件描述语言(“HDL”)，可以使用高级抽象来设计电路和系统。HDL描述可以被转换为逻辑水平的寄存器传输级(“RTL”)描述、门级描述、布局级描述或掩模级描述。每个较低的抽象水平(即不太抽象的描述)将更多细节添加到设计描述中。较低的抽象水平(即不太抽象的描述)可以由计算机生成，从设计库导出或由另一个设计自动化过程创建。用于指定更多详细描述的较低抽象语言水平的规范语言的一个示例是SPICE(SPICE代表“以集成电路为重点的仿真程序”)。每个抽象水平的描述包含足以供该层的对应工具(例如，形式验证工具)使用的详细信息。

在系统设计814期间，要被制造的集成电路的功能被指定。可以针对所需性质(诸如功耗、性能、面积(物理和/或代码行)和成本降低等)对设计进行优化。在该阶段，可以将设计划分为不同类型的模块或组件。

在逻辑设计和功能验证816期间，以一种或多种描述语言指定电路中的模块或组件，并且检查该规格的功能准确性。例如，可以验证电路的组件，以生成与所设计的电路或系统的规格要求相匹配的输出。功能验证可以使用仿真器和其他程序，诸如测试台生成器、静态HDL检查器和正式验证器。在一些实施例中，被称为‘仿真器’或‘原型系统’的组件的特殊系统被用来加速功能验证。

在测试818的综合和设计期间，HDL代码被转换为网表。在一些实施例中，网表可以是图形结构，其中图形结构的边表示电路的组件，并且其中图形结构的节点表示组件如何被互连。HDL代码和网表两者是制造的分层产品，其可以由EDA产品使用来验证：集成电路在被制造时是否根据指定的设计执行。可以针对目标半导体制造技术优化网表。附加地，成品集成电路可以被测试，以验证集成电路是否满足规格的要求。

在网表验证820期间，检查网表是否符合时序约束以及是否与HDL代码相对应。在设计规划822期间，构建并分析集成电路的总体平面图，以进行时序和顶层布线。

在布局或物理实现824期间，进行物理放置(电路组件(诸如晶体管或电容器)的放置)和布线(电路组件通过多个导体的连接)，并且可以执行从库中选择单元以使能特定的逻辑功能。如本文所使用的，术语‘单元’可以指定晶体管、其他组件和互连的集合，其提供布尔逻辑功能(例如，AND、OR、NOT、XOR)或存储功能(诸如，触发器或锁存器)。如本文所使用的，电路‘块’可以指代两个以上的单元。单元和电路块两者可以被称为模块或组件，并且可以被使能为物理结构和仿真两者。诸如大小的参数被指定为用于所选择的单元格(基于‘标准单元’)，并且使得在数据库中可访问，以供EDA产品使用。

在分析和提取826期间，在布局水平验证电路功能，该布局水平允许对布局设计的改进。在物理验证828期间，检查布局设计以确保制造约束(诸如DRC约束、电气约束、光刻约束)是正确的，并且确保电路功能与HDL设计规格匹配。在分辨率增强830期间，布局的几何形状被转变以改善电路设计被制造的方式。

在流片期间，创建数据以用于(如果合适，在应用光刻增强之后)生产光刻掩模。在掩模数据准备832期间，‘流片’数据用于生成光刻掩模，该光刻掩模用于生产成品集成电路。

计算机系统(诸如，图9中的计算机系统900)的存储子系统可以用于存储程序或数据结构，该程序和数据结构由本文所述的一些或所有EDA产品使用，并且由用于开发库的单元的产品以及用于使用该库的物理和逻辑设计的产品使用。

图9图示了计算机系统900的示例机器，在其中可以执行用于使该机器执行本文所讨论的方法中的任何一个或多个的指令集。

在备选实施方式中，该机器可以连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其他机器。该机器可以在客户端-服务器网络环境中以服务器或客户端机器的能力操作，可以作为对等(或分布式)网络环境中的对等机器操作，也可以作为云计算基础架构或环境中的服务器或客户端计算机操作。

机器可以是个人计算机(PC)、平板电脑、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络布线器、交换机或网桥，或能够执行指令集(顺序指令或其他指令)的任何机器，指令集指定要由该机器执行的行动。此外，虽然图示了单个机器，但是术语“机器”也应当被理解为包括机器的任何集合，这些机器单独地或共同地执行一组(或多组)指令以执行本文讨论的任何一个或多个方法。

示例计算机系统900包括处理设备902、主存储器904(例如，只读存储器(ROM)、闪存、诸如同步DRAM(SDRAM)的动态随机存取存储器(DRAM))、静态存储器906(例如，闪存、静态随机存取存储器(SRAM)等))以及数据存储设备918，它们经由总线930相互通信。

处理设备902表示一个或多个处理器，诸如微处理器、中央处理单元等。更具体地，处理设备可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或者是实现其他指令集的处理器，或者是实现指令集的组合的处理器。处理设备902还可以是一个或多个专用处理设备，诸如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理设备902可以被配置成执行指令926以执行本文描述的操作和步骤。

计算机系统900可以进一步包括网络接口设备908，以通过网络920进行通信。计算机系统900还可以包括视频显示单元910(例如，液晶显示器(LCD)或阴极射线管(CRT))、字母数字输入设备912(例如键盘)、光标控制设备914(例如鼠标)、图形处理单元922、信号生成设备916(例如扬声器)、图形处理单元922、视频处理单元928和音频处理单元932。

数据存储设备918可以包括机器可读存储介质924(也被称为非暂态计算机可读介质)，其上存储着体现本文所述的方法或功能中的任何一个或多个方法或功能的一个或多个指令集926或软件。在计算机系统900执行指令926期间，指令926也可以全部或至少部分地驻留在主存储器904内和/或驻留在处理设备902内，主存储器904和处理设备902也构成机器可读存储介质。

在一些实施方式中，指令926包括用于实现与本公开相对应的功能的指令。尽管在示例实施方式中将机器可读存储介质924示为单个介质，但是术语“机器可读存储介质”应当被认为包括单个介质或多个介质(例如，中心化或分布式数据库，和/或相关联的缓存和服务器)来存储一个或多个指令集。术语“机器可读存储介质”也应当被认为包括能够存储或编码指令集的任何介质，该指令集用于由机器执行并且使机器和处理设备902执行本公开的方法中的任何一个或多个。因此，术语“机器可读存储介质”应当被认为包括但不限于固态存储器、光学介质和磁性介质。

已经根据对计算机存储器内的数据位的操作的算法和符号表示，呈现了前述详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用来最有效地向本领域的其他技术人员传达其工作实质的方式。算法可以是导致期望结果的操作的序列。这些操作是需要对物理量进行物理操纵的操作。这种量可以采取能够被存储、组合、比较以及以其他方式操纵的电或磁信号的形式。这种信号可以被称为位、值、元素、符号、字符、项、数字等。

但是，应当记住，所有这些和类似术语均应当与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非从本公开中另外明确指出，否则应当理解，贯穿本描述，某些术语指代计算机系统或类似电子计算设备的行动和过程，其将计算机系统的寄存器内的表示为物理(电子)量的数据操纵和转换为其他数据，该其他数据类似地被表示为计算机系统存储器或寄存器或其他这种信息存储设备内的物理量。

本公开还涉及用于执行本文中的操作的装置。该装置可以被特别构建以用于预期目的，或者它可以包括由计算机中存储的计算机程序选择性地激活或重新配置的计算机。这种计算机程序可以被存储在计算机可读存储介质中，诸如但不限于任何类型的磁盘(包括软盘、光盘、CD-ROM和磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光学卡，或适于存储电子指令的任何类型的介质，每个均耦合到计算机系统总线。

本文提出的算法和显示不与任何特定的计算机或其他装置固有地相关。各种其他系统可以与根据本文的教导的程序一起使用，或者它可以被证明易于构建更专用的装置来执行该方法。另外，未参考任何特定编程语言来描述本公开。应当理解，可以使用各种编程语言来实现如本文所述的本公开的教导。

本公开可以被提供为计算机程序产品或软件，其可以包括其上存储有指令的机器可读介质，该指令可以用于对计算机系统(或其他电子设备)进行编程以执行根据本公开的过程。机器可读介质包括用于以机器(例如，计算机)可读的形式存储信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质，诸如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、闪存设备等。

在前述公开中，已经参考本公开的具体示例实施方式描述了本公开的实施方式。明显的是，在不脱离如所附权利要求中阐述的本公开的范围的情况下，可以对其进行各种修改。在本公开以单数形式指代一些元素的情况下，在附图中可以描绘一个以上的元素，并且相同的元素用相同的附图标记来标记。因此，本公开和附图应当被认为是说明性而不是限制性的。

Claims (20)

1.一种方法，包括：

通过合并多个裸片上包括集成电路(IC)副本的位置处的缺陷，来创建缺陷图；

确定与所述缺陷图中的所述缺陷重叠的布局形状；

确定所述布局形状之间的连接性；以及

基于所述布局形状之间的所述连接性，将所述缺陷分组为缺陷组，其中每个缺陷组包括与彼此电连接的布局形状重叠的缺陷。

2.根据权利要求1所述的方法，其中确定所述布局形状之间的所述连接性包括：跨所述IC的一个或多个层，追踪所述布局形状之间的电连接性。

3.根据权利要求1所述的方法，包括选择包括多于阈值缺陷数目的缺陷组。

4.根据权利要求1所述的方法，包括基于所述缺陷的属性来选择缺陷组。

5.根据权利要求4所述的方法，其中所述基于所述缺陷的所述属性来选择所述缺陷组包括：选择所具有的尺寸大于阈值尺寸的至少一个缺陷的缺陷组。

6.根据权利要求1所述的方法，包括基于关联的布局数据、网表数据、或布局数据与网表数据两者来选择缺陷组。

7.根据权利要求6所述的方法，其中所述基于所述关联的布局数据、网表数据、或布局数据与网表数据两者来选择所述缺陷组包括：选择与关键网络相关联的缺陷组。

8.根据权利要求6所述的方法，其中所述基于所述关联的布局数据、网表数据、或布局数据与网表数据两者来选择所述缺陷组包括：选择与所具有的宽度小于阈值宽度的网络相关联的缺陷组。

9.一种系统，包括：

存储器，存储指令；以及

处理器，与所述存储器耦合并且执行所述指令，所述指令在被执行时使所述处理器：

通过合并来自包括集成电路(IC)副本的多个裸片的缺陷，来创建缺陷图；

确定与所述缺陷图中的所述缺陷重叠的布局形状；

确定所述布局形状之间的连接性；以及

基于所述布局形状之间的所述连接性，将所述缺陷分组为缺陷组，其中每个缺陷组包括与彼此电连接的布局形状重叠的缺陷。

10.根据权利要求9所述的系统，其中所述指令在被执行时使所述处理器基于所述缺陷组中的缺陷计数来选择缺陷组。

11.根据权利要求10所述的系统，其中所述基于所述缺陷组中的所述缺陷计数来选择所述缺陷组包括：选择包括多于阈值缺陷数目的所述缺陷组。

12.根据权利要求9所述的系统，其中所述指令在被执行时使所述处理器基于所述缺陷的属性来选择缺陷组。

13.根据权利要求12所述的系统，其中所述基于所述缺陷的所述属性来选择所述缺陷组包括：选择所具有的尺寸大于阈值尺寸的至少一个缺陷的缺陷组。

14.根据权利要求9所述的系统，其中所述指令在被执行时使所述处理器基于关联的布局数据、网表数据、或布局数据与网表数据两者来选择缺陷组。

15.根据权利要求14所述的系统，其中所述基于所述关联的布局数据、网表数据、或布局数据与网表数据两者来选择所述缺陷组包括：选择与关键网络相关联的缺陷组。

16.根据权利要求14所述的系统，其中所述基于所述关联的布局数据、网表数据、或布局数据和网表数据两者来选择所述缺陷组包括：选择与宽度小于阈值宽度的网络相关联的缺陷组。

17.一种非暂态计算机可读介质，包括所存储的指令，所述指令在由处理器执行时，使所述处理器：

创建数据库，所述数据库使得能够基于包括所述IC的裸片中的缺陷的位置，来查找集成电路(IC)设计的布局数据、网表数据、或布局数据与网表数据两者；

通过合并来自包括所述IC的副本的多个芯片的缺陷，创建缺陷图；

对于所述缺陷图中的每个缺陷，使用所述数据库，基于所述缺陷的所述位置查找版图数据、网表数据、或版图数据与网表数据两者；以及

基于关联的版图数据、网表数据、或版图数据和网表数据两者，将所述缺陷分组为缺陷组。

18.根据权利要求17所述的非暂态计算机可读介质，其中所述指令在被执行时使所述处理器基于所述缺陷组中的缺陷的计数向所述缺陷组分配优先级，并且按照所述分配的优先级顺序对所述缺陷组执行中继器插入。

19.根据权利要求17所述的非暂态计算机可读介质，其中所述指令在被执行时使所述处理器基于所述缺陷的属性向所述缺陷组分配优先级，并且按照所述分配的优先级的顺序对所述缺陷组执行中继器插入。

20.根据权利要求17所述的非暂态计算机可读介质，其中所述指令在被执行时使所述处理器基于所述关联的布局数据、网表数据、或布局数据与网表数据两者向所述缺陷组分配优先级，并且按照所述分配的优先级的顺序对所述缺陷组执行中继器插入。

Images