JP5572973B2 - パターン検証方法、検証装置及びプログラム - Google Patents

パターン検証方法、検証装置及びプログラム Download PDF

Info

Publication number
JP5572973B2
JP5572973B2 JP2009063322A JP2009063322A JP5572973B2 JP 5572973 B2 JP5572973 B2 JP 5572973B2 JP 2009063322 A JP2009063322 A JP 2009063322A JP 2009063322 A JP2009063322 A JP 2009063322A JP 5572973 B2 JP5572973 B2 JP 5572973B2
Authority
JP
Japan
Prior art keywords
basic
data
pattern
graphic
original drawing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009063322A
Other languages
English (en)
Other versions
JP2010217428A (ja
Inventor
光史 直江
徹 宮内
朋之 岡田
誠治 牧野
浩一 鈴木
正和 大関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009063322A priority Critical patent/JP5572973B2/ja
Priority to US12/700,820 priority patent/US8280147B2/en
Publication of JP2010217428A publication Critical patent/JP2010217428A/ja
Application granted granted Critical
Publication of JP5572973B2 publication Critical patent/JP5572973B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体素子、磁気素子等の各種電子デバイスの製造におけるデバイスパターンの形成に用いられるパターン検証方法、検証装置及びプログラムに関する。
近年の電子デバイス、例えば半導体素子では、デバイスパターンの更なる微細化及び高集積化が進行している。デバイスパターンの微細化及び高集積化に伴って、素子製造上の位置ズレ基準が厳しくなる。そのため、デバイスパターンの寸法精度を向上させるべく、いわゆるOPC(光近接効果補正)技術が採用されている。OPCは、作成された設計原図に対して、基板上でターゲット寸法通りのデバイスパターンが加工されるように、数nm単位で辺を移動させるという補正技術である。
一般的に、OPC処理の後には、リソ・シミュレータによりパターンデータ(設計原図のパターンをOPC処理等で適宜補正したパターンのデータ)を用いたリソグラフィーのシミュレーションを行ってコンター図形を作成し、コンター図形に生じるエラーを検証する。リソ・シミュレータにより検出された、エラーを有するコンター図形(以下、エラーコンター図形と言う。)は、例えばパターンマッチング等を用いてエラーカテゴリ別に分類(グルーピング)され、パターン検証が実行されている。
OPC処理が施されたパターンデータの形状は、デバイスパターンの微細化及び高集積化の要請に対応して、複雑な形状となる場合が多い。そのため、デバイスパターンの微細化及び高集積化が進むにつれて、エラーコンター図形のグルーピングにおけるパターンマッチングの適合率が低下し、正確なパターン検証を行うには膨大な工数及び時間が必要となる。
特開2007−266391号公報
本発明は、上記の課題に鑑みてなされたものであり、データ上でエラーを有すると判断されたパターンのグルーピング率を大幅に向上させ、簡易で正確且つ迅速なパターン検証を行うことを可能とするパターン検証方法、検証装置及びプログラムを提供することを目的とする。
パターン検証方法の一態様は、複数の設計原図パターンを補正して、複数の第1のデータを作成する工程と、前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を、第1のパターンを有する複数の第2のデータとして認識する工程と、前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、前記第1のパターンに対応する前記基本図形を第1の基本図形とし、前記第1の基本図形と同一の形状を有する図形又は前記第1の基本図形を回転又は反転させた図形を前記複数の設計原図パターンの前記基本図形から抽出して第2の基本図形とし、前記第1の基本図形及び前記第2の基本図形に対応する前記複数の第2のデータを第1のカテゴリーとして分類する工程と、分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定する工程とを含む。
パターン検証装置の一態様は、複数の設計原図パターンを補正して、複数の第1のデータを作成する補正部と、前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を、第1のパターンを有する複数の第2のデータとして認識する判定部と、前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する抽出部と、前記第1のパターンに対応する前記基本図形を第1の基本図形とし、前記第1の基本図形と同一の形状を有する図形又は前記第1の基本図形を回転又は反転させた図形を前記複数の設計原図パターンの前記基本図形から抽出して第2の基本図形とし、前記第1の基本図形及び前記第2の基本図形に対応する前記複数の第2のデータを第1のカテゴリーとして分類する分類部と、分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定する重畳判定部とを含む。
プログラムの一態様は、複数の設計原図パターンを補正して、複数の第1のデータを作成する工程と、前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を、第1のパターンを有する複数の第2のデータとして認識する工程と、前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、前記第1のパターンに対応する前記基本図形を第1の基本図形とし、前記第1の基本図形と同一の形状を有する図形又は前記第1の基本図形を回転又は反転させた図形を前記複数の設計原図パターンの前記基本図形から抽出して第2の基本図形とし、前記第1の基本図形及び前記第2の基本図形に対応する前記複数の第2のデータを第1のカテゴリーとして分類する工程と、分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定するステップとをコンピュータに実行させるものである。
上記した各態様によれば、データ上でエラーを有すると判断されたパターンのグルーピング率を大幅に向上させ、簡易で正確且つ迅速なパターン検証を行い、信頼性の高いリソグラフィーを行うことが可能となる。
実施形態によるパターン検証装置の概略構成を示すブロック図である。 本実施形態によるパターン検証方法をステップ順に示すフロー図である。 各種パターンを示す模式図である。 対応するパターンを示す模式図である。 本実施形態におけるグルーピングを説明するための模式図である。 設計原図のセルを把握するための一手法を示す模式図である。 ミラー、回転の異なるエラーコンター図形を示す模式図である。 本実施形態におけるグルーピングを説明するための模式図である。 本実施形態におけるエラーコンター図形の重ね合わせ検証を説明するための模式図である。 図2のコンピュータの内部構成を示す模式図である。
本実施形態では、グルーピングの際に、グルーピングの参照図形としてシミュレーション結果図形(例えばエラーコンター図形)を用いる。
光強度シミュレーションによりシミュレーション結果図形を検出、例えば、リソ・シミュレータによりエラーコンター図形を検出した後、エラーコンター図形をグルーピングする際に、各エラーコンター図形の設計原図(又はOPC処理前の後述するプレ・バイアス処理が施されたパターンデータ)の基本図形(セル)を利用する。即ち、エラーコンター図形の設計原図パターンの基本図形(又は同一形状の領域)を抽出する。多数のエラーコンター図形を、設計原図パターンの基本図形ごとのカテゴリーにまとめて分類することにより、グルーピング率が大幅に向上し、エラーコンター図形について簡易で正確且つ迅速なパターン検証が可能となる。
本実施形態では、設計原図ごとに分類されたエラーコンター図形を、対応する基本図形の所定部位を原点として同一原点で重ね合わせ、当該基本図形に基づいて規定された許容範囲を判定基準として各エラーコンター図形の良否を判定する。例えば、基本図形の外形線を中心として内外に一対の基準線を設定し、基準線で規定された許容範囲内にエラーコンター図形の外形線が収まるか逸脱するかで、当該エラーコンター図形の良否を決定することが考えられる。一対の基準線は、基本図形の外形線を中心とした同一幅とする以外にも、内方又は外方に偏りを持たせて許容範囲を設定しても良い。このように許容範囲を設定することにより、基本図形の種類又はエラーの種類に応じたきめ細かなパターン検証が可能となり、簡易且つ迅速にエラーコンター図形の良否を判定することができる。
また、所定のエラー、例えばデバイスパターンに部分的に切断が生じるネッキング、デバイスパターンに部分的に接着が生じるブリッジング等のエラーに着目する場合には、重畳処理により重ね合わせられたエラーコンター図形の差分を算出する。エラーコンター図形の差分は、対比するエラーコンター図形の外形線の差分とする。エラーコンター図形の差分処理において、ネッキングであれば最小値をとるエラーコンター図形、ブリッジングであれば最大値をとるエラーコンター図形を確認すれば良い。このように、特に着目したネッキング、ブリッジング等のエラーを検証対象とすることにより、当該基本図形のカテゴリーに含まれるエラーコンター図形におけるエラーコンター図形の良否を極めて迅速に検証することができる。
また、重畳処理により重ね合わせられたエラーコンター図形の差分を算出することにより、当該基本図形に対応したエラーコンター図形の分布を検知することも可能となる。これにより、当該エラーの発生傾向等を知得することができる。当該差分を算出する際に、上記した基本図形を用いた判定基準に加えることにより、コンター図形に生じたエラーの絶対的な分布のみならず、コンター図形の良否判定の基準となる基本図形との関係に基づく情報が付加された相対的な分布(当該分布内に上記の規定範囲を含むか、更には当該分布内のどの位置に含むか等)をも得ることができる。
以下、図面を参照して詳細に説明する。
図1は、本実施形態によるパターン検証装置の概略構成を示すブロック図である。図2は、本実施形態によるパターン検証方法をステップ順に示すフロー図である。
このパターン検証装置は、リソグラフィーにより形成されるデバイスパターンをデータ上で検証するものである。図1に示すように、1は、デバイスパターンの設計原図のパターンを補正してパターンデータを作成する補正部である。2は、リソ・シミュレータとして、コンター図形の寸法が許容範囲内であるか否かを判定し、許容範囲を超えたコンター図形をエラーコンター図形として認識する判定部である。3は、エラーコンター図形の設計原図パターンの基本図形を抽出し、エラーコンター図形を基本図形ごとのカテゴリーに分類する分類部である。4は、分類されたエラーコンター図形を、対応する基本図形の所定部位を原点として同一原点で重ね合わせてエラーコンター図形の良否を判定する重畳判定部である。
補正部1は、デバイスパターンの設計原図のパターンにプレ・バイアス処理を施して修正するプレ・バイアス処理部11と、プレ・バイアス処理で修正されたパターンデータにOPC処理を施して修正するOPC処理部12とを有して構成される。
ルールベースのOPC処理では、存在するパターンデータの場所により、予定された形状とならない場合がある。そのため、事前にOPC処理後の形状を想定し、パターンデータの形状を修正(プレ・バイアス処理)した後、OPC処理を実行する。プレ・バイアス処理とは、OPC処理により過補正となってパターンデータにエラーが発生しないように、データパターンに対してOPC処理の言わば逆補正を施す技術である。
判定部2は、リソ・シミュレータとして、パターンデータに基づいて実際に形成されるデバイスパターンをシミュレーションで予測し、コンター図形を作成する。このコンター図形について寸法が許容範囲内であるか否かのエラー判定を行い、エラーが存すると判定されたコンター図形をエラーコンター図形であると認識する。
分類部3は、判定部2で認識されたエラーコンター図形について、その設計原図パターンの基本図形を抽出する基本図形抽出部13と、エラーコンター図形を抽出された基本図形ごとのカテゴリーにまとめて分類するグルーピング部14とを有して構成される。
重畳判定部4は、エラーコンター図形の対応する基本図形を判定基準として、基本図形の所定部位を原点として重ね合わせる重畳部15と、重ね合わせられたエラーコンター図形を、エラーコンター図形の対応する基本図形に基づいて規定された許容範囲と比較することにより、エラーコンター図形の良否を判定するエラー検証部16とを有して構成される。検証部16では更に、重ね合わせられたエラーコンター図形の差分を算出し、エラーコンター図形の良否を判定する。このとき、当該基本図形を基とするエラーコンター図形の分布を作成することもできる。
以下、上記のように構成されたパターン検証装置を用いた検証方法について、図2〜図9を用いて説明する。
先ず、プレ・バイアス処理部11は、設計データの格納部10に格納されたデバイスパターンの設計原図の設計原図パターンを読み出し、設計原図パターンに適宜プレ・バイアス処理を施して、第1の補正データを作成する(ステップS1)。プレ・バイアス処理において、補正パラメータは、例えばOPC過補正シフト等が用いられる。
図3(a)には、設計原図パターンの一例として、同一のセル名で管理された設計原図パターン21,22を、図3(b)には、設計原図パターン21,22がプレ・バイアス処理されてなる第1の補正データ21A,22Aを示す。第1の補正データ21A,22Aにおいて、プレ・バイアス処理された部位をプレ・バイアス補正部21a,22aとする。ここでは、プレ・バイアス補正部21a,22aが相異なるため、プレ・バイアス処理の段階において、第1の補正データ21A,22Aは相異なる形状となる。
続いて、OPC処理部12は、第1の補正データにOPC処理を施し、第2の補正データを作成する(ステップS2)。OPC処理において、補正パラメータは、例えばOPCパラメータ等が用いられる。
図3(c)には、第1の補正データ21A,22AがOPC処理されてなる第2の補正データ21B,22Bを示す。OPC処理により、第2の補正データ21B,22Bは各部位で微細段差が形成され、相異なる形状となる。
続いて、判定部2は、リソ・シミュレータにより第2の補正データのリソ検証を行う(ステップS3)。リソ検証では、パターンデータに基づいて実際に形成されるデバイスパターンをシミュレーションで予測し、コンター図形を作成する。このコンター図形に基づいてエラー判定を行い、エラー部が存すると判定されたコンター図形をエラーコンター図形であると認識する。リソ検証において、補正パラメータは、光強度パラメータ(開口数NA、リソグラフィーの際の露光条件、ディストーション等)、エッチング補正パラメータ等が用いられる。コンター図形のエラー判定を行う際の基準値は、例えばコンター図形の幅寸法の補正限界値が用いられる。
図3(d)には、左側に第2の補正データ21B,22Bから作成されたコンター図形21C,22Cを、右側にコンター図形21C,22Cのうちのエラーコンター図形におけるエラー部21b,22bをそれぞれ示す。エラーコンター図形21C,22Cは、エラー部21b,22bが異なるため、相異なる形状となる。
続いて、分類部3は、エラーコンター図形の設計原図パターンの基本図形を抽出し、エラーコンター図形を基本図形ごとのカテゴリーにグルーピングする(ステップS4,S5)。
ステップS3,S4の説明に先立って、本実施形態の比較例における、グルーピングの参照図形、例えばエラーの存するコンター図形であるエラーコンター図形のグルーピングについて述べる。
比較例では、例えば図4(a)に示すように、エラーコンター図形であるコンター図形23Cについて、所定の原点を中心として指定された領域のデータを切り出し、コンター図形23Cと同一である(一致する)と判断されたエラーコンター図形を集めてまとめる。切り出すデータ領域は、コンター図形23Cの原点から距離a,bを例えば150μm程度となる領域とする。この場合、上述のように、エラー部が異なればコンター図形は異なるものと判定されるため、異なるカテゴリーに分類される。
また、エラー部が同一である場合でも、切り出すデータ領域に依存して異なるエラーコンター図形であると判定される場合がある。
図4(b)では、破線枠で示すデータ領域内に、エラー部23bを有するコンター図形23Cと共に、その周囲にあるコンター図形24Cの一部が存する。図4(c)では、破線枠で示すデータ領域内に、エラー部23bを有するコンター図形23Cのみが存する。比較例のグルーピングでは、データ領域内に存する図形を認識するため、図4(b)と図4(c)とでは同一のコンター図形23Cを分類対象とするにも係わらず、両者は異なるものとして分類されてしまう。
このように、比較例のグルーピングでは、グルーピング率(グルーピングされたグループ数に基づく値であって、その値が小さいほど優れていると判断される。)は極めて劣悪である。近時ではデバイスパターンの微細化及び形状複雑化が著しく、甚だしくは殆ど全てのエラーコンター図形が相異なるものとして分類され、共通図形として検証することができないことが多く、パターン検証には膨大な手間と長時間を要する。
本実施形態では、先ずステップS4において、基本図形抽出部13は、判定部2で認識されたエラーコンター図形について、設計原図パターンの基本図形を抽出する。
詳細には、先ず図5(a)に示すように、基本図形抽出部13は、エラーコンター図形のエラー部(図中、×印で示す。)を出力し、イメージ領域(例えばチップイメージ)に座標展開する。
次に図5(b)に示すように、基本図形抽出部13は、座標展開されたエラーコンター図形に基づいて、設計データの格納部10からその対応する設計原図パターンの基本図形(例えば最下層セル)のセル情報を読み出す。セル情報は、セル名、座標、ミラー、回転、オフセット(セル原点とエラー部との相対的位置関係)等である。一般的に設計原図では、設計原図パターンに適宜階層を持たせており、セル(マクロ)単位で同じ名称(セル名)とされている。ここで、基本図形としては、設計原図のデータ内の最下層セルとするが、場合に応じて、適宜そのいくつか上層のセルとしても良い。
セル情報において、セル名の代わりに、基本図形の各部の座標、或いは基本図形の各部の長さ及び幅を用いても良い。前者の例では、図6(a)に示すように、基本図形23の外形における8点の座標を用いる。後者の例では、図6(b)に示すように、基本図形23の2種の長さ及び2種の幅を用いる。特に後者では、その情報量が比較的少なくて済む。
図7にミラー、回転の情報が異なる、基本図形を同じくする設計原図の一例を示す。原点を×印で示し、回転方向は反時計回りを正値とする。ここでは、検証対象となる設計原図25と共に、設計原図パターン25の近傍に配置された設計原図パターン26を示す。
(a)の設計原図パターン25をミラー無し/回転無しとする。(b)の設計原図パターン25はミラー無し/回転有り(270°)である。(c)の設計原図25はミラー無し/回転有り(180°)である。(d)の設計原図パターン25はミラー有り(Y方向)/回転無しである。これらのミラー、回転の情報を取得することにより、(a)〜(d)の設計原図パターン25は全て基本図形を同じくするものであることが判る。
続いて、ステップS5において、グルーピング部14は、エラーコンター図形を抽出された基本図形ごとのカテゴリーにまとめて分類する。
詳細には、図5(c)に示すように、図5(b)におけるエラーコンター図形から抽出された基本図形を図形A,Bとし、図5(d)に示すように、グルーピング部14は、各図形(ここでは図形Aを例示する。)に対応するエラーコンター図形(基本図形を同じくするエラーコンター図形)をその平面座標((X1,Y1),(X2,Y2)・・・)等で整理して分類する。
本実施形態では、分類部3によるステップS4,S5において、例えば図8(a)に示すように、エラーコンター図形から抽出された基本図形、ここでは図形A,B,Cごとにまとめて分類する。従って、例えば図8(b)に示すように、図形Aに対応するエラーコンター図形の近傍に図形B,Cに対応するエラーコンター図形が存する場合でも、上記した比較例とは異なり、各図形A,B,Cを適宜抽出することができる。図4(d)に、比較例の図4(a)〜(c)との対比として、コンター図形23Cに対応する基本図形23を示す。
このように本実施形態では、エラーコンター図形を基本図形のカテゴリーごとにまとめて分類するため、上記した比較例に較べてグルーピング率が格段に向上し、パターン検証に要する手間及び時間を大幅に短縮することができる。
続いて、重畳部15は、エラーコンター図形の対応する基本図形の所定部位を原点として、同一原点でエラーコンター図形を重ね合わせる(ステップS6)。
図9(a)に、エラーコンター図形であるコンター図形21C,22C,・・・を、対応する基本図形を判定基準として重ね合わせる様子を示す。
ここで、基本図形の所定部位を原点として、同一原点でエラーコンター図形を重ね合わせることに加え、又はそれに代えて、エラーコンター図形の夫々のエラー部でエラーコンター図形を重ね合わせることが考えられる。また、エラーコンター図形の最小幅部位の中点を中心としてエラーコンター図形を重ね合わせることも考えられる。
続いて、エラー検証部16は、重ね合わせられたエラーコンター図形を、エラーコンター図形の対応する基本図形に基づいて規定された許容範囲と比較することにより、エラーコンター図形の良否を判定する(ステップS7)。
詳細には、図9(a)の円C内を拡大した図9(b)に示すように、基本図形の外形線L0を中心として内外に一対の基準線L1,L2を適宜設定し、基準線L1,L2で規定された許容範囲内にエラーコンター図形の外形線が収まるか逸脱するかで、各エラーコンター図形の良否を決定することが考えられる。一対の基準線L1,L2は、基本図形の外形線L0を中心とした同一幅とする以外にも、図示のように、内方又は外方に偏りを持たせて(図示の例では外方に偏りを持たせている。)許容範囲を設定しても良い。このように許容範囲を設定することにより、基本図形の種類又はエラーの種類に応じたきめ細かなパターン検証が可能となり、簡易且つ迅速にエラーコンター図形の良否を判定することができる。
ステップS7において、所定のエラー、例えばデバイスパターンに部分的に切断が生じるネッキング、デバイスパターンに部分的に接着が生じるブリッジング等のエラーに着目する場合には、エラー検証部16は、重畳処理により重ね合わせられたエラーコンター図形の差分を算出する。エラーコンター図形の差分は、対比するエラーコンター図形の外形線の差分とする。エラーコンター図形の差分処理において、ネッキングであれば最小値をとるエラーコンター図形、ブリッジングであれば最大値をとるエラーコンター図形を確認すれば良い。このように、特に着目したネッキング、ブリッジング等のエラーを検証対象とすることにより、当該基本図形のカテゴリーに含まれるエラーコンター図形におけるエラーコンター図形の良否を極めて迅速に検証することができる。
ステップS7において、所定の基本図形に対応して重ね合わせられたエラーコンター図形のうち、外形線が基準線L1,L2で規定された許容範囲から逸脱するエラーコンター図形が確認された場合には、本実施形態のパターン検証方法では、以下の動作を行う。
ステップS5〜S7の結果の情報に基づいて、当該エラーコンター図形の座標とエラー部の情報を得ることができる。パターン検証装置は、当該情報により、当該エラーコンター図形の当該エラー部を基本図形との関係で修正ように、逆変換値を算出し、例えばステップS1のプレ・バイアス処理、ステップS2のOPC処理等に適宜フィードバックする。
上記のように検証され、各基本図形に対応するエラーコンター図形が適正と判断された設計データに基づいて、実際のデバイスパターンを形成する。
例えば、フォトリソグラフィーにより、半導体基板上、或いは半導体基板に形成された加工対象膜上のレジストにデバイスパターンを形成する場合には、上記の設計データに基づいて、各層に対応するフォトマスクを形成する。これらのフォトマスクを用いて、例えばステッパーによりレジストにフォトマスクのマスクパターンを露光し、現像等を行う。これにより、レジストが加工されてレジストパターンが形成される。レジストパターンをマスクとして用いて、各種のエッチング(ドライエッチング又はウェットエッチング)、イオン注入等を行う。その後、レジストパターンは灰化処理等により除去されることが多い。以上により、半導体基板、或いは半導体基板上の絶縁膜又は導電膜等が加工されてなる各種のデバイスパターン(ゲート電極、所定の絶縁構造物、配線、不純物領域等)が形成され、各種の半導体装置(MISトランジスタ、半導体メモリ(EEPROM、DRAM、FeRAM等)、バイポーラトランジスタ等)とされる。
なお、本実施形態の技術は、フォトリソグラフィーを行う際のフォトマスクを形成する場合のみならず、例えば電子線露光装置を用いて設計データのパターンをレジストに直接的に電子線露光する場合にも適用可能である。
以上説明したように、本実施形態によれば、エラーを有すると判断されたコンター図形のグルーピング率を大幅に向上させ、簡易で正確且つ迅速なパターン検証を行い、信頼性の高いリソグラフィーを行うことが可能となる。ネッキング、ブリッジング等の所定のエラーに着目する場合には、特に迅速にパターン検証が可能となる。
上述した本実施形態によるパターン検証装置の各構成要素(図1の補正部1、判定部2、分類部3、重畳判定部4等)の機能は、例えば図2のコンピュータのRAMやROM等に記憶されたプログラムであるソフトウェアA,Bが動作することによって実現できる。ここで、ソフトウェアAは補正部1に、ソフトウェアBは判定部2、分類部3及び重畳判定部4にそれぞれ対応している。
同様に、電子線ホログラフィー装置の調節方法の各ステップ(図2のステップS1〜S7等)は、例えば図2のコンピュータのRAMやROM等に記憶されたプログラムであるソフトウェアA,Bが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。
具体的に、前記プログラムは、例えばCD−ROMのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、CD−ROM以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、LAN、インターネットの等のWAN、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
また、本実施形態に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているOS(オペレーティングシステム)或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。
例えば、図10は、図2に示したコンピュータの内部構成を示す模式図である。この図10において、1200はCPU1201を備えたパーソナルコンピュータ(PC)である。PC1200は、ROM1202またはハードディスク(HD)1211に記憶された、又はフレキシブルディスクドライブ(FD)1212より供給されるデバイス制御ソフトウェアを実行する。このPC1200は、システムバス1204に接続される各デバイスを総括的に制御する。
PC1200のCPU1201、ROM1202またはハードディスク(HD)1211に記憶されたプログラム(例えば図2のソフトウェアA,B)により、本実施形態の図2におけるステップS1〜S7の手順等が実現される。
1203はRAMであり、CPU1201の主メモリ、ワークエリア等として機能する。1205はキーボードコントローラ(KBC)であり、キーボード(KB)1209や不図示のデバイス等からの指示入力を制御する。
1206はCRTコントローラ(CRTC)であり、CRTディスプレイ(CRT)1210の表示を制御する。1207はディスクコントローラ(DKC)である。DKC1207は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク(HD)1211、及びフレキシブルディスク(FD)1212とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム:パソコンのハードやソフトの実行(動作)を開始するプログラムである。
1208はネットワーク・インターフェースカード(NIC)で、LAN1220を介して、ネットワークプリンタ、他のネットワーク機器、或いは他のPCと双方向のデータのやり取りを行う。
以下、諸態様を付記としてまとめて記載する。
(付記1)複数の設計原図パターンを補正して、複数の第1のデータを作成する工程と、
前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を複数の第2のデータとして認識する工程と、
前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、
前記複数の第2のデータを前記基本図形ごとに分類する工程と
を含むことを特徴とするパターン検証方法。
(付記2)分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定する工程を更に含むことを特徴とする付記1に記載のパターン検証方法。
(付記3)前記複数の第2のデータの良否を判定する際に、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲を判定基準とすることを特徴とする付記2に記載のパターン検証方法。
(付記4)前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする付記2又は3に記載のパターン検証方法。
(付記5)前記複数の第2のデータの前記基本図形の抽出は、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行われることを特徴とする付記1〜4のいずれか1項に記載のパターン検証方法。
(付記6)前記複数の第1のデータは、前記複数の設計原図パターンを光近接効果補正することにより作成されることを特徴とする付記1〜5のいずれか1項に記載のパターン検証方法。
(付記7)前記複数の第1のデータは、前記光近接効果補正の後に当該光近接効果補正を修正する補正をすることにより作成されることを特徴とする付記6に記載のパターン検証方法。
(付記8)複数の設計原図パターンを補正して、複数の第1のデータを作成する補正部と、
前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を複数の第2のデータとして認識する判定部と、
前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する抽出部と、
前記複数の第2のデータを前記基本図形ごとに分類する分類部と
を含むことを特徴とするパターン検証装置。
(付記9)分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定する重畳判定部を更に含むことを特徴とする付記8に記載のパターン検証装置。
(付記10)前記重畳判定部は、重ね合わせられた前記複数の第2のデータを、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲と比較することにより、前記複数の第2のデータの良否を判定することを特徴とする付記9に記載のパターン検証装置。
(付記11)前記重畳判定部は、前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする付記9又は10に記載のパターン検証装置。
(付記12)前記分類部は、前記複数の第2のデータの前記基本図形の抽出を、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行うことを特徴とする付記8〜11のいずれか1項に記載のパターン検証装置。
(付記13)前記補正部は、前記複数の第1のデータを、前記複数の設計原図パターンを光近接効果補正することにより作成することを特徴とする付記8〜12のいずれか1項に記載のパターン検証装置。
(付記14)前記補正部は、前記複数の第1のデータを、前記光近接効果補正の後に当該光近接効果補正を修正する補正をすることにより作成することを特徴とする付記13に記載のパターン検証装置。
(付記15)複数の設計原図パターンを補正して、複数の第1のデータを作成する工程と、
前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を複数の第2のデータとして認識する工程と、
前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、
前記複数の第2のデータを前記基本図形ごとに分類する工程と
をコンピュータに実行させるプログラム。
(付記16)
分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定するステップを更にコンピュータに実行させる付記15に記載のプログラム。
(付記17)
前記第2のデータの良否を判定する際に、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲を判定基準とすることを特徴とする付記16に記載のプログラム。
(付記18)
前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする付記16又は17に記載のプログラム。
(付記19)
前記複数の第2のデータの前記基本図形の抽出は、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行われることを特徴とする付記15〜18のいずれか1項に記載のプログラム。
本件によれば、エラーを有すると判断されたパターンのグルーピング率を大幅に向上させ、簡易で正確且つ迅速なパターン検証を行い、信頼性の高いリソグラフィーを行うことが可能となる。
1 補正部
2 判定部
3 分類部
4 重畳判定部
11 プレ・バイアス処理部
12 OPC処理部
13 基本図形抽出部
14 グルーピング部
15 重畳部
16 エラー検証部
21,22,25,26 設計原図パターン
23 基本図形
21A,22A 第1の補正データ
21a,22a プレ・バイアス補正部
21B,22B 第2の補正データ
21C,22C,23C,24C コンター図形
21b,22b エラー部

Claims (16)

  1. 複数の設計原図パターンを補正して、複数の第1のデータを作成する工程と、
    前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を、第1のパターンを有する複数の第2のデータとして認識する工程と、
    前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、
    前記第1のパターンに対応する前記基本図形を第1の基本図形とし、前記第1の基本図形と同一の形状を有する図形又は前記第1の基本図形を回転又は反転させた図形を前記複数の設計原図パターンの前記基本図形から抽出して第2の基本図形とし、前記第1の基本図形及び前記第2の基本図形に対応する前記複数の第2のデータを第1のカテゴリーとして分類する工程と
    分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定する工程と
    を含むことを特徴とするパターン検証方法。
  2. 前記複数の第2のデータの良否を判定する際に、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲を判定基準とすることを特徴とする請求項に記載のパターン検証方法。
  3. 前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする請求項又はに記載のパターン検証方法。
  4. 前記複数の第2のデータの前記基本図形の抽出は、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行われることを特徴とする請求項1〜のいずれか1項に記載のパターン検証方法。
  5. 前記複数の第1のデータは、前記複数の設計原図パターンを光近接効果補正することにより作成されることを特徴とする請求項1〜のいずれか1項に記載のパターン検証方法。
  6. 前記複数の第1のデータは、前記光近接効果補正の後に当該光近接効果補正を修正する補正をすることにより作成されることを特徴とする請求項に記載のパターン検証方法。
  7. 複数の設計原図パターンを補正して、複数の第1のデータを作成する補正部と、
    前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を、第1のパターンを有する複数の第2のデータとして認識する判定部と、
    前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する抽出部と、
    前記第1のパターンに対応する前記基本図形を第1の基本図形とし、前記第1の基本図形と同一の形状を有する図形又は前記第1の基本図形を回転又は反転させた図形を前記複数の設計原図パターンの前記基本図形から抽出して第2の基本図形とし、前記第1の基本図形及び前記第2の基本図形に対応する前記複数の第2のデータを第1のカテゴリーとして分類する分類部と
    分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定する重畳判定部と
    を含むことを特徴とするパターン検証装置。
  8. 前記重畳判定部は、重ね合わせられた前記複数の第2のデータを、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲と比較することにより、前記複数の第2のデータの良否を判定することを特徴とする請求項に記載のパターン検証装置。
  9. 前記重畳判定部は、前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする請求項又はに記載のパターン検証装置。
  10. 前記分類部は、前記複数の第2のデータの前記基本図形の抽出を、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行うことを特徴とする請求項のいずれか1項に記載のパターン検証装置。
  11. 前記補正部は、前記複数の第1のデータを、前記複数の設計原図パターンを光近接効果補正することにより作成することを特徴とする請求項10のいずれか1項に記載のパターン検証装置。
  12. 前記補正部は、前記複数の第1のデータを、前記光近接効果補正の後に当該光近接効果補正を修正する補正をすることにより作成することを特徴とする請求項11に記載のパターン検証装置。
  13. 複数の設計原図パターンを補正して、複数の第1のデータを作成する工程と、
    前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を、第1のパターンを有する複数の第2のデータとして認識する工程と、
    前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、
    前記第1のパターンに対応する前記基本図形を第1の基本図形とし、前記第1の基本図形と同一の形状を有する図形又は前記第1の基本図形を回転又は反転させた図形を前記複数の設計原図パターンの前記基本図形から抽出して第2の基本図形とし、前記第1の基本図形及び前記第2の基本図形に対応する前記複数の第2のデータを第1のカテゴリーとして分類する工程と
    分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定するステップと
    をコンピュータに実行させることを特徴とするプログラム。
  14. 前記第2のデータの良否を判定する際に、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲を判定基準とすることを特徴とする請求項13に記載のプログラム。
  15. 前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする請求項13又は14に記載のプログラム。
  16. 前記複数の第2のデータの前記基本図形の抽出は、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行われることを特徴とする請求項1315のいずれか1項に記載のプログラム。
JP2009063322A 2009-03-16 2009-03-16 パターン検証方法、検証装置及びプログラム Expired - Fee Related JP5572973B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009063322A JP5572973B2 (ja) 2009-03-16 2009-03-16 パターン検証方法、検証装置及びプログラム
US12/700,820 US8280147B2 (en) 2009-03-16 2010-02-05 Pattern verification method, pattern verification apparatus, and pattern verification program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009063322A JP5572973B2 (ja) 2009-03-16 2009-03-16 パターン検証方法、検証装置及びプログラム

Publications (2)

Publication Number Publication Date
JP2010217428A JP2010217428A (ja) 2010-09-30
JP5572973B2 true JP5572973B2 (ja) 2014-08-20

Family

ID=42730743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009063322A Expired - Fee Related JP5572973B2 (ja) 2009-03-16 2009-03-16 パターン検証方法、検証装置及びプログラム

Country Status (2)

Country Link
US (1) US8280147B2 (ja)
JP (1) JP5572973B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5958212B2 (ja) * 2012-09-11 2016-07-27 富士通セミコンダクター株式会社 パターンマッチング方法、マスクパターンの生成方法、及び、ライブラリの構築方法
US9483819B2 (en) 2013-01-29 2016-11-01 Kla-Tencor Corporation Contour-based array inspection of patterned defects
US8661372B1 (en) 2013-02-04 2014-02-25 United Microelectronics Corp. Optical proximity correction method
US10074167B2 (en) 2015-12-06 2018-09-11 Kla-Tencor Corporation Reducing registration and design vicinity induced noise for intra-die inspection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311561A (ja) * 2001-04-11 2002-10-23 Sony Corp パターン形成方法、パターン処理装置および露光マスク
JP4266189B2 (ja) * 2004-07-09 2009-05-20 株式会社東芝 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
JP4686257B2 (ja) * 2005-05-25 2011-05-25 株式会社東芝 マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法
JP2007086586A (ja) * 2005-09-26 2007-04-05 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法
JP4768489B2 (ja) * 2006-03-29 2011-09-07 株式会社東芝 パターン検査方法及びマスクの製造方法
JP4856047B2 (ja) * 2007-11-12 2012-01-18 株式会社東芝 マスクパターン寸法検査方法およびマスクパターン寸法検査装置

Also Published As

Publication number Publication date
JP2010217428A (ja) 2010-09-30
US8280147B2 (en) 2012-10-02
US20100232679A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
US7412671B2 (en) Apparatus and method for verifying an integrated circuit pattern
US7278125B2 (en) Semiconductor integrated circuit pattern verification method, photomask manufacturing method, semiconductor integrated circuit device manufacturing method, and program for implementing semiconductor integrated circuit pattern verification method
JP5341399B2 (ja) パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法
US7194704B2 (en) Design layout preparing method
US8307310B2 (en) Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method
US7594216B2 (en) Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask
US7266801B2 (en) Design pattern correction method and mask pattern producing method
US8151222B2 (en) Method for decomposing designed pattern layout and method for fabricating exposure mask using the same
US7600213B2 (en) Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product
US20050257188A1 (en) Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein
US7890908B2 (en) Method for verifying mask pattern data, method for manufacturing mask, mask pattern verification program, and method for manufacturing semiconductor device
JP2011145564A (ja) マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム
JP5572973B2 (ja) パターン検証方法、検証装置及びプログラム
US6622297B2 (en) Pattern correcting method and pattern verifying method
US20060039596A1 (en) Pattern measuring method, pattern measuring apparatus, photo mask manufacturing method, semiconductor device manufacturing method, and computer program product
JP5187309B2 (ja) フォトマスクの形成方法および半導体装置の製造方法
JP2010122438A (ja) リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置
JP2012042498A (ja) マスクパターン作成方法およびリソグラフィターゲットパターン作成方法
JP2004302110A (ja) マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
JP2006337668A (ja) 半導体装置の製造方法およびレイアウトパターンの作成プログラム
JP2005250360A (ja) マスクパターンの検証装置および検証方法
KR20090072670A (ko) 노광마스크 형성방법 및 이를 이용한 반도체소자 형성방법
CN113050365A (zh) 光学邻近修正方法及系统、掩模版、设备与介质
US8885949B2 (en) Pattern shape determining method, pattern shape verifying method, and pattern correcting method
JP2009092779A (ja) 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5572973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees