JP5572973B2 - パターン検証方法、検証装置及びプログラム - Google Patents
パターン検証方法、検証装置及びプログラム Download PDFInfo
- Publication number
- JP5572973B2 JP5572973B2 JP2009063322A JP2009063322A JP5572973B2 JP 5572973 B2 JP5572973 B2 JP 5572973B2 JP 2009063322 A JP2009063322 A JP 2009063322A JP 2009063322 A JP2009063322 A JP 2009063322A JP 5572973 B2 JP5572973 B2 JP 5572973B2
- Authority
- JP
- Japan
- Prior art keywords
- basic
- data
- pattern
- graphic
- original drawing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
光強度シミュレーションによりシミュレーション結果図形を検出、例えば、リソ・シミュレータによりエラーコンター図形を検出した後、エラーコンター図形をグルーピングする際に、各エラーコンター図形の設計原図(又はOPC処理前の後述するプレ・バイアス処理が施されたパターンデータ)の基本図形(セル)を利用する。即ち、エラーコンター図形の設計原図パターンの基本図形(又は同一形状の領域)を抽出する。多数のエラーコンター図形を、設計原図パターンの基本図形ごとのカテゴリーにまとめて分類することにより、グルーピング率が大幅に向上し、エラーコンター図形について簡易で正確且つ迅速なパターン検証が可能となる。
図1は、本実施形態によるパターン検証装置の概略構成を示すブロック図である。図2は、本実施形態によるパターン検証方法をステップ順に示すフロー図である。
ルールベースのOPC処理では、存在するパターンデータの場所により、予定された形状とならない場合がある。そのため、事前にOPC処理後の形状を想定し、パターンデータの形状を修正(プレ・バイアス処理)した後、OPC処理を実行する。プレ・バイアス処理とは、OPC処理により過補正となってパターンデータにエラーが発生しないように、データパターンに対してOPC処理の言わば逆補正を施す技術である。
重畳判定部4は、エラーコンター図形の対応する基本図形を判定基準として、基本図形の所定部位を原点として重ね合わせる重畳部15と、重ね合わせられたエラーコンター図形を、エラーコンター図形の対応する基本図形に基づいて規定された許容範囲と比較することにより、エラーコンター図形の良否を判定するエラー検証部16とを有して構成される。検証部16では更に、重ね合わせられたエラーコンター図形の差分を算出し、エラーコンター図形の良否を判定する。このとき、当該基本図形を基とするエラーコンター図形の分布を作成することもできる。
先ず、プレ・バイアス処理部11は、設計データの格納部10に格納されたデバイスパターンの設計原図の設計原図パターンを読み出し、設計原図パターンに適宜プレ・バイアス処理を施して、第1の補正データを作成する(ステップS1)。プレ・バイアス処理において、補正パラメータは、例えばOPC過補正シフト等が用いられる。
図3(c)には、第1の補正データ21A,22AがOPC処理されてなる第2の補正データ21B,22Bを示す。OPC処理により、第2の補正データ21B,22Bは各部位で微細段差が形成され、相異なる形状となる。
ステップS3,S4の説明に先立って、本実施形態の比較例における、グルーピングの参照図形、例えばエラーの存するコンター図形であるエラーコンター図形のグルーピングについて述べる。
図4(b)では、破線枠で示すデータ領域内に、エラー部23bを有するコンター図形23Cと共に、その周囲にあるコンター図形24Cの一部が存する。図4(c)では、破線枠で示すデータ領域内に、エラー部23bを有するコンター図形23Cのみが存する。比較例のグルーピングでは、データ領域内に存する図形を認識するため、図4(b)と図4(c)とでは同一のコンター図形23Cを分類対象とするにも係わらず、両者は異なるものとして分類されてしまう。
詳細には、先ず図5(a)に示すように、基本図形抽出部13は、エラーコンター図形のエラー部(図中、×印で示す。)を出力し、イメージ領域(例えばチップイメージ)に座標展開する。
次に図5(b)に示すように、基本図形抽出部13は、座標展開されたエラーコンター図形に基づいて、設計データの格納部10からその対応する設計原図パターンの基本図形(例えば最下層セル)のセル情報を読み出す。セル情報は、セル名、座標、ミラー、回転、オフセット(セル原点とエラー部との相対的位置関係)等である。一般的に設計原図では、設計原図パターンに適宜階層を持たせており、セル(マクロ)単位で同じ名称(セル名)とされている。ここで、基本図形としては、設計原図のデータ内の最下層セルとするが、場合に応じて、適宜そのいくつか上層のセルとしても良い。
(a)の設計原図パターン25をミラー無し/回転無しとする。(b)の設計原図パターン25はミラー無し/回転有り(270°)である。(c)の設計原図25はミラー無し/回転有り(180°)である。(d)の設計原図パターン25はミラー有り(Y方向)/回転無しである。これらのミラー、回転の情報を取得することにより、(a)〜(d)の設計原図パターン25は全て基本図形を同じくするものであることが判る。
詳細には、図5(c)に示すように、図5(b)におけるエラーコンター図形から抽出された基本図形を図形A,Bとし、図5(d)に示すように、グルーピング部14は、各図形(ここでは図形Aを例示する。)に対応するエラーコンター図形(基本図形を同じくするエラーコンター図形)をその平面座標((X1,Y1),(X2,Y2)・・・)等で整理して分類する。
このように本実施形態では、エラーコンター図形を基本図形のカテゴリーごとにまとめて分類するため、上記した比較例に較べてグルーピング率が格段に向上し、パターン検証に要する手間及び時間を大幅に短縮することができる。
図9(a)に、エラーコンター図形であるコンター図形21C,22C,・・・を、対応する基本図形を判定基準として重ね合わせる様子を示す。
詳細には、図9(a)の円C内を拡大した図9(b)に示すように、基本図形の外形線L0を中心として内外に一対の基準線L1,L2を適宜設定し、基準線L1,L2で規定された許容範囲内にエラーコンター図形の外形線が収まるか逸脱するかで、各エラーコンター図形の良否を決定することが考えられる。一対の基準線L1,L2は、基本図形の外形線L0を中心とした同一幅とする以外にも、図示のように、内方又は外方に偏りを持たせて(図示の例では外方に偏りを持たせている。)許容範囲を設定しても良い。このように許容範囲を設定することにより、基本図形の種類又はエラーの種類に応じたきめ細かなパターン検証が可能となり、簡易且つ迅速にエラーコンター図形の良否を判定することができる。
ステップS5〜S7の結果の情報に基づいて、当該エラーコンター図形の座標とエラー部の情報を得ることができる。パターン検証装置は、当該情報により、当該エラーコンター図形の当該エラー部を基本図形との関係で修正ように、逆変換値を算出し、例えばステップS1のプレ・バイアス処理、ステップS2のOPC処理等に適宜フィードバックする。
例えば、フォトリソグラフィーにより、半導体基板上、或いは半導体基板に形成された加工対象膜上のレジストにデバイスパターンを形成する場合には、上記の設計データに基づいて、各層に対応するフォトマスクを形成する。これらのフォトマスクを用いて、例えばステッパーによりレジストにフォトマスクのマスクパターンを露光し、現像等を行う。これにより、レジストが加工されてレジストパターンが形成される。レジストパターンをマスクとして用いて、各種のエッチング(ドライエッチング又はウェットエッチング)、イオン注入等を行う。その後、レジストパターンは灰化処理等により除去されることが多い。以上により、半導体基板、或いは半導体基板上の絶縁膜又は導電膜等が加工されてなる各種のデバイスパターン(ゲート電極、所定の絶縁構造物、配線、不純物領域等)が形成され、各種の半導体装置(MISトランジスタ、半導体メモリ(EEPROM、DRAM、FeRAM等)、バイポーラトランジスタ等)とされる。
同様に、電子線ホログラフィー装置の調節方法の各ステップ(図2のステップS1〜S7等)は、例えば図2のコンピュータのRAMやROM等に記憶されたプログラムであるソフトウェアA,Bが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。
前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を複数の第2のデータとして認識する工程と、
前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、
前記複数の第2のデータを前記基本図形ごとに分類する工程と
を含むことを特徴とするパターン検証方法。
(付記4)前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする付記2又は3に記載のパターン検証方法。
前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を複数の第2のデータとして認識する判定部と、
前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する抽出部と、
前記複数の第2のデータを前記基本図形ごとに分類する分類部と
を含むことを特徴とするパターン検証装置。
前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を複数の第2のデータとして認識する工程と、
前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、
前記複数の第2のデータを前記基本図形ごとに分類する工程と
をコンピュータに実行させるプログラム。
分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定するステップを更にコンピュータに実行させる付記15に記載のプログラム。
前記第2のデータの良否を判定する際に、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲を判定基準とすることを特徴とする付記16に記載のプログラム。
前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする付記16又は17に記載のプログラム。
前記複数の第2のデータの前記基本図形の抽出は、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行われることを特徴とする付記15〜18のいずれか1項に記載のプログラム。
2 判定部
3 分類部
4 重畳判定部
11 プレ・バイアス処理部
12 OPC処理部
13 基本図形抽出部
14 グルーピング部
15 重畳部
16 エラー検証部
21,22,25,26 設計原図パターン
23 基本図形
21A,22A 第1の補正データ
21a,22a プレ・バイアス補正部
21B,22B 第2の補正データ
21C,22C,23C,24C コンター図形
21b,22b エラー部
Claims (16)
- 複数の設計原図パターンを補正して、複数の第1のデータを作成する工程と、
前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を、第1のパターンを有する複数の第2のデータとして認識する工程と、
前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、
前記第1のパターンに対応する前記基本図形を第1の基本図形とし、前記第1の基本図形と同一の形状を有する図形又は前記第1の基本図形を回転又は反転させた図形を前記複数の設計原図パターンの前記基本図形から抽出して第2の基本図形とし、前記第1の基本図形及び前記第2の基本図形に対応する前記複数の第2のデータを第1のカテゴリーとして分類する工程と、
分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定する工程と
を含むことを特徴とするパターン検証方法。 - 前記複数の第2のデータの良否を判定する際に、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲を判定基準とすることを特徴とする請求項1に記載のパターン検証方法。
- 前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする請求項1又は2に記載のパターン検証方法。
- 前記複数の第2のデータの前記基本図形の抽出は、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行われることを特徴とする請求項1〜3のいずれか1項に記載のパターン検証方法。
- 前記複数の第1のデータは、前記複数の設計原図パターンを光近接効果補正することにより作成されることを特徴とする請求項1〜4のいずれか1項に記載のパターン検証方法。
- 前記複数の第1のデータは、前記光近接効果補正の後に当該光近接効果補正を修正する補正をすることにより作成されることを特徴とする請求項5に記載のパターン検証方法。
- 複数の設計原図パターンを補正して、複数の第1のデータを作成する補正部と、
前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を、第1のパターンを有する複数の第2のデータとして認識する判定部と、
前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する抽出部と、
前記第1のパターンに対応する前記基本図形を第1の基本図形とし、前記第1の基本図形と同一の形状を有する図形又は前記第1の基本図形を回転又は反転させた図形を前記複数の設計原図パターンの前記基本図形から抽出して第2の基本図形とし、前記第1の基本図形及び前記第2の基本図形に対応する前記複数の第2のデータを第1のカテゴリーとして分類する分類部と、
分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定する重畳判定部と
を含むことを特徴とするパターン検証装置。 - 前記重畳判定部は、重ね合わせられた前記複数の第2のデータを、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲と比較することにより、前記複数の第2のデータの良否を判定することを特徴とする請求項7に記載のパターン検証装置。
- 前記重畳判定部は、前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする請求項7又は8に記載のパターン検証装置。
- 前記分類部は、前記複数の第2のデータの前記基本図形の抽出を、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行うことを特徴とする請求項7〜9のいずれか1項に記載のパターン検証装置。
- 前記補正部は、前記複数の第1のデータを、前記複数の設計原図パターンを光近接効果補正することにより作成することを特徴とする請求項7〜10のいずれか1項に記載のパターン検証装置。
- 前記補正部は、前記複数の第1のデータを、前記光近接効果補正の後に当該光近接効果補正を修正する補正をすることにより作成することを特徴とする請求項11に記載のパターン検証装置。
- 複数の設計原図パターンを補正して、複数の第1のデータを作成する工程と、
前記複数の第1のデータについて光強度シミュレーションを行った複数のシミュレーション結果図形の許容の可否を判定し、前記複数のシミュレーション結果図形のうち許容されないと判定された複数のシミュレーション結果図形を、第1のパターンを有する複数の第2のデータとして認識する工程と、
前記複数の第2のデータのそれぞれに対応する前記複数の設計原図パターンの基本図形を抽出する工程と、
前記第1のパターンに対応する前記基本図形を第1の基本図形とし、前記第1の基本図形と同一の形状を有する図形又は前記第1の基本図形を回転又は反転させた図形を前記複数の設計原図パターンの前記基本図形から抽出して第2の基本図形とし、前記第1の基本図形及び前記第2の基本図形に対応する前記複数の第2のデータを第1のカテゴリーとして分類する工程と、
分類された前記複数の第2のデータを、対応する前記基本図形の所定部位を原点として同一原点で重ね合わせて前記複数の第2のデータの良否を判定するステップと
をコンピュータに実行させることを特徴とするプログラム。 - 前記第2のデータの良否を判定する際に、前記複数の第2のデータの対応する前記基本図形に基づいて規定された許容範囲を判定基準とすることを特徴とする請求項13に記載のプログラム。
- 前記重ね合わせられた前記複数の第2のデータの差分に基づいて、前記複数の第2のデータの良否を判定することを特徴とする請求項13又は14に記載のプログラム。
- 前記複数の第2のデータの前記基本図形の抽出は、予め定められた前記基本図形の名称、前記基本図形の各部の座標、前記基本図形の各部の長さ及び幅のうちのいずれか1種に基づいて行われることを特徴とする請求項13〜15のいずれか1項に記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009063322A JP5572973B2 (ja) | 2009-03-16 | 2009-03-16 | パターン検証方法、検証装置及びプログラム |
US12/700,820 US8280147B2 (en) | 2009-03-16 | 2010-02-05 | Pattern verification method, pattern verification apparatus, and pattern verification program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009063322A JP5572973B2 (ja) | 2009-03-16 | 2009-03-16 | パターン検証方法、検証装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010217428A JP2010217428A (ja) | 2010-09-30 |
JP5572973B2 true JP5572973B2 (ja) | 2014-08-20 |
Family
ID=42730743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009063322A Expired - Fee Related JP5572973B2 (ja) | 2009-03-16 | 2009-03-16 | パターン検証方法、検証装置及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8280147B2 (ja) |
JP (1) | JP5572973B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5958212B2 (ja) * | 2012-09-11 | 2016-07-27 | 富士通セミコンダクター株式会社 | パターンマッチング方法、マスクパターンの生成方法、及び、ライブラリの構築方法 |
US9483819B2 (en) | 2013-01-29 | 2016-11-01 | Kla-Tencor Corporation | Contour-based array inspection of patterned defects |
US8661372B1 (en) | 2013-02-04 | 2014-02-25 | United Microelectronics Corp. | Optical proximity correction method |
US10074167B2 (en) | 2015-12-06 | 2018-09-11 | Kla-Tencor Corporation | Reducing registration and design vicinity induced noise for intra-die inspection |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002311561A (ja) * | 2001-04-11 | 2002-10-23 | Sony Corp | パターン形成方法、パターン処理装置および露光マスク |
JP4266189B2 (ja) * | 2004-07-09 | 2009-05-20 | 株式会社東芝 | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム |
JP4768251B2 (ja) * | 2004-11-01 | 2011-09-07 | 株式会社東芝 | 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法 |
JP4686257B2 (ja) * | 2005-05-25 | 2011-05-25 | 株式会社東芝 | マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法 |
JP2007086586A (ja) * | 2005-09-26 | 2007-04-05 | Renesas Technology Corp | マスクパターン設計方法および半導体装置の製造方法 |
JP4768489B2 (ja) * | 2006-03-29 | 2011-09-07 | 株式会社東芝 | パターン検査方法及びマスクの製造方法 |
JP4856047B2 (ja) * | 2007-11-12 | 2012-01-18 | 株式会社東芝 | マスクパターン寸法検査方法およびマスクパターン寸法検査装置 |
-
2009
- 2009-03-16 JP JP2009063322A patent/JP5572973B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-05 US US12/700,820 patent/US8280147B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010217428A (ja) | 2010-09-30 |
US8280147B2 (en) | 2012-10-02 |
US20100232679A1 (en) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7412671B2 (en) | Apparatus and method for verifying an integrated circuit pattern | |
US7278125B2 (en) | Semiconductor integrated circuit pattern verification method, photomask manufacturing method, semiconductor integrated circuit device manufacturing method, and program for implementing semiconductor integrated circuit pattern verification method | |
JP5341399B2 (ja) | パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法 | |
US7194704B2 (en) | Design layout preparing method | |
US8307310B2 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
US7594216B2 (en) | Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask | |
US7266801B2 (en) | Design pattern correction method and mask pattern producing method | |
US8151222B2 (en) | Method for decomposing designed pattern layout and method for fabricating exposure mask using the same | |
US7600213B2 (en) | Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product | |
US20050257188A1 (en) | Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein | |
US7890908B2 (en) | Method for verifying mask pattern data, method for manufacturing mask, mask pattern verification program, and method for manufacturing semiconductor device | |
JP2011145564A (ja) | マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム | |
JP5572973B2 (ja) | パターン検証方法、検証装置及びプログラム | |
US6622297B2 (en) | Pattern correcting method and pattern verifying method | |
US20060039596A1 (en) | Pattern measuring method, pattern measuring apparatus, photo mask manufacturing method, semiconductor device manufacturing method, and computer program product | |
JP5187309B2 (ja) | フォトマスクの形成方法および半導体装置の製造方法 | |
JP2010122438A (ja) | リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 | |
JP2012042498A (ja) | マスクパターン作成方法およびリソグラフィターゲットパターン作成方法 | |
JP2004302110A (ja) | マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法 | |
JP2006337668A (ja) | 半導体装置の製造方法およびレイアウトパターンの作成プログラム | |
JP2005250360A (ja) | マスクパターンの検証装置および検証方法 | |
KR20090072670A (ko) | 노광마스크 형성방법 및 이를 이용한 반도체소자 형성방법 | |
CN113050365A (zh) | 光学邻近修正方法及系统、掩模版、设备与介质 | |
US8885949B2 (en) | Pattern shape determining method, pattern shape verifying method, and pattern correcting method | |
JP2009092779A (ja) | 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5572973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |