JP2009092779A - 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム - Google Patents

半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム Download PDF

Info

Publication number
JP2009092779A
JP2009092779A JP2007261320A JP2007261320A JP2009092779A JP 2009092779 A JP2009092779 A JP 2009092779A JP 2007261320 A JP2007261320 A JP 2007261320A JP 2007261320 A JP2007261320 A JP 2007261320A JP 2009092779 A JP2009092779 A JP 2009092779A
Authority
JP
Japan
Prior art keywords
pattern
layout
evaluation
numerical value
dimensional map
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007261320A
Other languages
English (en)
Inventor
Tomoji Yoshikawa
智史 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007261320A priority Critical patent/JP2009092779A/ja
Publication of JP2009092779A publication Critical patent/JP2009092779A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】半導体素子のパターンのレイアウトを作成する際に、シミュレーションを行うことなくパターンのレイアウトから、当該レイアウトのうち特定のパターンを容易且つ確実に検出する。
【解決手段】TCCの固有ベクトルを算出し、第1の評価領域と第2の評価領域とで異なる第1の数値を配して、ビットマップで2次元マップを作成する。パターンのレイアウトを2次元マップと比較して、レイアウトのうち第1の評価領域及び第2の評価領域と合致する部分について評価値を算出する。評価値を基準値と比較し、基準値よりも小さい評価値の付与されたレイアウトの部分を、光学的に露光転写が不都合な特定パターンとして検出する。
【選択図】図8

Description

本発明は、半導体素子のパターンのレイアウトを作成する半導体装置の設計方法及び半導体装置の製造方法、並びにプログラムに関する。
近年、半導体集積回路の高集積化による微細化に伴い、フォトリソグラフィー工程において、光近接効果の影響が顕著に現れるようになってきており、設計データ通りの転写パターンを得ることが困難になっている。この微細化により生じた問題を解決するために、例えば特許文献1のように光近接効果の影響を予測し、設計データ通りの転写パターンが得られるように、設計時のパターンデータを補正する光近接効果補正(OPC:Optical Proximity Correction)技術が用いられている。
光近接効果の影響は、光学系の光源に用いられる波長や光源形状、また、レンズの開口数等により異なる。そのため、設計されたパターンによっては光近接効果の影響を強く受けてしまう配置が存在する。このように光近接効果の影響を強く受けるパターンでは、設計データ通りの寸法・形状になるようにOPC処理を施しても補正が不十分になってしまうことや、他のパターンに比べてコントラストや焦点深度など、マージンが少なくなってしまうことが問題となっている。そのため、このようなパターンを事前に探し出し、設計データの修正や超解像技術を適用する等の対応が必要となっている。このような光学的に弱いパターンを検出するために、シミュレーションによって半導体基板(半導体ウェーハ)へ転写されるパターン像を予測し、その寸法や形状を用いて光学的に弱くなるパターンを検出する方法や、経験等から危険とされるパターンをデータベース等に蓄積し、例えば特許文献2のように危険パターンとパターンマッチングを行い、パターンを検出する方法が用いられるようになっている。
特開2003−257842号公報 特開2003−92237号公報
従来、光学系が苦手とするようなパターン形状・配置は、設計データが規定を満たしているか確認するデザインルールチェック(DRC)では確認できないため、転写されるパターン像をシミュレーションによって求め、その寸法や形状から近接効果の影響を強く受けるパターンを検出しなければならない。この方法では転写されるパターン像をシミュレーションで計算する必要があり、シミュレーションに要する時間が大きいことが問題となっている。
本件は、上記の課題に鑑みてなされたものであり、半導体素子のパターンのレイアウトを作成する際に、シミュレーションを行うことなくパターンのレイアウトから、当該レイアウトのうち特定のパターンを容易且つ確実に検出する半導体装置の設計方法及び半導体装置の製造方法を提供することを目的とする。
本件では、半導体素子のパターンのレイアウトを作成する半導体装置の設計方法を対象とする。本件の設計方法は、少なくとも1種の評価領域を特定し、当該評価領域に第1の数値を付与して2次元マップを作成する第1のステップと、前記レイアウトを前記2次元マップと比較して、前記レイアウトのうち前記評価領域と合致する部分について、前記第1の数値に基づいて第2の数値を付与する第2のステップと、前記第2の数値を予め設定された第3の数値と比較し、前記レイアウトのうちで特定の前記パターンを検出する第3のステップとを含む。
本件では、上記の設計方法を適応した半導体装置の製造方法を対象とする。本件の製造方法は、少なくとも1種の評価領域を特定し、当該評価領域に第1の数値を付与して2次元マップを作成する第1のステップと、半導体素子のパターンのレイアウトを前記2次元マップと比較して、前記レイアウトのうち前記評価領域と合致する部分について、前記第1の数値に基づいて第2の数値を付与する第2のステップと、前記第2の数値を予め設定された第3の数値と比較し、前記レイアウトのうちで特定の前記パターンを検出する第3のステップとを含む第1の工程と、特定の前記パターンのデータが加味されて作成された前記レイアウトに基づいて作製されたフォトマスクを用い、リソグラフィーにより前記レイアウトの前記パターンを半導体基板上に転写する第2の工程とを含む。
本件のプログラムは、上記の設計方法の各ステップをコンピュータに実行させるためのものである。
本件によれば、半導体素子のパターンのレイアウトを作成する際に、シミュレーションを行うことなくパターンのレイアウトから、当該レイアウトのうち特定のパターンを容易且つ確実に検出することができる。
―本発明の基本骨子―
本発明では、少なくとも1種の評価領域を特定し、当該評価領域に第1の数値を付与してなる2次元マップを作成し、半導体素子のパターンのレイアウトを2次元マップと比較して、レイアウトのうち評価領域と合致する部分について、第1の数値に基づいて第2の数値を付与し、第2の数値を予め設定された第3の数値と比較して、レイアウトのうちで特定のパターンを検出する。
具体的には、評価領域として、特定パターンに正の評価を与える第1の評価領域と、特定パターンに負の評価を与える第2の評価領域とを特定し、第1の評価領域と第2の評価領域とで異なる第1の数値を配する。そして、第2の評価領域に対応した特定パターンを可及的に除外し、当該特定パターンのないレイアウトのデータを作成する。
ここでは、2次元マップとして、半導体ウェーハ上に転写されるパターンが周辺から受ける光学的な特性を例えばビットマップ形式で表現する。例えば、露光照明がいわゆる輪帯照明である場合の2次元マップの一例を図1に示す。ここで、それぞれ同心円状に第1の評価領域及び第2の評価領域が示されている。この2次元マップでは、ビットマップのピクセル毎に第1の数値を配することにより、従来技術の如きシミュレーションを用いることなく、2次元マップとパターンとを重ね合わせて、第2の評価領域、即ち形成危険領域(ホットスポット)に対応した特定パターンを抽出する。
以下、本発明の基本原理である、光学的な特徴を得る方法について説明する。
半導体ウェーハ面に転写されるパターンは、この面上の光強度分布によって求まる。光強度分布は、マスクパターンと、光学的特性を表す相互透過係数(TCC:Transmission Cross Coefficient)とにより表すことができる。TCCは、光源波長や光源(露光照明)の形状、レンズの開口数等により定まる係数であり、空間周波数成分のペアの干渉によって形成される干渉縞の伝達の大きさを意味する。これらを用いて光強度分布は式1のように表される。
Figure 2009092779
式1では、求めたい光強度が座標空間で表されるのに対し、右辺は空間周波数で表されるため、光学的な特徴を座標空間上で現すことは出来ない。4次元で表されるTCCは特異値分解(SVD)として知られる数学的操作により2つの関数に分解でき、式2に示すように固有値σと固有ベクトルΦとで表すことができる。
Figure 2009092779
TCCを式2で表すことにより、式1の光強度分布をコヒーレント系の和(SOCS: Sum Of Coherent Systems)として、式3で求められる。
Figure 2009092779
ここで、φk,gはそれぞれ座標空間上での固有ベクトル(2次元マップ)、マスクパターンを意味している。式3は、2次元マップとマスクパターンとのコンボリューションの絶対値2乗が光強度になることを示しており、各固有ベクトルに対応する固有値で重み付けがされている。即ち、マスクパターンが半導体ウェーハに転写される際に受ける光近接効果の影響は固有ベクトルで表される。式3において、全ての固有値について計算を行えば式1と等しい計算結果になるが、固有値の大きさは図2に示すように、2次関数的に小さくなるため全ての固有値について計算せずとも、値の大きな固有値について計算すれば十分に有効な値が得られる。図2では、輪帯照明(annular)、クロスポール照明(crosspole)、円状照明(conventional)の3種の露光照明について、固有値番号に対する固有値の大きさを示している。
求めた2次元マップを用いて、光学的に弱いパターンを検出する方法について述べる。式3において、例えば影響度の最も大きい固有値の絶対値が最大の2次元マップに注目する。1つの固有値について計算を行った場合、この固有値により定まる光強度は対応する2次元マップとマスクパターンとのコンボリューションで表される。即ち、2次元マップとパターンとを重ねたときに、2次元マップの中心部と重なっている点における光強度は、周辺部分の2次元マップとパターンとの合成積で求まる。同様にマスク上の各点について、2次元マップの中心部と重ねて合成積を計算することにより、光強度分布が求まる。
例えば一例として、後述する実施形態における図5(a)に示す露光照明を用いる場合について考える。この露光照明では、図中の白い部分は光の透過領域であり、黒い部分は遮光領域とされている。図5(a)の露光照明を用いると、図5(b)の2次元マップを得ることができる。このとき、図6のようなホールパターンを設計する場合に、それぞれのホールパターンの中心部に2次元マップの中心部を合わせると、図6(a)のホールパターンでは、それぞれのホールパターン同士が互いに強め合っていることが判る。逆に、図6(b)のホールパターンでは、正方格子上に配置されたパターン同士は問題ないが、格子上のホールパターンに囲まれるホールパターンAは、周辺のホールパターンから光強度が弱められる負の影響を受ける。このとき、ホールパターンAも周辺のホールパターンを弱める位置にあるが、最も弱められるホールパターンは周辺のホールパターンから最も強く影響を受けるホールパターンAであることが判るため、ホールパターンAを光学的に弱いパターンとして検出することができる。このように、2次元マップとパターンとを重ね合わせてゆくことにより、光学条件から求めた2次元マップを用いて、光学的に弱くなるパターンを検出することができる。
実際に、ホットスポットのように光学的に不都合なパターンを検出するためには、固有ベクトルを分布で持つのではなく、短形に単純化してもよい。この場合、パターンと重ね合わせて負の効果を受ける箇所の矩形と重なるパターンを評価し、一定値以上の評価値(第3の数値)になる箇所を最終的に検出すればよい。
また、固有ベクトルを求める際に、異なる光学条件に対応するTCCを計算し、その差分から固有ベクトルを求めてもよい。この場合、TCCの差分は光学条件の違いによる光強度の変化を表し、光学条件が変動した際に半導体ウェーハ上で変化量が大きくなる位置、マージンの少ない位置を読み取ることができる。例えば、フォーカスを変動させて求めたTCCとの差分を用いると、フォーカスが変動した場合に変化量が大きい箇所を読み取ることができる。例えば図9は、図5(a)の露光照明を用い、フォーカス位置を0.1μm変化させたTCCの差分値から算出して作成した2次元マップである。
また、上記した概念を用いると、2次元マップを作成する際に、TCCの固有ベクトルを用いる代わりに、パターンの配置を望まない位置情報を使用し、デザインルールの評価を行うことができる。これにより、従来のように最小寸法及び最小スペースや、隣接するパターンとの距離でデザインルールを定義するのではなく、パターンの配置状態をデザインルールに取り入れることができる。
更には、2次元マップを作成する際に、TCCの固有ベクトルの算出に加えて、パターンの配置を望まない位置情報を併用し、光学的なホットスポット及びパターンを配置したくない位置情報に対応した特定パターンを抽出することもできる。この構成により、光学的な要請に加えて、パターンの配置を望まない固有の要請にも配慮した、より緻密なパターンデータの作成が可能となる。
―本発明を適用した好適な諸実施形態―
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
[第1の実施形態]
本実施形態では、半導体装置のレイアウトの設計方法を開示する。
図3は、第1の実施形態で用いる半導体装置の設計装置の概略構成を示すブロック図である。
(レイアウトの設計装置の構成)
この設計装置は、2次元マップを作成するマップ作成部1と、マップ作成部1で作成された2次元マップのデータを記憶・格納するデータベース2と、データベース2から所定の2次元マップを選定して取り出すマップ選定部3と、半導体素子を構成するパターンのレイアウトを2次元マップと比較して評価値を算出する評価値算出部4と、評価値算出部4で算出された評価値を予め設定された基準値と比較する基準値比較部5と、基準値比較部5による比較結果に基づいて、レイアウトのうちの特定パターンを検出する特定パターン検出部6とを有して構成されている。
マップ作成部1は、使用する露光照明の形状及びレンズの開口数等に基づき、上記した式1〜式3を用いてTCCの固有ベクトルを算出し、例えばビットマップで2次元マップを画像表示する。2次元マップを作成するに際して、マップ作成部1は、特定パターンに正の評価を与える第1の評価領域と、特定パターンに負の評価を与える第2の評価領域とを特定し、第1の評価領域と第2の評価領域とで異なる第1の数値を配する。例えば、第1の評価領域には「+1」を、第2の評価領域には「−1」を付与する。更に、露光光が合焦していない(フォーカスエラーが生じている)場合等に応じて、より高い負の評価として「−2」等が第2の評価領域に付与されることもある。
マップ選定部3は、使用する露光照明の形状及びレンズの開口数等を表すパラメータが入力されると、当該パラメータに従ってデータベース2にアクセスし、該当する2次元マップが格納されている場合には、データベース2からその2次元マップを読み出す。データベース2及びマップ選定部3を用いることにより、パターン設計時にマップ作成部1で逐一TCCの固有ベクトルを算出することを要せず、簡略化されたパラメータをマップ選定部3に入力するだけで所望の2次元マップを取得することができる。勿論、データベース2及びマップ選定部3を用いることなく、パターン設計時にマップ作成部1で逐一TCCの固有ベクトルを算出する構成を採用しても良い。
評価値算出部4は、パターンのレイアウトを2次元マップと比較して、レイアウトのうち第1の評価領域及び第2の評価領域と合致する部分について、各々の第1の数値に基づいて第2の数値を付与し、評価値を算出する。ここでは、レイアウトのうち着目するパターンの中心部に2次元マップの中心部を合わせ、第1の評価領域及び第2の評価領域の第1の数値を用いて、着目するパターンに第2の数値を付与してゆく。
基準値比較部5は、例えばホットスポットであるか否かを判断する第3の数値が予め定められており、この第3の数値を基準値として用いて、例えば当該基準値よりも小さい、絶対値の大きい負数である評価値の有無を判断する。
特定パターン検出部6は、基準値比較部5で基準値よりも小さい評価値の付与されたレイアウトの部分を、光学的に露光転写が不都合な特定パターンとして検出する。
(半導体装置の設計方法)
図4は、第1の実施形態による半導体装置の設計方法をステップ順に示すフロー図である。ここでは、複数のホールパターンからなるレイアウトを設計する場合を例示する。
本実施形態では、図5(a)に示す露光照明を用いる。この露光照明10は、輪帯パターン11と、その周囲に配された4つの光透過領域12aからなるクアドラポールパターン12とから構成されている。この露光照明10を用いて、図6(b)に示すホールパターンからなるレイアウトの設計方法について説明する。
先ず、マップ作成部1は、使用する露光照明の形状及びレンズの開口数等に基づき、上記した式1〜式3を用いて、上記のようにTCCの固有ベクトルを算出し、ビットマップで2次元マップを画像表示する(ステップS1)。画像表示された2次元マップを図5(b)に示す。ここで、2次元マップの中心部に評価対象のパターンを配した場合に、当該パターンに対して互いに光強度を強める関係となるパターン形成領域を第1の評価領域、当該パターンに対して互いに光強度を弱める関係となるパターン形成領域を第2の評価領域と記す。図示の便宜上、図5(b)の第2の評価領域に網目を付す。
ここで、マップ作成部1は、第1の評価領域と第2の評価領域とで異なる第1の数値を配する。ここでは、図7(a)に示すように、第1の評価領域には「+1」を、第2の評価領域には「−1」を適宜付与する。
ここで、マップ作成部1で作成された上記の2次元マップのデータがデータベース2に格納されている場合には、使用する露光照明の形状及びレンズの開口数等を表すパラメータをマップ選定部3に入力する。マップ選定部3は、当該パラメータに従ってデータベース2にアクセスし、該当する2次元マップが格納されている場合には、データベース2からその2次元マップを読み出す(ステップS1')。
続いて、評価値算出部4は、パターンのレイアウトを2次元マップと比較して、レイアウトのうち第1の評価領域及び第2の評価領域と合致する部分について、各々の第1の数値に基づいて第2の数値を付与し、評価値を算出する。
図6(b)のレイアウトは、2次元のビットマップにより例えば図7(b)のように定義される。ここで、各ホールパターンには便宜上「+1」が均一に付与される。
詳細には、評価値算出部4は、レイアウトのうち評価対象とするパターンの中心部に2次元マップの中心部を合わせる(ステップS2)。図8(a)に示すように、第1の評価領域及び第2の評価領域の第1の数値を用いて、評価対象とするパターンに第2の数値を付与し、評価値を算出する(ステップS3)。全てのホールパターンについて順次ステップS2,S3を実行してゆく(ステップS4)。
ここでは、パターンと2次元マップとの重なっている位置における積の総和が評価点aの位置で受ける近接効果の評価値になる。評価点aでは評価点bの存するパターンから第2の数値として1×1×3=3が付与される。同様に、評価点cの存するパターンから1×1×1=1が、評価点dの存するパターンから1×1×3=3が、評価点eの存するパターンから−1×1×9=−9がそれぞれ付与される。更に評価点aのあるパターン自身から第2の数値として1×1×9=9が付与される。以上から、評価点aにおける評価値は3+1+3−9+9=7となる。同様にして、評価点b〜eの各位置に2次元マップを順次重ねてゆき、評価した結果を図8(b)に示す。なお、本実施形態では簡易的に各パターンの中心位置でのみ評価したが、実際にはパターン内の各点においても評価を行う。
続いて、基準値比較部5は、ホットスポットであるか否かを判断する第3の数値が予め定められており、この第3の数値を基準値として用いて、レイアウトのうちで、例えば当該基準値よりも小さい、絶対値の大きい負数である評価値の有無を判断する(ステップS5)。ここでは、基準値として例えば0を設定しておく。
図8(b)の例では、基準値比較部5は、レイアウトのうち中心部に位置するホールパターンAが周辺のホールパターンに比べて評価値が低く、第3の数値よりも小さい値である旨の判断を行う。
続いて、特定パターン検出部6は、基準値比較部5で基準値よりも小さい評価値の付与されたレイアウトの部分を、光学的に露光転写が不都合な特定パターンとして検出する(ステップS6)。
図8(b)の例では、特定パターン検出部6は、ホールパターンAを特定パターンとして検出する。
このように、図8(b)のレイアウトでは、ホールパターンAを回避するように、適宜パターン設計を行えば良い。
以上説明したように、本実施形態によれば、半導体素子のパターンのレイアウトを作成する際に、シミュレーションを行うことなくパターンのレイアウトから、当該レイアウトのうち特定のパターン、ここでは光学的に露光転写が不都合な特定パターンを容易且つ確実に検出することができる。
[変形例]
ここで、第1の実施形態の諸変形例について説明する。これらの変形例においては便宜上、第1の実施形態に対応する構成要素等について同符号を付して詳しい説明を省略する。
(変形例1)
本例では、固有ベクトルを求める際に、異なる光学条件に対応するTCCを計算し、その差分値から固有ベクトルを求める。
詳細には、図4のステップS1において、マップ作成部1は、露光光が合焦した状態に基づくTCCと、当該合焦状態からフォーカス位置を結像面から所定値変化させた(フォーカスエラーが生じている)状態に基づくTCCとの差分値を算出し、この差分値から固有ベクトルを求め、第1の評価領域と第2の評価領域とで異なる第1の数値を配してビットマップで2次元マップを画像表示する。
図9は、図5(a)の露光照明を用い、フォーカス位置を合焦状態から所定値として0.1μm変化させたTCCの差分値から算出して作成した2次元マップである。
ここでは、図10(a)に示すように、第1の評価領域には「+1」を、第2の評価領域には「−1」又は「−2」を適宜付与する。
ここで、マップ作成部1で作成された上記の2次元マップのデータがデータベース2に格納されている場合には、使用する露光照明の形状及びレンズの開口数、フォーカス位置の変化量等を表すパラメータをマップ選定部3に入力する。ステップS1'において、マップ選定部3は、当該パラメータに従ってデータベース2にアクセスし、該当する2次元マップが格納されている場合には、データベース2からその2次元マップを読み出す。
図4のステップS1において作成した図10(a)の2次元マップを用いて、ステップS2〜S4を経て評価した結果を図10(b)に示す。本例では図示のように、レイアウトの中心部に配されたホールパターンAの評価値が極端に低い結果となった。
そして、ステップS5,S6を経て、ホールパターンAが光学的に露光転写が不都合な特定パターンとして検出する。
このように、図8(b)のレイアウトでは、ホールパターンAを回避するように、適宜パターン設計を行えば良い。設計したパターンの一例を図11に示す。図中、回避領域21は、当該回避領域21の位置にパターンを配置すると焦点深度等のマージンが低下することが予想されるので、この位置を避けてパターンを配置した。
以上説明したように、本例によれば、半導体素子のパターンのレイアウトを作成する際に、シミュレーションを行うことなくパターンのレイアウトから、当該レイアウトのうち特定のパターン、ここでは光学的に露光転写が不都合な特定パターンを、フォーカス状態を変えることで評価を強調して、容易且つ更に確実に検出することができる。
(変形例2)
本例では、露光照明として輪帯照明を用いた場合について例示する。
詳細には、図12(a)に示すパターンからなるレイアウトの設計方法について説明する。図12(a)のレイアウトは、2次元のビットマップにより定義されており、各パターンには便宜上「+1」が均一に付与される。
本例では、図4のステップS1において、マップ作成部1は、図12(b)のような2次元マップを画像表示する。
図12(b)の2次元マップを用いて、ステップS2〜S4を経て図12(a)に示すレイアウトを評価した結果を図12(c)に示す。本例では図示のように、レイアウトの左端に配された破線円内に示すパターンBの評価値が極端に低い結果となった。
そして、ステップS5,S6を経て、パターンBが光学的に露光転写が不都合な特定パターンとして検出する。
このように、図12(a)のレイアウトでは、パターンBを回避するように、適宜パターン設計を行えば良い。
以上説明したように、本例によれば、半導体素子のパターンのレイアウトを作成する際に、シミュレーションを行うことなくパターンのレイアウトから、当該レイアウトのうち特定のパターン、ここでは光学的に露光転写が不都合な特定パターンを容易且つ更に確実に検出することができる。
(変形例3)
本例では、2次元マップを作成する際に、TCCの固有ベクトルを用いる代わりに、パターンの配置を望まない位置情報を使用し、デザインルールの評価を行う。
詳細には、図4のステップS1において、マップ作成部1は、入力に応じて、ビットマップ上で評価領域、ここではパターンの配置を望む(或いは問題視しない)第1の評価領域及びパターンの配置を望まない第2の評価領域を表示し、2次元マップを作成する。作成された2次元マップの一例を図13(a)に示す。第1の評価領域には「+1」を、第2の評価領域には「−1」を付与する。
図13(a)の2次元マップを用いて、ステップS2〜S4を経てレイアウトを評価した結果を図13(b)に示す。本例では図示のように、レイアウトの中央に配された破線円内に示すパターンCの評価値が極端に低い結果となった。
そして、ステップS5,S6を経て、パターンCが露光転写を望まない不都合な特定パターンとして検出する。
このように、図13(b)のレイアウトでは、パターンCを回避するように、適宜パターン設計を行えば良い。
以上説明したように、本例によれば、半導体素子のパターンのレイアウトを作成する際に、パターンのレイアウトから、当該レイアウトのうち特定のパターン、ここでは露光転写を望まない不都合な特定パターンを容易且つ更に確実に検出することができる。これにより、従来のように最小寸法及び最小スペースや、隣接するパターンとの距離でデザインルールを定義するのではなく、パターンの配置状態をデザインルールに取り入れることが可能となる。
更には、2次元マップを作成する際に、TCCの固有ベクトルの算出に加えて、パターンの配置を望まない位置情報を併用し、光学的なホットスポット及びパターンを配置したくない位置情報に対応した特定パターンを抽出することもできる。
詳細には、図4のステップS1において、マップ作成部1は、例えば第1の実施形態、変形例1,2のようにTCCの固有ベクトルの算出し、第1の評価領域及び第2の評価領域を表示するとともに、入力に応じて、ビットマップ上で評価領域、ここではパターンの配置を望む(或いは問題視しない)第1の評価領域及びパターンの配置を望まない第2の評価領域を表示し、2次元マップを作成する。
この構成により、光学的な要請に加えて、パターンの配置を望まない固有の要請にも配慮した、より緻密なパターンデータの作成が可能となる。
上述した本実施形態における設計装置を構成する各構成要素(マップ作成部1、マップ選定部3、評価値算出部4、基準値比較部5、特定パターン検出部6等)の機能は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。同様に、設計方法の各ステップ(図4のステップS1〜S6等)は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
具体的に、前記プログラムは、例えばCD−ROMのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、CD−ROM以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、LAN、インターネットの等のWAN、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているOS(オペレーティングシステム)或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。
例えば、図14は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図14において、1200はCPU1201を備えたパーソナルコンピュータ(PC)である。PC1200は、ROM1202またはハードディスク(HD)1211に記憶された、又はフレキシブルディスクドライブ(FD)1212より供給されるデバイス制御ソフトウェアを実行する。このPC1200は、システムバス1204に接続される各デバイスを総括的に制御する。
PC1200のCPU1201、ROM1202またはハードディスク(HD)1211に記憶されたプログラムにより、本実施形態の図4におけるステップS1〜S6等の手順等が実現される。
1203はRAMであり、CPU1201の主メモリ、ワークエリア等として機能する。1205はキーボードコントローラ(KBC)であり、キーボード(KB)1209や不図示のデバイス等からの指示入力を制御する。
1206はCRTコントローラ(CRTC)であり、CRTディスプレイ(CRT)1210の表示を制御する。1207はディスクコントローラ(DKC)である。DKC1207は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク(HD)1211、及びフレキシブルディスク(FD)1212とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム:パソコンのハードやソフトの実行(動作)を開始するプログラムである。
1208はネットワーク・インターフェースカード(NIC)で、LAN1220を介して、ネットワークプリンタ、他のネットワーク機器、あるいは他のPCと双方向のデータのやり取りを行う。
[第2の実施形態]
本実施形態では、第1の実施形態による設計方法を用いた半導体装置の製造方法を開示する。
図15は、第2の実施形態による半導体装置の製造方法をステップ順に示すフロー図である。本実施形態では、半導体装置として例えばMOSトランジスタを挙げて説明するが、その他の半導体装置、例えば各種の半導体メモリや、バイポーラトランジスタ等、あらゆる半導体装置の製造に適用可能である。
先ず、所定のパターンのレイアウトを設計する(ステップS0)。当該パターンとしては、MOSトランジスタの例えばゲート電極、ソース/ドレイン領域や配線との電気的接続を確保するためのコンタクト孔やビア孔、コンタクト孔やビア孔と接続される配線に対応したマスクパターンが対象となる。
続いて、ステップS0で設計したレイアウトについて、第1の実施形態による設計方法における図4のステップS1〜S6を実行し、当該レイアウトのうちで、光学的に露光転写が不都合な特定パターン、或いは露光転写を望まない不都合な特定パターン、又はその双方の特定パターンが存するか否かを検証する。
特定パターンが存する場合、当該特定パターンの重要性やその評価値等を考慮して、場合によってはこの特定パターンを形成しないように、再びステップでレイアウトを設計する。
一方、特定パターンが存しない場合、このレイアウトのうちの所定パターンについて、OPCを施す(ステップS7)。
続いて、OPCを施された後のレイアウトについて、第1の実施形態による設計方法における図4のステップS1〜S6を実行し、当該レイアウトのうちで、光学的に露光転写が不都合な特定パターン、或いは露光転写を望まない不都合な特定パターン、又はその双方の特定パターンが存するか否かを検証する。
特定パターンが存する場合、当該特定パターンの重要性やその評価値等を考慮して、場合によってはこの特定パターンを形成しないように、再びステップでレイアウトを設計するか、或いは再びステップS7でOPCを施す。
一方、特定パターンが存しない場合、当該レイアウトのデータを用いたマスクパターンを有するフォトマスクを作製し、このフォトマスクを用いて、例えばレジストの塗布された半導体ウェーハ上にマスクパターンを露光転写し、半導体装置の所定パターンを形成してゆく(ステップS8)。
以上説明したように、本実施形態によれば、半導体素子のパターンのレイアウトを作成する際に、シミュレーションを行うことなくパターンのレイアウトから、当該レイアウトのうち特定のパターン、ここでは光学的に露光転写が不都合な特定パターンを容易且つ確実に検出し、マスクパターンの形成に反映させることにより、半導体装置の所望のパターンを精緻且つ確実に形成することが可能となり、信頼性の高い半導体装置が実現する。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)半導体素子のパターンのレイアウトを作成する半導体装置の設計方法であって、
少なくとも1種の評価領域を特定し、当該評価領域に第1の数値を付与して2次元マップを作成する第1のステップと、
前記レイアウトを前記2次元マップと比較して、前記レイアウトのうち前記評価領域と合致する部分について、前記第1の数値に基づいて第2の数値を付与する第2のステップと、
前記第2の数値を予め設定された第3の数値と比較し、前記レイアウトのうちで特定の前記パターンを検出する第3のステップと
を含むことを特徴とすることを特徴とする半導体装置の設計方法。
(付記2)前記第1のステップでは、前記評価領域として、特定の前記パターンに正の評価を与える第1の評価領域と、特定の前記パターンに負の評価を与える第2の評価領域とを特定し、前記第1の評価領域と前記第2の評価領域とで異なる前記第1の数値を配することを特徴とする付記1に記載の半導体装置の設計方法。
(付記3)前記第1のステップでは、相互透過係数の固有ベクトルを算出し、当該固有ベクトルに基づいて前記2次元マップを作成することを特徴とする付記1又は2に記載の半導体装置の設計方法。
(付記4)前記第1のステップでは、露光の焦点が相異なる場合の前記各相互透過係数の差分値を用いて、前記2次元マップを作成することを特徴とする付記3に記載の半導体装置の設計方法。
(付記5)少なくとも1種の評価領域を特定し、当該評価領域に第1の数値を付与して2次元マップを作成する第1のステップと、
半導体素子のパターンのレイアウトを前記2次元マップと比較して、前記レイアウトのうち前記評価領域と合致する部分について、前記第1の数値に基づいて第2の数値を付与する第2のステップと、
前記第2の数値を予め設定された第3の数値と比較し、前記レイアウトのうちで特定の前記パターンを検出する第3のステップと
を含む第1の工程と、
特定の前記パターンのデータが加味されて作成された前記レイアウトに基づいて作製されたフォトマスクを用い、リソグラフィーにより前記レイアウトの前記パターンを半導体基板上に転写する第2の工程と
を含むことを特徴とする半導体装置の製造方法。
(付記6)前記第1の工程の前記第1のステップでは、前記評価領域として、特定の前記パターンに正の評価を与える第1の評価領域と、特定の前記パターンに負の評価を与える第2の評価領域とを特定し、前記第1の評価領域と前記第2の評価領域とで異なる前記第1の数値を配することを特徴とする付記5に記載の半導体装置の製造方法。
(付記7)前記第1の工程の前記第1のステップでは、相互透過係数の固有ベクトルを算出し、当該固有ベクトルに基づいて前記2次元マップを作成することを特徴とする付記5又は6に記載の半導体装置の製造方法。
(付記8)前記第1の工程の前記第1のステップでは、露光の焦点が相異なる場合の前記各相互透過係数の差分値を用いて、前記2次元マップを作成することを特徴とする付記7に記載の半導体装置の製造方法。
(付記9)半導体素子のパターンのレイアウトを作成する半導体装置の設計方法のプログラムであって、
少なくとも1種の評価領域を特定し、当該評価領域に第1の数値を配して2次元マップを作成する第1のステップと、
前記レイアウトを前記2次元マップと比較して、前記レイアウトのうち前記評価領域と合致する部分について、前記第1の数値に基づいて第2の数値を配する第2のステップと、
前記第2の数値を予め設定された第3の数値と比較し、前記レイアウトのうちで特定の前記パターンを検出する第3のステップと
コンピュータに実行させるためのプログラム。
(付記10)前記第1のステップでは、前記評価領域として、特定の前記パターンに正の評価を与える第1の評価領域と、特定の前記パターンに負の評価を与える第2の評価領域とを特定し、前記第1の評価領域と前記第2の評価領域とで異なる前記第1の数値を配することを特徴とする付記9に記載のプログラム。
(付記11)前記第1のステップでは、相互透過係数の固有ベクトルを算出し、当該固有ベクトルに基づいて前記2次元マップを作成することを特徴とする付記9又は10に記載のプログラム。
(付記12)前記第1のステップでは、露光の焦点が相異なる場合の前記各相互透過係数の差分値を用いて、前記2次元マップを作成することを特徴とする付記11に記載のプログラム。
露光照明が輪帯照明である場合の2次元マップの一例を示す模式図である。 固有値番号に対する固有値の大きさを示す特性図である。 第1の実施形態で用いる半導体装置の設計装置の概略構成を示すブロック図である。 第1の実施形態による半導体装置の設計方法をステップ順に示すフロー図である。 第1の実施形態における露光照明の様子を示す模式図である。 第1の実施形態におけるホールパターンからなるレイアウトを示す模式図である。 第1の実施形態におけるビットマップの一例を示す模式図である。 第1の実施形態におけるパターン評価を説明するための模式図である。 図5(a)の露光照明を用い、フォーカス位置を合焦状態から所定値変化させたTCCの差分値から算出して作成した2次元マップの一例を示す模式図である。 変形例1のビットマップの一例を示す模式図である。 変形例1において設計したパターンの一例を示す模式図である。 変形例2のビットマップの一例を示す模式図である。 変形例3のビットマップの一例を示す模式図である。 パーソナルユーザ端末装置の内部構成を示す模式図である。 第2の実施形態による半導体装置の製造方法をステップ順に示すフロー図である。
符号の説明
1 マップ作成部
2 データベース
3 マップ選定部
4 評価値算出部
5 基準値比較部
6 特定パターン検出部
10 露光照明
11 輪帯パターン
12 クアドラポールパターン
12a 光透過領域
21 回避領域

Claims (7)

  1. 半導体素子のパターンのレイアウトを作成する半導体装置の設計方法であって、
    少なくとも1種の評価領域を特定し、当該評価領域に第1の数値を付与して2次元マップを作成する第1のステップと、
    前記レイアウトを前記2次元マップと比較して、前記レイアウトのうち前記評価領域と合致する部分について、前記第1の数値に基づいて第2の数値を付与する第2のステップと、
    前記第2の数値を予め設定された第3の数値と比較し、前記レイアウトのうちで特定の前記パターンを検出する第3のステップと
    を含むことを特徴とすることを特徴とする半導体装置の設計方法。
  2. 前記第1のステップでは、前記評価領域として、特定の前記パターンに正の評価を与える第1の評価領域と、特定の前記パターンに負の評価を与える第2の評価領域とを特定し、前記第1の評価領域と前記第2の評価領域とで異なる前記第1の数値を配することを特徴とする請求項1に記載の半導体装置の設計方法。
  3. 前記第1のステップでは、相互透過係数の固有ベクトルを算出し、当該固有ベクトルに基づいて前記2次元マップを作成することを特徴とする請求項1又は2に記載の半導体装置の設計方法。
  4. 前記第1のステップでは、露光の焦点が相異なる場合の前記各相互透過係数の差分値を用いて、前記2次元マップを作成することを特徴とする請求項3に記載の半導体装置の設計方法。
  5. 少なくとも1種の評価領域を特定し、当該評価領域に第1の数値を付与して2次元マップを作成する第1のステップと、
    半導体素子のパターンのレイアウトを前記2次元マップと比較して、前記レイアウトのうち前記評価領域と合致する部分について、前記第1の数値に基づいて第2の数値を付与する第2のステップと、
    前記第2の数値を予め設定された第3の数値と比較し、前記レイアウトのうちで特定の前記パターンを検出する第3のステップと
    を含む第1の工程と、
    特定の前記パターンのデータが加味されて作成された前記レイアウトに基づいて作製されたフォトマスクを用い、リソグラフィーにより前記レイアウトの前記パターンを半導体基板上に転写する第2の工程と
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記第1の工程の前記第1のステップでは、相互透過係数の固有ベクトルを算出し、当該固有ベクトルに基づいて前記2次元マップを作成することを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 半導体素子のパターンのレイアウトを作成する半導体装置の設計方法のプログラムであって、
    少なくとも1種の評価領域を特定し、当該評価領域に第1の数値を配して2次元マップを作成する第1のステップと、
    前記レイアウトを前記2次元マップと比較して、前記レイアウトのうち前記評価領域と合致する部分について、前記第1の数値に基づいて第2の数値を配する第2のステップと、
    前記第2の数値を予め設定された第3の数値と比較し、前記レイアウトのうちで特定の前記パターンを検出する第3のステップと
    コンピュータに実行させるためのプログラム。
JP2007261320A 2007-10-04 2007-10-04 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム Withdrawn JP2009092779A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007261320A JP2009092779A (ja) 2007-10-04 2007-10-04 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261320A JP2009092779A (ja) 2007-10-04 2007-10-04 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム

Publications (1)

Publication Number Publication Date
JP2009092779A true JP2009092779A (ja) 2009-04-30

Family

ID=40664859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261320A Withdrawn JP2009092779A (ja) 2007-10-04 2007-10-04 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム

Country Status (1)

Country Link
JP (1) JP2009092779A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011186457A (ja) * 2010-03-05 2011-09-22 Asml Netherlands Bv マスクを表す機能と予め規定された光学条件との相関関係に基づくリソグラフィ結像における設計ルールの最適化
WO2012009183A2 (en) * 2010-07-14 2012-01-19 International Business Machines Corporation Method for fast estimation of lithographic binding patterns in an integrated circuit layout

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011186457A (ja) * 2010-03-05 2011-09-22 Asml Netherlands Bv マスクを表す機能と予め規定された光学条件との相関関係に基づくリソグラフィ結像における設計ルールの最適化
US8612900B2 (en) 2010-03-05 2013-12-17 Asml Netherlands B.V. Rule optimization in lithographic imaging based on correlation of functions representing mask and predefined optical conditions
US9053280B2 (en) 2010-03-05 2015-06-09 Asml Netherlands B.V. Rule optimization in lithographic imaging based on correlation of functions representing mask and predefined optical conditions
WO2012009183A2 (en) * 2010-07-14 2012-01-19 International Business Machines Corporation Method for fast estimation of lithographic binding patterns in an integrated circuit layout
WO2012009183A3 (en) * 2010-07-14 2012-04-26 International Business Machines Corporation Method for fast estimation of lithographic binding patterns in an integrated circuit layout
US8234603B2 (en) 2010-07-14 2012-07-31 International Business Machines Corporation Method for fast estimation of lithographic binding patterns in an integrated circuit layout
GB2495669A (en) * 2010-07-14 2013-04-17 Ibm Method for fast estimation of lithographic binding patterns in an integrated circuit layout
GB2495669B (en) * 2010-07-14 2014-03-12 Ibm Method for fast estimation of lithographic binding patterns in an integrated circuit layout

Similar Documents

Publication Publication Date Title
TWI443448B (zh) 用於裝置製造之光罩設計及光學接近修正
US7266801B2 (en) Design pattern correction method and mask pattern producing method
TWI564653B (zh) 遮罩圖案產生方法,記錄媒介,及資訊處理裝置
US8307310B2 (en) Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method
US8809072B2 (en) Sub-resolution assist feature arranging method and computer program product and manufacturing method of semiconductor device
TWI806863B (zh) 為了目標特徵而用於產生包含子解析度輔助特徵的一光罩的方法
JP4843649B2 (ja) 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法
JP2010506336A (ja) 電子設計自動化における特性
US8234596B2 (en) Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method
US20110029937A1 (en) Pattern evaluating method, pattern generating method, and computer program product
JP6418786B2 (ja) パターンの作成方法、プログラムおよび情報処理装置
KR20110094467A (ko) 리타겟 프로세스 모델링 방법, 및 그 프로세스 모델링 방법을 이용한 마스크 제조방법
US20100191357A1 (en) Pattern layout creation method, program product, and semiconductor device manufacturing method
JP2009229669A (ja) フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法
KR20130008662A (ko) 포토마스크 레이아웃 형성 방법
TWI615670B (zh) 微影光罩、用於對其進行相位調諧及製造其之電腦實行方法、以及微影系統
WO2008103208A1 (en) Simulation site placement for lithographic process models
JP2012252055A (ja) マスク検査方法、マスク作製方法および半導体装置の製造方法
JP5185235B2 (ja) フォトマスクの設計方法およびフォトマスクの設計プログラム
JP4851924B2 (ja) 危険箇所集計方法、パターン修正方法およびプログラム
JP2009092779A (ja) 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム
JP5572973B2 (ja) パターン検証方法、検証装置及びプログラム
JP2010122438A (ja) リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置
US20040191648A1 (en) Method of testing mask pattern and program for doing the same
JPWO2004107047A1 (ja) ローカルフレア補正

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100706

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101208