JP2002368088A - ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム - Google Patents

ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム

Info

Publication number
JP2002368088A
JP2002368088A JP2001169010A JP2001169010A JP2002368088A JP 2002368088 A JP2002368088 A JP 2002368088A JP 2001169010 A JP2001169010 A JP 2001169010A JP 2001169010 A JP2001169010 A JP 2001169010A JP 2002368088 A JP2002368088 A JP 2002368088A
Authority
JP
Japan
Prior art keywords
distance
wiring patterns
pattern
area
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001169010A
Other languages
English (en)
Inventor
Hisayoshi Oba
久芳 大庭
Atsushi Watanabe
淳 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001169010A priority Critical patent/JP2002368088A/ja
Priority to TW090132388A priority patent/TW520567B/zh
Priority to US10/032,498 priority patent/US6779164B2/en
Priority to KR1020020003301A priority patent/KR100805173B1/ko
Publication of JP2002368088A publication Critical patent/JP2002368088A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】接続配線層内のパターン疎密度の変動を抑え
て，隣接配線パターン間容量値の抽出工程を簡単化す
る。 【解決手段】本発明は，ＬＳＩにおける接続配線層にお
いて，一方向に延びる配線パターンであって隣接する配
線パターン間に，当該隣接配線パターンに垂直な方向に
連続する導電性ダミーパターンを，当該隣接する配線パ
ターンから第１の距離を隔てて挿入することを特徴とす
る。かかるダミーパターンを挿入することにより，接続
配線層におけるパターンの疎密度の変動を抑えることが
でき，エッチング工程によるパターン幅の変動を抑える
ことができる。更に，導電性ダミーパターンが配線パタ
ーンに垂直な方向の連続するパターンであるので，同一
配線層内の隣接する配線パターン間の容量値は，隣接す
る配線パターン間の距離にかかわらず，第１の距離に対
応した一定値になる。従って，隣接する配線パターン間
の距離が異なる場合でも，隣接配線パターン間の容量値
を一定値として抽出することができ，ＬＣＲ抽出工程で
の容量値Ｃの抽出工程が簡単になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，半導体集積回路
（以下ＬＳＩ）の設計工程における接続配線間のダミー
パターン発生とＬＣＲ抽出方法及びそれをコンピュータ
に実行させるコンピュータプログラムに関し，特に，配
線層のパターン疎密度を少なくしＬＣＲ抽出工程を簡単
にすることができるＬＳＩ設計方法及びそのコンピュー
タプログラムに関する。
【０００２】
【従来の技術】ＬＳＩの設計工程は，通常コンピュータ
のＣＡＤ上で行われる。ＬＳＩの設計工程は，論理ゲー
トを接続して論理回路をデザインする論理設計工程と，
その論理回路を実際のチップ上にレイアウトするレイア
ウトデザイン工程と，レイアウトされた接続配線のＬＣ
Ｒ（インダクタンス，容量，抵抗）をレイアウトデータ
から抽出し，その抽出したＬＣＲ値とセルやマクロのＡ
Ｃ特性から信号パスの遅延時間を求める工程と，その遅
延時間を利用して論理回路が正常に動作するかをチェッ
クする論理シミュレーション工程と，レイアウトデータ
がデザインルールを満足していることをチェックする物
理検証工程とを有する。
【０００３】レイアウトデザインによりチップ上の各層
の配線パターンデータを含むレイアウトデータが作成さ
れる。このレイアウトデータを基に，接続配線のＬＣＲ
の値が抽出される。ＬＣＲ抽出工程，遅延時間計算工
程，及び論理シミュレーション工程は，一般に一つのプ
ログラムモジュールにて提供される。
【０００４】上記ＬＣＲ抽出工程では，レイアウトデー
タに含まれる配線の幅，隣接する配線との距離やオーバ
ーラップ面積などに従って，接続配線の抵抗Ｒ，容量
Ｃ，インダクタンスＬが，演算によりまたはパラメータ
テーブルを参照して抽出される。
【０００５】
【発明が解決しようとする課題】上記のＬＳＩ抽出工程
では，レイアウトデータを参照して，注目している接続
配線に対して，同じ配線層内の隣接する接続配線までの
距離を抽出し，その距離に応じた容量値Ｃが抽出され，
また，異なる配線層の隣接する接続配線に対する容量値
も抽出される。従って，ＬＳＩ抽出工程は，比較的負荷
が重いデータ処理を必要とする。
【０００６】一方，近年におけるパターンの微細化に伴
い，製造プロセスの影響により，実際に形成される配線
パターン幅が，レイアウトデータ上での配線パターン幅
と異なることがある。配線パターン幅に影響を与えると
考えられる製造プロセスの一つに，接続配線のエッチン
グ工程がある。高真空雰囲気中に反応ガスを導入し，高
周波を印加してプラズマ状態にして，アルミニウムなど
の配線層をチェックするリアクティブ・イオン・エッチ
ング（ＲＩＥ）などにおいて，パターンの微細化に伴い
パターン幅が細くなったり太くなったりするパターン幅
変動現象が見受けられる。このエッチングによるパター
ン幅の増減は，パターンの疎密度に応じて発生するの
で，できるだけ疎密度の変動を少なくすることが望まれ
る。
【０００７】配線層におけるパターンの疎密度の変動を
少なくするために，配線パターン間の距離が大きい領域
に，どの配線パターンにも接続されないダミーパターン
を挿入する方法がある。しかしながら，ダミーパターン
を発生させることに伴い，配線層間の容量値の抽出，演
算が複雑化し，正確な容量値を簡単なデータ処理によっ
て抽出することが困難になる。
【０００８】そこで，本発明の目的は，ＬＣＲ抽出工程
を複雑化することなくダミーパターンを発生することが
できるＬＳＩ設計方法及びそのコンピュータプログラム
を提供することにある。
【０００９】更に，本発明の別の目的は，ＬＣＲ抽出工
程を簡単化できるダミーパターンの発生方法及びそのコ
ンピュータプログラムを提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに，本発明の第１の側面は，ＬＳＩにおける接続配線
層において，一方向に延びる配線パターンであって隣接
する配線パターン間に，当該隣接配線パターンに垂直な
方向に連続する導電性ダミーパターンを，当該隣接する
配線パターンから第１の距離を隔てて挿入することを特
徴とする。かかるダミーパターンを挿入することによ
り，接続配線層におけるパターンの疎密度の変動を抑え
ることができ，エッチング工程によるパターン幅の変動
を抑えることができる。更に，導電性ダミーパターンが
配線パターンに垂直な方向の連続するパターンであるの
で，同一配線層内の隣接する配線パターン間の容量値
は，隣接する配線パターン間の距離にかかわらず，第１
の距離に対応した一定値になる。従って，隣接する配線
パターン間の距離が異なる場合でも，隣接配線パターン
間の容量値を一定値として抽出することができ，ＬＣＲ
抽出工程での容量値Ｃの抽出工程が簡単になる。
【００１１】上記の発明において，好ましい実施例で
は，接続配線層内全面にダミーパターンを発生し，その
後，配線パターンから第１の距離以内の領域に存在する
ダミーパターンを除去する。かかる方法によれば，隣接
する配線パターン間が第１の距離の２倍以上離れている
ことが確認されれば，隣接する配線パターン間の距離を
検出することなく，配線パターンから第１の距離離れた
ダミーパターンを自動的に発生することができる。
【００１２】上記の発明において，別の好ましい実施例
では，隣接配線パターン間の容量特性が，隣接配線パタ
ーン間の誘電体の距離の変動に対して隣接配線パターン
間容量値が大きく変動する第１の領域と，第１の領域よ
り変動が少ない第２の領域とを有し，前記第１の距離
が，第２の領域における最小距離（正確には最小距離の
１／２）に選ばれていることを特徴とする。
【００１３】配線パターンとダミーパターンの間の第１
の距離が，第２の領域における最小距離（正確には最小
距離の１／２）に選ばれることにより，隣接配線パター
ン間の容量値を可能な限り小さい値にすることができ，
且つ，接続配線層におけるパターンの疎密度が一定にな
る領域をできるだけ広くすることができる。
【００１４】上記の発明において，別の好ましい実施例
では，隣接配線パターン間の容量特性が，隣接配線パタ
ーン間の誘電体の距離の変動に対して隣接配線パターン
間容量値が大きく変動する第１の領域と，第１の領域よ
り変動が少ない第２の領域とを有し，第１の距離が，第
１領域内における所定の距離（正確には所定の距離の１
／２）に選ばれていることを特徴とする。
【００１５】隣接する配線パターン間の距離が上記の第
２の領域における最小距離より短い場合は，配線パター
ンとダミーパターンとの距離を第１の領域における所定
の距離に選択する。それにより，隣接する配線パターン
間の距離が比較的短い場合でも，ダミーパターンを生成
することで隣接配線パターン間の容量値を一定にして，
ＬＣＲ抽出工程を簡単にすることができる。
【００１６】上記の目的を達成するために，本発明の第
２の側面は，接続配線層内の配線パターンの形成を含む
ＬＳＩの設計方法において，複数のセルとそれらの接続
とを含む論理データから，接続配線層内の配線パターン
を形成するレイアウト工程と，一方向に延び且つ隣接す
る前記配線パターン間に，当該隣接配線パターンに垂直
な方向に連続する導電性ダミーパターンを，当該隣接す
る配線パターンから第１の距離を隔てて挿入するダミー
パターン生成工程と，前記ダミーパターンが生成された
前記隣接する配線パターン間の容量値を，前記第１の距
離に応じた容量値として抽出する容量抽出工程とを有す
ることを特徴とするＬＳＩ設計方法。
【００１７】上記発明によれば，
【００１８】
【発明の実施の形態】以下，図面を参照して本発明の実
施の形態例を説明する。しかしながら，かかる実施の形
態例が，本発明の技術的範囲を限定するものではなく，
特許請求の範囲に記載された発明とその均等物にまで及
ぶものである。
【００１９】図１は，本実施の形態例におけるＬＳＩの
設計工程を示すフローチャート図である。前述したとお
り，ＬＳＩの設計工程は，論理ゲートを接続して論理回
路をデザインする論理設計工程（Ｓ１０）と，その論理
回路を実際のチップ上にレイアウトするレイアウトデザ
イン工程（Ｓ１２）と，レイアウトデータに対して，配
線パターン間にダミーパターンを発生する工程（Ｓ１
３）と，レイアウトされた接続配線のＬＣＲ（インダク
タンス，容量，抵抗）値をレイアウトデータから抽出す
るＬＣＲ抽出工程（Ｓ１４）と，その抽出したＬＣＲ値
とセルやマクロのＡＣ特性から信号パスの遅延時間を求
める遅延時間計算工程（Ｓ１６）と，その信号パスの遅
延時間を利用して論理回路が正常に動作するかをチェッ
クする論理シミュレーション工程（Ｓ１８）と，レイア
ウトデータがデザインルールを満足していることをチェ
ックする物理検証工程（Ｓ２０）とを有する。
【００２０】論理設計工程Ｓ１０では，設計者が，ＣＡ
Ｄツールを利用して，一定の機能を実現する論理回路を
デザインする。その結果，論理ゲートを有するセルやマ
クロと，それらの接続データからなるネットリストDB1
が生成される。論理設計工程が終了すると，図２に示す
ような論理回路が完成する。かかる論理回路は，ネット
リストDB1により特定可能である。図２の論理回路の例
は，チップ１０内に入力端子IN1,2と出力端子OUTとの間
に，ゲート１２〜１４，１６〜１８とフリップフロップ
１５とが接続された例である。それぞれのゲートやフリ
ップフロップは，接続配線LN1〜LN9により接続される。
【００２１】かかる論理設計工程の次に，レイアウトデ
ザイン工程Ｓ１２が行われる。ここでは，実際のチップ
上にセルやマクロを配置し，それらを接続する接続配線
パターンのレイアウトが行われ，レイアウトデータDB2
が生成される。接続配線がチップ上の多層配線で実現さ
れる場合は，各接続配線層毎のレイアウトデータDB2が
生成される。従って，レイアウトデータDB2は，図２の
論理回路において，接続配線LN1〜LN9の配線パターンの
データを有する。
【００２２】次に，レイアウトデータに対して，パター
ンの疎密度をできるだけ一定に抑えるために，一方向に
延び且つ隣接する配線パターン間の距離が比較的長く，
パターン密度が低い領域に，ダミーパターンを発生す
る。図４は，かかるダミーパターンの例を示す図であ
る。図４の例では，隣接する配線パターンLNAとLNC1,2
との間に，配線パターンに垂直な方向に連続する導電性
ダミーパターンＤ１，Ｄ２が，当該隣接する配線パター
ンから第１の距離Ｗ１を隔てて挿入されている。ダミー
パターンＤ１，Ｄ２の発生は，最初全面に，一方向に延
びる配線パターンに垂直な方向に連続する複数の帯状の
導電性ダミーパターンを発生し，その後，配線パターン
LNAとLNC1,2から第１の距離Ｗ１以内の領域からダミー
パターンを消去するというデータ処理を行うことにより
行われる。この方法によれば，隣接する配線パターン間
の距離を考慮することなく，ダミーパターンを第１の距
離Ｗ１離れた位置に形成することができる。
【００２３】その結果，ダミーパターンＤ１，Ｄ２は，
一方向に延び且つ隣接する配線パターンLAN,LNC1,2間で
あって，それぞれの配線パターンから第１の距離Ｗ１離
れた領域に，配線パターンLAN,LNC1,2に対して垂直方向
に延びる複数の帯状パターンとなる。従って，より狭い
間隔で隣接する配線パターンLNA，LNC1との間には，横
方向に比較的短い長さＷdumy1のダミーパターンＤ１が
生成され，より広い間隔で隣接する配線パターンLNA,LN
C2との間には，横方向に比較的長い長さのＷdumy2のダ
ミーパターンＤ２が生成される。
【００２４】このダミーパターンの発生方法によれば，
隣接する配線パターン間の距離にかかわらず，配線パタ
ーンからそれぞれ第１の距離Ｗ１だけ離れた領域に，ダ
ミーパターンＤ１，Ｄ２を生成させることができる。そ
の結果，隣接する配線パターン間の誘電体の距離は，配
線パターン間距離にかかわらず第１の距離Ｗ１の２倍，
２×Ｗ１となり，隣接配線パターン間の容量値は，距離
２×Ｗ１に対応した容量値Ｃ＝εＳ／２Ｗ１になる。上
記の容量値から明らかなとおり，導電性ダミーパターン
は通常電気的にフローティング状態であり，その点で配
線パターンとは異なる。
【００２５】ダミーパターンの生成を禁止する第１の距
離については，種々の値を選択することができるが，詳
細は後述する。いずれの距離を選択した場合でも，隣接
する配線パターン間の距離にかかわらず隣接配線パター
ン間の容量値を一定にすることができる。
【００２６】次に，レイアウトデータDB2に基づいて，
接続配線LN1〜LN9の抵抗，容量，インダクタンスの少な
くとも一つの値が抽出される（Ｓ１４）。このＬＣＲ抽
出の具体的な方法を後述するが，上記のダミーパターン
を発生することにより，同一接続配線層における隣接配
線パターン間の容量値を，配線パターン間距離にかかわ
らず一定にすることができるので，ＬＣＲ抽出時の隣接
配線パターン間の容量値の抽出が容易になる。
【００２７】そして，抽出した接続配線のＬＣＲ値デー
タDB3とセルライブラリDB4内のセルやマクロのＡＣ特性
とに基づいて，信号パスPASS1〜3の信号伝播遅延時間が
計算される（Ｓ１６）。このセルやマクロのＡＣ特性
は，例えばインバータの場合であれば，入力の立ち上が
りに対する出力の立ち下がり特性，出力駆動能力などで
ある。
【００２８】図３は，信号パスの信号伝播遅延時間の計
算を説明する図である。この例では，インバータINV1,I
NV2が縦列に接続されている。この場合，初段のインバ
ータINV1の入力端子には，抵抗R1，容量C1なる接続配線
LN10が接続されている。この接続配線LN10は，図示しな
い前段のゲートにより駆動され，インバータINV1の入力
信号は，遅延時間ｔ１を有する立ち上がり波形になる。
この立ち上がり波形の遅延時間ｔ１は，前段ゲートの駆
動能力と接続配線LN10の抵抗R1，容量C1などから求めら
れる。
【００２９】そして，インバータINV1では，入力の立ち
上がり波形に対して，一定の遅延時間t10遅れて出力が
立ち下がる。出力の立ち下がり特性は，その出力端子に
接続された接続配線LN11の抵抗R2，容量C2と，インバー
タINV1の出力駆動特性に依存する。同様にして，次の段
のインバータINV2においても，入力の立ち下がり波形に
対して，一定の遅延時間t11遅れて出力が立ち上がる。
この出力立ち上がり特性ｔ３もインバータINV2の駆動能
力と出力に接続される配線の抵抗R3と容量C3とにより決
まる。
【００３０】このように，接続配線のＬＣＲ値とセルの
ＡＣ特性により，信号パスに沿って，信号の伝播遅延時
間を順次計算することができる。その結果，図２の論理
回路例において，信号パスPASS1,2,3の信号伝播遅延時
間がそれぞれ求められる。なお，接続配線のインダクタ
ンスが抽出されれば，それによる遅延特性も信号パスの
信号伝播遅延時間に含めることができる。
【００３１】信号パスの信号伝播遅延時間が得られれ
ば，論理回路に対して正常に動作するかをチェックする
論理シミュレーションが行われる（Ｓ１８）。論理シミ
ュレーションでは，テスト入力データに対して論理回路
が正常に動作して，期待されるテスト出力データが出力
されるか否かがチェックされる。その場合，上記で求め
た信号パスの信号伝播遅延時間により，図２の例で，フ
リップフロップ１５のクロック端子CKへのクロック入力
タイミングと，データ入力端子Ｄへのデータ入力タイミ
ングとが，整合するか否かがチェックされる。即ち，ク
ロックCKの立ち上がりタイミングの前後のセットアップ
タイムとホールドタイムの間，データ入力Ｄが正しいレ
ベルに維持される必要がある。かかるチェックを行うた
めには，信号パスPASS1,2の遅延時間を適切に計算しな
ければならない。
【００３２】以上がＬＳＩ設計工程の概略である。次の
本実施の形態例におけるダミーパターン発生工程とＬＣ
Ｒ抽出工程について説明する。
【００３３】図５は，ダミーパターン発生の第１の例を
示す図である。横軸が配線パターン間距離Ｗ（又は配線
間の誘電体の厚み）を，縦軸が配線パターン間容量Ｃを
示す。同じ接続配線層内で隣接する配線パターン間の容
量Ｃは，隣接配線パターン間の誘電体の距離Ｗと配線パ
ターンの対向する面積Ｓと誘電率εから，Ｃ＝εＳ／Ｗ
になる。つまり，隣接配線パターン間の容量Ｃは，距離
Ｗに反比例し，図５の実線ＣＷのような関係になる。こ
の実線ＣＷは，配線間距離Ｗが０〜Ｖthまでの距離Ｗの
増大に応じて大きく容量Ｃが減少する第１の領域CW1
と，配線間距離ＷがＶth以上で距離Ｗの増大に対して容
量Ｃの減少が非常に少ない第２の領域CW2とを有する。
【００３４】かかる容量Ｃと配線間距離Ｗとの関係を考
慮すると，図４に示された配線パターンLNA,LNC1,2とダ
ミーパターンD1,D2との距離Ｗ１を，第２の領域内で最
も短い距離Ｖthの１／２にすることで，接続配線層内に
おいてできるだけ多くの配線パターンに対して，距離Vt
h／２隔てた位置にダミーパターンを発生させることが
できる。それにより，接続配線層内のより広い領域でパ
ターンの疎密度を同じにすることができると共に，隣接
する配線パターン間の距離がVthを超える場合は，その
隣接配線パターン間の容量Ｃを同じ値に統一することが
できる。なぜなら，隣接する配線パターン間に導電性ダ
ミーパターンを挿入することで，誘電体の厚みが距離Vt
hに統一されるからである。このことにより，後に説明
する配線パターンのＬＣＲ抽出工程でのデータ処理を軽
減することができる。
【００３５】但し，隣接する配線パターン間の距離がVt
hより短い場合は，後に説明するＬＣＲ値のパラメータ
テーブルとレイアウトパターンとのマッチングにより，
ＬＣＲ値パラメータテーブルからそれぞれの配線パター
ン間距離に応じた容量値Ｃを抽出する必要がある。かか
るデータ処理は，高い負荷処理を要するが，そのデータ
処理が必要な配線パターンの数は限定的になっているの
で，従来よりＬＣＲ抽出工程のデータ処理の負荷を軽減
することができる。
【００３６】上記のダミーパターンの発生によれば，隣
接する配線パターン間の距離がVthを超えればダミーパ
ターンを発生させ，その場合の配線パターン間容量値
は，一点鎖線に示されるとおり一定値Ｃ１になる。配線
パターン間距離がVthを超える場合は，たとえそれ以上
隣接配線パターン間の距離を大きくしても，容量値の減
少はわずかである。しかも，その場合は逆に，パターン
の疎密度の変動が高くなり，ＬＣＲ抽出工程でマッチン
グ処理が必要な配線パターン数が多く，抽出工程でのデ
ータ処理を重くしてしまうデメリットを招く。従って，
隣接配線パターン間距離がVthを超える場合は，ダミー
パターンを一定距離Ｗ１＝Vth／２の位置に一律に発生
させて，疎密度の変動を抑えて容量値を一定にすること
が好ましい。また，隣接する配線パターン間の距離がVt
h以下であれば，ダミーパターンは発生させない。従っ
て，その場合の配線パターン間容量値は，一点鎖線に示
されるとおり配線間距離Ｗに応じて反比例して変化する
値になる。
【００３７】図６は，ダミーパターン発生の第２の例を
示す図である。この図においても，横軸が配線パターン
間距離Ｗ（又は配線間の誘電体の厚み）を，縦軸が配線
パターン間容量Ｃを示す。そして，配線パターン間距離
Ｗと容量値Ｃとの関係も，第１の領域CW1と第２の領域C
W2とを有する。第２の例では，ＬＣＲ抽出工程での容量
値Ｃの抽出工程をより簡単にするために，配線パターン
とダミーパターンとの距離を，第１の例の距離Vthより
も短い距離２×Ｗ１にしている。
【００３８】即ち，隣接する配線パターン間距離が２×
Ｗ１より長い場合に，図４に示したとおり配線パターン
から距離Ｗ１の位置にダミーパターンを発生させ，配線
パターン間距離がそれ以下の場合はダミーパターンを発
生させない。それに伴い，第１の例に比較すると，より
広い領域で同じダミーパターンを発生させてパターンの
疎密度を同じにすることができ，更に，より多くの配線
パターンに対してＬＣＲ抽出工程での配線パターン間容
量値を一定値Ｃ１にすることができる。
【００３９】但し，この場合は，容量値Ｃが図中一点鎖
線で示されるとおり，隣接配線パターン間距離が２×Ｗ
１より長い場合の容量値Ｃ１は，第１の例よりも高い値
になり，クロストークの影響が大きくなり信号伝搬遅延
時間が長くなる。従って，許容できる範囲の容量値Ｃ１
に対応する距離２×Ｗ１が選択される。
【００４０】図７は，ダミーパターン発生の第３の例を
示す図である。また，図８は，第３の例のダミーパター
ンを示す図である。この例は，第１の例と第２の例を併
用したものである。
【００４１】第３の例では，配線パターンLNA,LNC1,2の
ように，隣接する配線パターン間距離がVthを超える場
合は，それぞれの配線パターンから第１の距離Ｗ１（＝
Vth／２）だけ離れた位置にダミーパターンD1,D2を発生
させる。これは，第１の例と同じであり，配線間距離Ｗ
と容量Ｃとの関係における第２の領域CW2内の最小距離V
thの１／２である第１の距離Ｗ１が，配線パターンとダ
ミーパターンとの距離に選択される。従って，この場合
の配線パターン間の容量値は，Ｃ１と一定値になる。
【００４２】次に配線パターンLNA,LNC3,4のように，隣
接する配線パターン間距離が第１の領域CW1内の所定の
距離２×Ｗ２と距離Vth（２×Ｗ１）との間の場合は，
それぞれの配線パターンから第２の距離Ｗ２だけ離れた
位置にダミーパターンＤ３，Ｄ４を発生させる。これ
は，第２の例と同じであり，その場合の配線パターン間
の容量値は，Ｃ２と一定値になる。
【００４３】最後に，配線パターンLNA,LNC5のように，
隣接する配線パターン間距離が所定の距離２×Ｗ２より
短い場合は，ダミーパターンは発生させない。従って，
この場合の隣接配線パターン間の容量値は，両者の距離
Ｗに反比例する値Ｃになる。
【００４４】このように，第３の例のダミーパターン発
生方法によれば，配線パターン間距離が狭い場合は，ダ
ミーパターンが発生せずに容量値は距離に反比例した値
になるが，配線パターン間距離が広い場合は，複数種類
のダミーパターンが配線パターン間に発生する。しか
も，そのダミーパターンは，配線パターンからあらかじ
め決められた第１距離Ｗ１またはＷ２だけ離れて配置さ
れるので，それぞれの容量値はあらかじめ決められた値
Ｃ１，Ｃ２になる。従って，ＬＣＲ抽出工程で隣接配線
パターン間容量値の抽出工程が簡素化される。
【００４５】第３の例によれば，配線パターンからダミ
ーパターン発生禁止領域の距離をＷ１，Ｗ２と２段階に
したが，更に３段階，４段階にしても良い。例えば，３
段階にする場合は，距離Ｗ１，Ｗ２の間の所定の距離が
選択されることが好ましい。距離Ｗ１より長くしても，
容量値の減少にはそれほど寄与しないからである。
【００４６】図９は，ダミーパターン発生工程のフロー
チャート図である。このフローチャート図は，上記の第
３のダミーパターン発生例を実現するための工程を示
す。ダミーパターン発生工程は，図１に示したとおり，
レイアウトデザイン工程Ｓ１２の後に，レイアウトデー
タDB2と容量ルールデータDB6を参照して行われる。容量
ルールデータDB6とは，図５，６，７に示された配線間
距離Ｗと容量値Ｃとの関係を示す特性ＣＷのデータであ
る。
【００４７】最初に，ＬＳＩの設計仕様に従って，隣接
配線パターン間距離が一定以上になる場合の容量値Ｃ
１，Ｃ２を決定する（工程S22）。この容量値Ｃ１，Ｃ
２は，ＬＳＩ回路の遅延特性やクロストーク特性を考慮
して決定される。この容量値Ｃ１，Ｃ２に対応して，配
線パターンからダミーパターンの発生を禁止する距離Ｗ
１，Ｗ２が，容量ルールデータDB6により決定される。
【００４８】次に，ダミーパターン発生プログラムは，
各接続配線層内全面において，配線パターンの延びる方
向と垂直方向に帯状のダミーパターンを発生する（工程
S24）。各接続配線層において，通常配線パターンが延
びる方向がＸ方向またはＹ方向に設定されている。従っ
て，それらの方向と垂直方向に，連続する帯状の導電性
ダミーパターンを発生させることが好ましい。
【００４９】そして，レイアウトデータDB2を参照し
て，注目配線パターンに対し，隣接する配線パターンま
での距離を検出する（工程S26）。この距離の検出は，
例えば注目配線パターンの単位長さ毎に行うことが好ま
しい。
【００５０】隣接配線パターンまでの距離Ｗが第１の距
離Ｗ１の２倍を超えている場合は，注目配線パターンか
ら第１の距離Ｗ１の領域をダミーパターン禁止領域とし
て，その領域内に存在するダミーパターンを削除する
（工程S28,S30）。また，隣接配線パターンまでの距離
Ｗが第１の距離Ｗ１の２倍以下であり第２の距離Ｗ２の
２倍を超えている場合は，注目配線パターンから第２の
距離Ｗ２の領域をダミーパターン禁止領域として，その
領域内に存在するダミーパターンを削除する（工程S32,
S34）。
【００５１】更に，隣接配線パターンまでの距離Ｗが第
２の距離Ｗ２の２倍以下の場合は，その間の領域を全て
ダミーパターン禁止領域として，その領域内の全てのダ
ミーパターンを削除する（工程S36）。上記の工程S26〜
S36は，注目配線パターンの単位長さ毎に，全長にわた
り行われる。更に，同じ接続配線層内の全ての配線パタ
ーンについて行われる（工程S38）。
【００５２】尚，注目配線パターンについて，隣接配線
パターンまでの距離Ｗが第１の距離Ｗ１の２倍を超えて
いるか否かの検出（S28）は，例えば，同一接続配線層
のレイアウトデータを検索して，注目配線パターンから
距離Ｗ１の位置に別の配線パターンが存在するか否かに
より行われる。レイアウトデータは，通常各パターンの
座標データの集合であるので，かかる検索が必要にな
る。隣接配線パターンまでの距離Ｗが第２の距離Ｗ２の
２倍以下か否かの検出（S32）も，同様の検索により行
われる。
【００５３】上記のダミーパターンの発生工程が，全て
の接続配線層について終了すると（工程S40），ダミー
パターン発生工程が終了する。この結果，レイアウトデ
ータDB2には配線パターンに加えてダミーパターンが登
録される。
【００５４】このダミーパターン発生工程が終了する
と，図８に示されたとおり，隣接する配線パターン間に
は，その間隔に応じて，２種類のダミーパターンが生成
される。また，隣接する配線パターン間の距離が短い場
合は，ダミーパターンの生成はない。
【００５５】図１０は，ＬＣＲ抽出工程のフローチャー
ト図である。また，図１１は，ＬＣＲ抽出を説明する断
面図である。図１１の断面図には，注目配線パターンLA
と，同じ接続配線層内の隣接する配線パターンLC,LE
と，上層の配線パターンLDと下層の配線パターンLBとが
示されている。注目配線パターンLAの容量値は，それを
囲む配線パターンLB〜LEとの寄生容量Ca,Cc,Cfを合計し
たものである。
【００５６】即ち，注目配線パターンLAに対して，配線
パターンLBはエリア容量Caを生成し，このエリア容量Ca
は両配線パターンLA,LB間の絶縁膜厚ｄと，互いのオー
バーラップ面積に依存した値になる。また，配線パター
ンLC,LEは，注目配線パターンLAに対して，パターン間
隔ｓ（スペース）だけ離れており，カップリング容量Cc
を生成する。このカップリング容量Ccは，パターン間隔
ｓに依存して変わり，注目配線パターンLAの長さと厚み
に依存して変わる。
【００５７】更に，配線パターンLDは，その両側の縁部
分SPが，注目配線パターンLAと対向しており，フリンジ
（縁）容量Cfを生成する。このフリンジ容量Cfは，縁部
分の長さSPに依存して変わり，且つ注目配線パターンLA
の長さに依存して変わる値になる。
【００５８】そして，注目配線パターンLAの抵抗値Ｒや
リアクタンスＬは，配線層毎に異なり，注目配線パター
ンLA自体のパターン幅や長さに依存して異なる。このよ
うに，抵抗値ＲやリアクタンスＬは，注目配線パターン
LA自体のデータにより求めることができるが，容量値Ｃ
は，隣接する配線パターンとの距離や大きさなどを検出
しなければ求めることができない。
【００５９】このように，注目配線パターンのＬＣＲ値
を抽出する場合，レイアウトデータに従って，抵抗Ｒ，
インダクタンスＬ，容量Ｃを演算により求めることがで
きる。しかし，かかる演算処理は，膨大なコンピュータ
演算時間を必要とし，現実的ではない。そこで，本実施
の形態例では，あらかじめＬＣＲ値のパラメータテーブ
ルを作成し，そのテーブルを参照することで，ＬＣＲ値
を求めることにより，コンピュータの演算時間を短縮し
ている。
【００６０】図１２は，ＬＣＲ抽出工程で利用されるＬ
ＣＲパラメータテーブル例を示す図である。例えばエリ
ア容量Ｃａの場合は，ｎ種類の絶縁膜膜厚ｄに対する単
位面積当たりの容量ｘｘ，ｙｙ，ｚｚが対応付けられて
いる。従って，レイアウトデータDB2内の絶縁膜膜厚ｄ
と，パラメータテーブル内のｎ種類の膜厚ｄ１〜ｄｎと
のマッチングが行われ，対応する膜厚ｄi（ｉ＝１〜
ｎ）に対する単位面積当たりのエリア容量Ｃａ（F/μ
m2）が抽出される。この単位面積当たりのエリア容量Ｃ
ａは，エリア容量を求めるためのパラメータであり，あ
らかじめ求めておくことができる。そして，抽出された
単位面積当たりのエリア容量Ｃａに，注目配線パターン
LAのパターン幅Ｗと長さ（図５の紙面に垂直方向の長
さ）Laを乗算することで，注目配線パターンLAのエリア
容量を求めることができる。このように，単位面積当た
りのエリア容量Ｃａの計算があらかじめ終わっているの
で，ＬＣＲ抽出工程でのコンピュータ演算時間を削減す
ることができる。
【００６１】カップリング容量Ｃｃの場合は，ｎ種類の
パターン間隔ｓに対する単位長さ当たりの容量が対応付
けられている。従って，レイアウトデータDB2内のパタ
ーン間隔と，パラメータテーブル内のｎ種類のパターン
間隔ｓ１〜ｓｎとのマッチングが行われ，対応する単位
長さ当たりのカップリング容量Ｃｃ（F/μm）が抽出さ
れる。そして，抽出された単位面積当たりのカップリン
グ容量Ｃｃに，注目配線パターンLAの長さLaを乗算する
ことで，注目配線パターンLAのカップリング容量Ｃｃを
求めることができる。
【００６２】フリンジ容量Ｃｆの場合は，配線パターン
LDのｎ種類の縁の長さｓｐ１〜ｓｐｎに対する単位長さ
当たりの容量が対応付けられている。レイアウトデータ
DB2内の縁長さと，パラメータテーブル内のｎ種類の縁
長さｓｐ１〜ｓｐｎとのマッチングが行われ，対応する
単位長さ当たりのカップリング容量Ｃｃが抽出される。
そして，それに注目配線パターンLAの長さLaを乗算し
て，フリンジ容量Ｃｆが求められる。
【００６３】抵抗Ｒについては，チップの配線層毎のシ
ート抵抗Rsがあらかじめテーブル内に登録されている。
従って，レイアウトデータDB2の配線層番号に対応する
シート抵抗Rsが抽出され，それに注目配線パターンLAの
長さLaを乗算し，パターン幅Ｗで除算すれば，パターン
LAの抵抗値Ｒが求められる。インダクタンスＬも，抵抗
Ｒと同様の方法で求められる。
【００６４】以上のとおり，レイアウトデータDB2に含
まれる絶縁膜膜厚ｄ，パターン間隔ｓ，隣接パターンの
縁の長さｓｐなどと，パラメータテーブルDB5内の同じ
データとがマッチングされ，マッチングしたものに対応
する単位容量Ｃａ，Ｃｃ，Ｃｆ，シート抵抗Ｒｓ，イン
ダクタンスＬｓが抽出される。そして，注目配線パター
ンLAのパターン幅や長さにより，実際の容量値，抵抗
値，インダクタンス値が求められる。
【００６５】図１０に戻り，本実施の形態例におけるＬ
ＣＲ抽出工程について説明する。最初に，レイアウトデ
ータDB2を検索して，注目配線パターンに隣接する配線
パターンまでの距離Ｗを検出する（工程S42）。そし
て，その距離Ｗが第１の距離Ｗ１の２倍を超える場合
は，そのカップリング容量CcをＣ１と決定する（工程S4
2,S44）。また，その距離Ｗが第１の距離Ｗ１の２倍以
下で第２の距離Ｗ２の２倍を超える場合は，そのカップ
リング容量CcをＣ２と決定する（工程S46,S48）。この
工程S42,S46は，図９のダミーパターン発生工程での工
程S28,S32）と同じように，レイアウトデータDB2を検索
することにより行われる。即ち，注目配線パターンから
第１の距離Ｗ１離れた位置に隣接する配線パターンが存
在するか否かを検出するだけでよく，同じ配線層内の全
ての領域を検索する場合に比べて，検索工程を大幅に軽
減することができる。
【００６６】そして，距離Ｗが第２の距離Ｗ２の２倍以
下の場合は，工程S50にて，レイアウトデータDB2内のマ
ッチングデータｓに基づいて，パラメータテーブルDB5
を参照することにより，注目配線パターンのカップリン
グ容量Ccが求められる。更に，このマッチング工程で
は，レイアウトデータDB2内のマッチングデータｄ，ｓ
ｐに基づいて，パラメータテーブルDB5を参照して，注
目配線パターンの抵抗値ＲとインダクタンスＬとが求め
られる。但し，このマッチング工程を必要とする配線パ
ターンの数は，ダミーパターンの発生により大幅に減少
している。
【００６７】上記の工程S42〜S50が，接続配線層内の全
ての注目配線パターンに対して繰り返され（工程S5
2），更に，全ての接続配線層についても繰り返される
（工程S54）。
【００６８】上記のＬＣＲ抽出工程では，ダミーパター
ンを発生したことに伴い，一定の配線間距離の場合はカ
ップリング容量Ｃｃがあらかじめ決定されていることに
なり，マッチングによるカップリング容量Ccの抽出工程
S50を大幅に軽減することができる。その結果，ＬＳＩ
設計工程におけるコンピュータ演算時間を短縮すること
ができる。
【００６９】図１のフローチャートにおいて，ダミーパ
ターン発生工程がレイアウトデザイン工程直後に行われ
ているが，レイアウトデザイン工程後であれば，いつ行
われても良い。
【００７０】以上の実施の形態例をまとめると以下の付
記の通りである。
【００７１】（付記１）接続配線層内の配線パターンの
形成を含むＬＳＩの設計方法において，複数のセルとそ
れらの接続とを含む論理データから，接続配線層内の配
線パターンを形成するレイアウト工程と，一方向に延び
且つ隣接する前記配線パターン間に，当該隣接配線パタ
ーンに垂直な方向に連続する導電性ダミーパターンを，
当該隣接する配線パターンから第１の距離を隔てて挿入
するダミーパターン生成工程と，前記ダミーパターンが
生成された前記隣接する配線パターン間の容量値を，前
記第１の距離に応じた容量値として抽出する容量抽出工
程とを有することを特徴とするＬＳＩ設計方法。
【００７２】（付記２）付記１において，前記ダミーパ
ターン生成工程において，前記接続配線層内の全面にダ
ミーパターンを発生し，その後，配線パターンから第１
の距離以内の領域に存在するダミーパターンを除去する
工程を有することを特徴とするＬＳＩ設計方法。
【００７３】（付記３）付記１において，前記隣接配線
パターン間の容量特性が，隣接配線パターン間の誘電体
の距離の変動に対して隣接配線パターン間容量値が大き
く変動する第１の領域と，第１の領域より変動が少ない
第２の領域とを有し，前記ダミーパターン発生工程にお
いて，前記第１の距離が，前記第２の領域における最小
距離に対応する値に選ばれていることを特徴とするＬＳ
Ｉ設計方法。
【００７４】（付記４）付記１において，前記隣接配線
パターン間の容量特性が，隣接配線パターン間の誘電体
の距離の変動に対して隣接配線パターン間容量値が大き
く変動する第１の領域と，第１の領域より変動が少ない
第２の領域とを有し，前記ダミーパターン発生工程にお
いて，第１の距離が，前記第１領域内における所定の距
離に対応する値に選ばれていることを特徴とするＬＳＩ
設計方法。
【００７５】（付記５）付記１において，前記隣接配線
パターン間の容量特性が，隣接配線パターン間の誘電体
の距離の変動に対して隣接配線パターン間容量値が大き
く変動する第１の領域と，第１の領域より変動が少ない
第２の領域とを有し，前記ダミーパターン発生工程にお
いて，前記第１の距離が，第２の領域における最小距離
及び前記第１領域内における所定の距離に対応する値に
選ばれ，前記容量抽出工程において，前記配線パターン
とダミーパターンとの距離が前記最小距離に対応する値
に選ばれている場合は，当該最小距離に対応した第１の
容量値が，前記配線パターンとダミーパターンとの距離
が前記所定の距離に対応する値に選ばれている場合は，
当該所定の距離に対応した第２の容量値が，それぞれ抽
出されることを特徴とするＬＳＩ設計方法。
【００７６】（付記６）付記４または５において，前記
ダミーパターン発生工程において，隣接する前記配線パ
ターン間の距離が，前記所定の距離の２倍以下の場合
は，ダミーパターンの発生が行われず，前記容量抽出工
程において，当該ダミーパターンを発生しなかった配線
パターンについて，隣接する配線パターンとの距離に応
じた容量値が抽出されることを特徴とするＬＳＩ設計方
法。
【００７７】（付記７）付記１において，前記ダミーパ
ターン発生工程において，隣接する前記配線パターン間
の距離が，前記第１の距離の２倍以下の場合は，ダミー
パターンの発生が行われず，前記容量抽出工程におい
て，当該ダミーパターンを発生しなかった配線パターン
について，隣接する配線パターンとの距離に応じた容量
値が抽出されることを特徴とするＬＳＩ設計方法。
【００７８】（付記８）接続配線層内の配線パターンの
形成を含むＬＳＩの設計工程をコンピュータに実行させ
るコンピュータプログラムにおいて，複数のセルとそれ
らの接続とを含む論理データから，接続配線層内の配線
パターンを形成するレイアウト工程と，一方向に延び且
つ隣接する前記配線パターン間に，当該隣接配線パター
ンに垂直な方向に連続する導電性ダミーパターンを，当
該隣接する配線パターンから第１の距離を隔てて挿入す
るダミーパターン生成工程と，前記ダミーパターンが生
成された前記隣接する配線パターン間の容量値を，前記
第１の距離に応じた容量値として抽出する容量抽出工程
とをコンピュータに実行させることを特徴とするＬＳＩ
設計のコンピュータプログラム。
【００７９】（付記９）付記８において，前記ダミーパ
ターン生成工程において，前記接続配線層内の全面にダ
ミーパターンを発生し，その後，配線パターンから第１
の距離以内の領域に存在するダミーパターンを除去する
工程を有することを特徴とするＬＳＩ設計のコンピュー
タプログラム。
【００８０】（付記１０）付記９において，前記隣接配
線パターン間の容量特性が，隣接配線パターン間の誘電
体の距離の変動に対して隣接配線パターン間容量値が大
きく変動する第１の領域と，第１の領域より変動が少な
い第２の領域とを有し，前記ダミーパターン発生工程に
おいて，前記第１の距離が，前記第２の領域における最
小距離に対応する値に選ばれていることを特徴とするＬ
ＳＩ設計のコンピュータプログラム。
【００８１】（付記１１）付記９において，前記隣接配
線パターン間の容量特性が，隣接配線パターン間の誘電
体の距離の変動に対して隣接配線パターン間容量値が大
きく変動する第１の領域と，第１の領域より変動が少な
い第２の領域とを有し，前記ダミーパターン発生工程に
おいて，第１の距離が，前記第１領域内における所定の
距離に対応する値に選ばれていることを特徴とするＬＳ
Ｉ設計のコンピュータプログラム。
【００８２】（付記１２）付記９において，前記隣接配
線パターン間の容量特性が，隣接配線パターン間の誘電
体の距離の変動に対して隣接配線パターン間容量値が大
きく変動する第１の領域と，第１の領域より変動が少な
い第２の領域とを有し，前記ダミーパターン発生工程に
おいて，前記第１の距離が，第２の領域における最小距
離及び前記第１領域内における所定の距離に対応する値
に選ばれ，前記容量抽出工程において，前記配線パター
ンとダミーパターンとの距離が前記最小距離に対応する
値に選ばれている場合は，当該最小距離に対応した第１
の容量値が，前記配線パターンとダミーパターンとの距
離が前記所定の距離に対応する値に選ばれている場合
は，当該所定の距離に対応した第２の容量値が，それぞ
れ抽出されることを特徴とするＬＳＩ設計のコンピュー
タプログラム。
【００８３】（付記１３）接続配線層内に形成された複
数の配線パターンと，一方向に延び且つ隣接する前記配
線パターン間に，当該隣接配線パターンに垂直な方向に
連続し，且つ当該隣接する配線パターンから第１の距離
を隔てて挿入された導電性ダミーパターンと，を有する
ことを特徴とする半導体装置。
【００８４】（付記１４）付記１３において，前記隣接
配線パターン間の容量特性が，隣接配線パターン間の誘
電体の距離の変動に対して隣接配線パターン間容量値が
大きく変動する第１の領域と，前記第１の領域より変動
が少ない第２の領域とを有し，前記第１の距離が，前記
第２の領域における最小距離に対応する値であることを
特徴とする半導体装置。
【００８５】（付記１５），隣接配線パターン間の誘電
体の距離の変動に対して隣接配線パターン間容量値が大
きく変動する第１の領域と，前記第１の領域より変動が
少ない第２の領域とを有し，前記第１の距離が，前記第
１の領域内における所定の距離に対応する値であること
を特徴とする半導体装置。
【００８６】（付記１６），隣接配線パターン間の誘電
体の距離の変動に対して隣接配線パターン間容量値が大
きく変動する第１の領域と，前記第１の領域より変動が
少ない第２の領域とを有し，前記複数の導電性ダミーパ
ターンは，前記第１の距離が前記第２の領域における最
小距離に対応する値である第１の導電性ダミーパターン
と，前記第１の距離が前記第１の領域内における所定の
距離に対応する値である第２の導電性ダミーパターン
と，を含むことを特徴とする半導体装置。
【００８７】
【発明の効果】以上，本発明によれば，ダミーパターン
を発生させることで，接続配線層におけるパターン密度
の疎密度の変動を少なくすることができ，かつ，隣接配
線パターン間の容量値の抽出工程を簡単化することがで
きる。
【図面の簡単な説明】
【図１】本実施の形態例におけるＬＳＩの設計工程を示
すフローチャート図である。
【図２】論理設計により生成される論理回路の一例を示
す図である。
【図３】信号パスの信号伝搬遅延時間の計算を説明する
図である。
【図４】ダミーパターンの例を示す図である。
【図５】ダミーパターン発生の第１の例を示す図であ
る。
【図６】ダミーパターン発生の第２の例を示す図であ
る。
【図７】ダミーパターン発生の第３の例を示す図であ
る。
【図８】第３の例のダミーパターンを示す図である。
【図９】ダミーパターン発生工程のフローチャート図で
ある。
【図１０】ＬＣＲ抽出工程のフローチャート図である。
【図１１】ＬＣＲ抽出を説明する断面図である。
【図１２】ＬＣＲ抽出工程で利用されるＬＣＲパラメー
タテーブル例を示す図である。
【符号の説明】
LNA,LNC1,LNC2 配線パターン Ｄ１，Ｄ２ ダミーパターン Ｗ１ 第１の距離 ＣＷ 容量ルールテーブル
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B046 AA08 BA04 JA01 5F038 CA05 CA17 CA18 CD09 CD12 CD13 EZ20 5F064 BB02 BB07 BB19 EE02 EE14 EE19 EE42 EE43 EE44 EE47 HH09

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】接続配線層内の配線パターンの形成を含む
    ＬＳＩの設計方法において，複数のセルとそれらの接続
    とを含む論理データから，接続配線層内の配線パターン
    を形成するレイアウト工程と，一方向に延び且つ隣接す
    る前記配線パターン間に，当該隣接配線パターンに垂直
    な方向に連続する導電性ダミーパターンを，当該隣接す
    る配線パターンから第１の距離を隔てて挿入するダミー
    パターン生成工程と，前記ダミーパターンが生成された
    前記隣接する配線パターン間の容量値を，前記第１の距
    離に応じた容量値として抽出する容量抽出工程とを有す
    ることを特徴とするＬＳＩ設計方法。
  2. 【請求項２】請求項１において，前記ダミーパターン生
    成工程において，前記接続配線層内の全面にダミーパタ
    ーンを発生し，その後，配線パターンから第１の距離以
    内の領域に存在するダミーパターンを除去する工程を有
    することを特徴とするＬＳＩ設計方法。
  3. 【請求項３】請求項１において，前記隣接配線パターン
    間の容量特性が，隣接配線パターン間の誘電体の距離の
    変動に対して隣接配線パターン間容量値が大きく変動す
    る第１の領域と，第１の領域より変動が少ない第２の領
    域とを有し，前記ダミーパターン発生工程において，前
    記第１の距離が，前記第２の領域における最小距離に対
    応する値に選ばれていることを特徴とするＬＳＩ設計方
    法。
  4. 【請求項４】請求項１において，前記隣接配線パターン
    間の容量特性が，隣接配線パターン間の誘電体の距離の
    変動に対して隣接配線パターン間容量値が大きく変動す
    る第１の領域と，第１の領域より変動が少ない第２の領
    域とを有し，前記ダミーパターン発生工程において，第
    １の距離が，前記第１領域内における所定の距離に対応
    する値に選ばれていることを特徴とするＬＳＩ設計方
    法。
  5. 【請求項５】請求項１において，前記隣接配線パターン
    間の容量特性が，隣接配線パターン間の誘電体の距離の
    変動に対して隣接配線パターン間容量値が大きく変動す
    る第１の領域と，第１の領域より変動が少ない第２の領
    域とを有し，前記ダミーパターン発生工程において，前
    記第１の距離が，第２の領域における最小距離及び前記
    第１領域内における所定の距離に対応する値に選ばれ，
    前記容量抽出工程において，前記配線パターンとダミー
    パターンとの距離が前記最小距離に対応する値に選ばれ
    ている場合は，当該最小距離に対応した第１の容量値
    が，前記配線パターンとダミーパターンとの距離が前記
    所定の距離に対応する値に選ばれている場合は，当該所
    定の距離に対応した第２の容量値が，それぞれ抽出され
    ることを特徴とするＬＳＩ設計方法。
  6. 【請求項６】接続配線層内の配線パターンの形成を含む
    ＬＳＩの設計工程をコンピュータに実行させるコンピュ
    ータプログラムにおいて，複数のセルとそれらの接続と
    を含む論理データから，接続配線層内の配線パターンを
    形成するレイアウト工程と，一方向に延び且つ隣接する
    前記配線パターン間に，当該隣接配線パターンに垂直な
    方向に連続する導電性ダミーパターンを，当該隣接する
    配線パターンから第１の距離を隔てて挿入するダミーパ
    ターン生成工程と，前記ダミーパターンが生成された前
    記隣接する配線パターン間の容量値を，前記第１の距離
    に応じた容量値として抽出する容量抽出工程とをコンピ
    ュータに実行させることを特徴とするＬＳＩ設計のコン
    ピュータプログラム。
  7. 【請求項７】接続配線層内に形成された複数の配線パタ
    ーンと，一方向に延び且つ隣接する前記配線パターン間
    に，当該隣接配線パターンに垂直な方向に連続し，且つ
    当該隣接する配線パターンから第１の距離を隔てて挿入
    された導電性ダミーパターンと，を有することを特徴と
    する半導体装置。
  8. 【請求項８】請求項７において，前記隣接配線パターン
    間の容量特性が，隣接配線パターン間の誘電体の距離の
    変動に対して隣接配線パターン間容量値が大きく変動す
    る第１の領域と，前記第１の領域より変動が少ない第２
    の領域とを有し，前記第１の距離が，前記第２の領域に
    おける最小距離に対応する値であることを特徴とする半
    導体装置。
  9. 【請求項９】請求項７において，隣接配線パターン間の
    誘電体の距離の変動に対して隣接配線パターン間容量値
    が大きく変動する第１の領域と，前記第１の領域より変
    動が少ない第２の領域とを有し，前記第１の距離が，前
    記第１の領域内における所定の距離に対応する値である
    ことを特徴とする半導体装置。
  10. 【請求項１０】請求項７において，隣接配線パターン間
    の誘電体の距離の変動に対して隣接配線パターン間容量
    値が大きく変動する第１の領域と，前記第１の領域より
    変動が少ない第２の領域とを有し，前記複数の導電性ダ
    ミーパターンは，前記第１の距離が前記第２の領域にお
    ける最小距離に対応する値である第１の導電性ダミーパ
    ターンと，前記第１の距離が前記第１の領域内における
    所定の距離に対応する値である第２の導電性ダミーパタ
    ーンと，を含むことを特徴とする半導体装置。
JP2001169010A 2001-06-05 2001-06-05 ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム Pending JP2002368088A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001169010A JP2002368088A (ja) 2001-06-05 2001-06-05 ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム
TW090132388A TW520567B (en) 2001-06-05 2001-12-26 LSI design method having dummy pattern generation process and LCR extraction process and computer program therefor
US10/032,498 US6779164B2 (en) 2001-06-05 2002-01-02 LSI design method having dummy pattern generation process and LCR extraction process and computer program therefor
KR1020020003301A KR100805173B1 (ko) 2001-06-05 2002-01-21 더미 패턴 발생 공정과 ｌｃｒ 추출 공정을 포함하는 ｌｓｉ 설계 방법 및 그것을 실행하는 컴퓨터 프로그램을 기억하는 컴퓨터 판독가능한 기록 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001169010A JP2002368088A (ja) 2001-06-05 2001-06-05 ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム

Publications (1)

Publication Number Publication Date
JP2002368088A true JP2002368088A (ja) 2002-12-20

Family

ID=19011137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001169010A Pending JP2002368088A (ja) 2001-06-05 2001-06-05 ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム

Country Status (4)

Country Link
US (1) US6779164B2 (ja)
JP (1) JP2002368088A (ja)
KR (1) KR100805173B1 (ja)
TW (1) TW520567B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228512B2 (en) 2004-02-12 2007-06-05 Fujitsu Limited Method of generating capacitance value rule table for extraction of wiring capacitance and capacitance value rule table generation program
JPWO2006061871A1 (ja) * 2004-12-06 2008-06-05 富士通株式会社 半導体装置
JP2008270276A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置
WO2011021342A1 (ja) * 2009-08-21 2011-02-24 パナソニック株式会社 半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017390A (ja) * 2001-06-29 2003-01-17 Toshiba Corp パターン形成方法及びパターン形成に用いるマスク
JP2003273221A (ja) * 2002-03-15 2003-09-26 Fujitsu Ltd 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム
JP4307022B2 (ja) * 2002-07-05 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
KR100906498B1 (ko) * 2002-07-16 2009-07-08 매그나칩 반도체 유한회사 복합 반도체 장치
CN100403518C (zh) * 2002-08-06 2008-07-16 松下电器产业株式会社 半导体装置及其制造方法、生成该装置图案的装置和方法
JP2005038233A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 遅延計算方法、タイミング解析方法、計算対象ネットワークの近似方法および遅延制御方法
US7350167B1 (en) 2003-08-01 2008-03-25 Cadence Design Systems, Inc. Extraction and reduction of capacitor elements using matrix operations
US7373620B1 (en) 2003-08-01 2008-05-13 Cadence Design Systems, Inc. Methods and mechanisms for extracting and reducing capacitor elements
US7725859B1 (en) 2003-08-01 2010-05-25 Cadence Design Systems, Inc. Methods and mechanisms for inserting metal fill data
JP4464218B2 (ja) * 2004-07-16 2010-05-19 Ｎｅｃエレクトロニクス株式会社 Ｌｓｉ設計システム、ｌｓｉ設計方法、及びレイアウトデータ構造
US7337415B2 (en) * 2004-10-18 2008-02-26 International Business Machines Corporation Systematic yield in semiconductor manufacture
US7701034B2 (en) * 2005-01-21 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy patterns in integrated circuit fabrication
US7741221B2 (en) * 2005-12-14 2010-06-22 Freescale Semiconductor, Inc. Method of forming a semiconductor device having dummy features
JP2008227076A (ja) * 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
US7689964B2 (en) * 2007-12-19 2010-03-30 Suvolta, Inc. System and method for routing connections
WO2014056201A1 (en) * 2012-10-12 2014-04-17 Mediatek Inc. Layout module for printed circuit board
US8959466B1 (en) * 2013-11-14 2015-02-17 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for designing layouts for semiconductor device fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661230A (ja) * 1992-05-28 1994-03-04 Nec Corp 半導体集積回路装置
JPH11111718A (ja) * 1997-10-08 1999-04-23 Matsushita Electron Corp 半導体装置およびその製造方法
JPH11274305A (ja) * 1998-03-19 1999-10-08 Nec Ic Microcomput Syst Ltd 半導体集積回路およびその配線方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3366471B2 (ja) * 1994-12-26 2003-01-14 富士通株式会社 半導体装置及びその製造方法
TW341721B (en) * 1996-03-14 1998-10-01 Matsushita Electric Ind Co Ltd Formation of flat pattern, flat pattern forming apparatus, and semiconductor integrated circuit device
JP3414656B2 (ja) * 1998-11-16 2003-06-09 シャープ株式会社 半導体装置及びその製造方法
JP3806016B2 (ja) * 2000-11-30 2006-08-09 富士通株式会社 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661230A (ja) * 1992-05-28 1994-03-04 Nec Corp 半導体集積回路装置
JPH11111718A (ja) * 1997-10-08 1999-04-23 Matsushita Electron Corp 半導体装置およびその製造方法
JPH11274305A (ja) * 1998-03-19 1999-10-08 Nec Ic Microcomput Syst Ltd 半導体集積回路およびその配線方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228512B2 (en) 2004-02-12 2007-06-05 Fujitsu Limited Method of generating capacitance value rule table for extraction of wiring capacitance and capacitance value rule table generation program
JPWO2006061871A1 (ja) * 2004-12-06 2008-06-05 富士通株式会社 半導体装置
JP2008270276A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置
US7761833B2 (en) 2007-04-16 2010-07-20 Nec Electronics Corporation Semiconductor device and dummy pattern arrangement method
US8072078B2 (en) 2007-04-16 2011-12-06 Renesas Electronics Corporation Semiconductor device and dummy pattern arrangement method
WO2011021342A1 (ja) * 2009-08-21 2011-02-24 パナソニック株式会社 半導体装置
US8552550B2 (en) 2009-08-21 2013-10-08 Panasonic Corporation Semiconductor device

Also Published As

Publication number Publication date
TW520567B (en) 2003-02-11
KR20020092783A (ko) 2002-12-12
KR100805173B1 (ko) 2008-02-21
US6779164B2 (en) 2004-08-17
US20020184606A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JP2002368088A (ja) ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム
US10418354B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
US7475377B2 (en) Semiconductor device design system and method, and software product for the same
US8060843B2 (en) Verification of 3D integrated circuits
US7287320B2 (en) Method for programming a routing layout design through one via layer
KR101776385B1 (ko) 집적 회로 레이아웃 생성을 위한 방법, 소자 및 컴퓨터 프로그램 제품
US6865727B2 (en) Method for calculating the capacity of a layout of an integrated circuit with the aid of a computer, and application of the method to integrated circuit fabrication
KR102416490B1 (ko) 와이어의 공정 변이를 고려한 집적 회로를 설계하기 위한 컴퓨터 구현 방법 및 컴퓨팅 시스템
US6543035B2 (en) LCR extraction method and computer program for performing LCR extraction in LSI design process
US20070266360A1 (en) Metal Thickness Simulation for Improving RC Extraction Accuracy
JP4178242B2 (ja) 斜め配線を有するｌｓｉの配線容量の抽出方法およびその抽出プログラム
KR100347396B1 (ko) 논리 셀 라이브러리 생성 장치와 논리 셀 라이브러리 생성방법 및 배선 레이아웃 장치와 배선 레이아웃 방법
US6542834B1 (en) Capacitance estimation
US8806415B1 (en) Integrated circuit pad modeling
JP4178241B2 (ja) 配線容量抽出用の容量値ルールテーブルを生成する方法および容量値ルールファイル生成プログラム
JP2009123966A (ja) 半導体集積回路のレイアウトパターン設計方法、レイアウトパターン設計装置およびレイアウトパターン設計用プログラム
JPH04132237A (ja) 電子回路の配線間容量の算出方法
JP2001117960A (ja) 論理シミュレーション方法
JP2006165085A (ja) 半導体集積回路の自動設計方法
JP2004363294A (ja) 半導体集積回路装置の電源レイアウト方法
JP2002222864A (ja) クロックスキュー改善方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004