KR100347396B1 - 논리 셀 라이브러리 생성 장치와 논리 셀 라이브러리 생성방법 및 배선 레이아웃 장치와 배선 레이아웃 방법 - Google Patents

논리 셀 라이브러리 생성 장치와 논리 셀 라이브러리 생성방법 및 배선 레이아웃 장치와 배선 레이아웃 방법 Download PDF

Info

Publication number
KR100347396B1
KR100347396B1 KR1020000038676A KR20000038676A KR100347396B1 KR 100347396 B1 KR100347396 B1 KR 100347396B1 KR 1020000038676 A KR1020000038676 A KR 1020000038676A KR 20000038676 A KR20000038676 A KR 20000038676A KR 100347396 B1 KR100347396 B1 KR 100347396B1
Authority
KR
South Korea
Prior art keywords
wiring
adjacent
information file
delay time
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000038676A
Other languages
English (en)
Other versions
KR20010015212A (ko
Inventor
오다노리아끼
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20010015212A publication Critical patent/KR20010015212A/ko
Application granted granted Critical
Publication of KR100347396B1 publication Critical patent/KR100347396B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은, 논리 셀 라이브러리를 생성하기 위해 인접 배선의 존재 유무 및/또는 각 배선의 각 위치에서의 인접 배선까지의 거리에 의존하는 상이한 값을 이용하여 배선 저항값을 계산하는 논리 셀 라이브러리 생성 장치에 관한 것이다.
이 장치는 각 배선의 각 위치에서의 커패시턴스값과 저항값을 유도하는 디바이스 시뮬레이터, 각 배선의 한쪽 또는 양쪽에 인접하는 배선의 유무에 의존하는 각 배선의 각 위치에 대해서 상이한 배선 저항값을 기억하는 인접 배선 정보 파일, 디바이스 시뮬레이터로부터의 출력, 제공된 마스크 레이아웃 패턴, 및 인접 배선 정보 파일에 기억된 내용물을 입력하여 입력 부하와 출력 구동 능력을 유도하는 배선 레이아웃을 검증하는 레이아웃 검증 툴, 레이아웃 검증 툴로부터의 출력, 제공된 네트 리스트 및 시험 규격에 기초하여 회로 동작을 시뮬레이션하는 회로 시뮬레이터, 및 회로 시뮬레이터로부터의 출력에 기초하여 각 배선의 각 위치에 대한 배선 저항으로부터 얻은 기본 지연 시간을 계산하는 지연 계산기를 구비하며, 이러한 기본 지연 시간은 논리 셀 라이브러리에 기억되어 있다.

Description

논리 셀 라이브러리 생성 장치와 논리 셀 라이브러리 생성 방법 및 배선 레이아웃 장치와 배선 레이아웃 방법{METHOD AND APPARATUS FOR GENERATING LOGIC CELL LIBRARY AND METHOD AND APPARATUS FOR WIRING LAYOUT USING THE SAME}
본 발명은 일반적으로 반도체 집적 회로와 같은 회로 디바이스의 설계에 있어서의 배선 레이아웃에 대한 방법과 장치에 관한 것으로, 좀더 구체적으로는 각 배선의 각각의 위치에 있어서의 인접 배선과의 간격의 유무에 따라 다른 배선 저항을 사용하여 기본 지연 시간을 계산하고 이러한 기본 지연 시간을 기억하는 논리 셀 라이브러리를 생성하는 방법 및 장치에 관한 것이다.
반도체 집적 회로의 고집적화에 따라, 회로 내의 제한된 영역에서 좀더 긴 배선이 좀더 작은 간격으로 집적되고, 이러한 회로의 단면 형상은 미세화되고 좀더 복잡화된다. 그 결과, 반도체 집적 회로에서의 배선은 더 큰 저항값과 더 큰 커패시턴스값을 가진다. 배선 저항값과 배선 커패시턴스값의 증가는, 배선 지연 시간이 배선 저항값과 배선 커패시턴스값의 곱으로써 유도되기 때문에, 더 긴 배선 지연 시간을 초래한다. 이러한 더 긴 배선 지연 시간은 집적 회로 내의 신호의 전파 속도를 감소시키는 경향이 있다.
본 발명자는 상술한 문제를 해결하기 위해, 이미 일본 특개평 11-067916호 공보에 새로운 논리 셀 라이브러리 생성 장치 및 배선 레이아웃 장치를 제안하였다. 도 1 및 도 2 는 각각, 일본 특개평 11-067916호 공보에 개시된 논리 셀 라이브러리 생성 장치 및 배선 레이아웃 장치를 도시하는 도면이다.
도 1 에 도시된 논리 셀 라이브러리 생성 장치는, 배선의 단면 형상을 축적하는 단면 형상 파일 (101), 배선이나 층간 절연막 재료의 특성 상수를 축적하는 재료 데이터 파일 (102), 및 배선 배치 상의 정보를 기억하는 배치 정보 파일 (103) 을 구비하고 있다. 이들 파일 (101 내지 103) 로부터 데이터를 입력하여 배선의 각 위치에 있어서의 커패시턴스값 및 저항값을 유도하는 디바이스 시뮬레이터 (105) 로 입력한다. 디바이스 시뮬레이터 (105) 는 라이브러리 (106) 에 기억된 커패시턴스값과 저항값을 출력한다. 마스크 레이아웃 패턴 파일 (107), 제 1 네트 리스트 파일 (109), 및 시험 규격 파일 (111) 은 각각, 마스크 레이아웃 패턴, 네트 리스트, 및 시험 규격을 기억한다. 이 논리 셀 라이브러리 생성 장치에서, 레이아웃 검증 툴 (108) 은, 입력 부하와 출력 구동 능력을 유도하기 위해 라이브러리 (106) 와 마스크 레이아웃 패턴 파일 (107) 에 기억된 내용을 입력하여 배선 레이아웃을 검증한다. 레이아웃 검증 툴 (108) 은 입력 부하 데이터와 출력 구동 능력 데이터를 출력하고 이들을 기억 장치 (110) 에 기억한다. 회로시뮬레이터 (112) 는 기억 장치 (110) 로부터의 출력, 제 1 네트 리스트 파일 (109) 의 내용물, 시험 규격 파일 (111) 의 내용물을 참조하여 회로 시뮬레이션을 행한다. 제 1 지연 계산기 (113) 는 회로 시뮬레이터 (112) 로부터의 출력에 기초하여 기본 지연 시간을 계산한다. 이렇게 계산된 기본 지연 시간은 논리 셀 라이브러리 (114) 에 기억된다.
도 2 에 도시된 종래의 배선 레이아웃 장치는, 도 1 에 도시된 논리 셀 라이브러리 생성 장치로 생성된 논리 셀 라이브러리 (114) 에 기억된 기본 지연 시간과 제 2 네트 리스트 파일 (132) 에 기억된 네트 리스트 정보를 입력하여 배선 레이아웃을 행하는 라우터 (133) 를 구비하고 있다. 라우터 (133) 의 출력측에는 배선 상의 3차원 배치 정보, 라우터 (133) 로부터 출력되는 인접 배선의 존재 유무, 라이브러리 (134) 에 기억된 3차원 배선 배치에 따른 배선 커패시턴스값과 배선 저항값을 입력하여 지연 시간을 계산하는 제 2 지연 계산기 (135) 가 제공된다. 비교기 (136) 는, 제 2 지연 계산기 (135) 로부터 출력된 지연 시간과 기준치를 비교하고, 만약 출력된 지연 시간이 기준치와 일치하지 않으면 라우터 (133) 로 하여금 처리를 시작하도록 한다.
상술한 인접 배선은, 각 배선의 각각의 위치에 대해 각 배선의 한쪽 또는 양쪽에 인접하는 배선(또는 배선들)을 가리키는 점을 주목해야 한다. 그러나, 특정 거리(예컨대, 1000㎚) 또는 그 이상의 간격이, 배선과 그것의 인접한 배선 사이에 존재할 때는 두 배선이 인접하게 배치될 지라도 상술한 배선은 인접한 배선이 없는 고립된 배선으로 간주된다.
인접한 배선의 존재는 배선 저항값에 큰 영향을 미친다. 인접한 배선이 배선의 양쪽에 각각 존재할 때, 배선 저항값은 가장 큰 값을 갖고, 인접한 배선이 배선의 한쪽에 존재할 때 두번째로 가장 큰 값을 갖는다. 어느 쪽에도 인접한 배선이 없는 고립된 배선은 가장 작은 배선 저항값을 갖는다. 여기서, 대상 배선의 인접한 배선은 대상 배선으로부터 소정의 거리(예컨대, 1000㎚) 내에 존재하는 배선으로 정의된다.
일본 특개평 11-067916호 공보에 개시된 상술한 구성을 가진 본 발명은, 다층 배선의 단면 형상, 배선 재료와 층간 절연 재료의 물성 정수, 및 배선의 배치 정보에 기초하여 각 위치에 있어서의 커패시턴스값과 저항값을 기억하는 논리 셀 라이브러리 (114) 를 생성하고 논리 셀 라이브러리 (114) 를 이용하여 배선 레이아웃을 행한다.
그러나, 배선폭이 미세화됨에 따라서, 배선폭과 배선 간격이 좁아지게 되고, 반도체 집적 회로의 제조 공정에서 에칭시에 배선 측벽에 부착하는 포토레지스트와 에칭 가스에 의한 반응 생성물의 양이 완성된 배선폭에 크게 영향을 미치게 된다. 배선 간격이 넓으면 배선 측벽에 부착하는 반응 생성물의 양도 많아지게 되므로, 배선폭은 포토리소그라피로 결정되는 폭보다 더 넓어지게 된다. 한편, 배선 간격이 좁아지는 경우에는, 반응 생성물의 양이 더 적어짐에 따라 배선폭이 포토리소그라피로 결정되는 폭과 실질적으로 동일하다.
도 3 은 알루미늄 배선층의 에칭 후에 얻어진, 완성된 배선폭의 인접한 배선으로부터의 거리 의존성을 도시한다. 도 3 에서, 수직축은 에칭후의 배선폭(단위:㎛)을 나타내고 수평축은 인접한 배선으로부터의 간격(단위:㎛)을 나타낸다. 흑색 원은 양쪽에 존재하는 인접한 배선의 경우를 나타내고, 백색 원은 한쪽이 1㎛ 이상 떨어져 있는 인접한 배선의 경우를 나타낸다. 설계 배선폭은 일정하다(300㎚). 도 3 에서, 배선 간격이 넓을수록 완성된 배선폭이 넓어지게 되고, 양쪽에 인접한 배선이 존재하는 경우와 한 쪽에 인접한 배선이 1㎛ 이상의 거리로 존재하는 경우 사이에 완성된 배선폭에 있어 약 300㎚의 간격차가 발생하여 1000㎚의 간격으로 거의 포화 상태에 도달하게 된다.
배선이 특정한 길이를 가지므로, 일정한 값으로 분포되어 있다. 분포된 일정한 값은 배선에서 신호가 전달되는 동안에 지연이 생기고, 이는 배선 지연이라고 하는 신호의 도착 시간에 있어서의 차를 발생시킨다. 반도체 집적 회로 등에 있어서, 신호가 셀 근처에 배치된 셀에 도달하는데 걸리는 시간과 신호가 배선의 단부에 배치된 셀에 도달하는데 걸리는 시간 사이에 차가 발생한다. 배선 지연은 배선폭이 0.5㎛ 이하인 경우에는 특별히 심각한 것은 아니다. 그러나, 배선폭이 0.5㎛ 이하인 셀 자체의 고유 지연보다 배선 지연이 더 크기 때문에, 배선이 더 미세해짐에 따라 배선 지연이 점점 더 중요하게 된다.
셀의 고유 지연은 각 셀에 있어서의 원래의 값으로 출력핀의 상승시로부터 아무런 부하도 논리 세리트에 인가되지 않은 무부하 조건 하에서의 출력핀의 하강시까지의 지연값을 가리킨다. 배선 용량이란 배선을 통해 논리 셀의 상호 접속으로부터 생긴 용량을 가리킨다.
인접 배선이 없는 부분이 증가될 때, 배선폭과 배선 저항값이 그에 따라 감소되고, 그 결과 얻어진 지연 시간은 배선폭이 일정하다는 가정하에 추정된 지연 시간과 일치하지 않는다. 인접 배선의 존재 유무와 인접 배선까지의 거리에 따른 배선 저항값에 있어서의 차이가 상술한 일본 특개평 11-A-11067916호에서는 고려되고 있기 않기 때문에, 실제의 배선 지연값은 논리 셀 라이브러리를 이용하여 추정된 배선 지연값보다 작게 되고 이로 인해 설계치가 동작치와 크게 상이하게될 가능성이 있다.
본 발명의 목적은, 인접 배선의 존재 유무와 배선 저항값으로 인한 지연 시간을 기억하는 논리 셀 라이브러리를 생성하기 위해 각 배선의 각 위치에서의 인접 배선까지의 거리에 의존하는 상이한 배선 저항값을 이용하여 배선 저항값을 계산하는 논리 셀 라이브러리 생성 장치를 제공하는 것이다.
본 발명의 또다른 목적은 이러한 논리 셀 라이브러리에 기초하여 배선 레이아웃을 행하는 배선 레이아웃 장치를 제공하는 것이다.
본 발명의 첫번째 목적은, 각 배선의 지연 시간의 계산 결과를 기억하고 복수의 배선을 포함하는 배선의 레이아웃을 행하는데 사용되는 논리 셀 라이브러리를 생성하는 장치에 의해 구현되고, 이러한 장치는 각 배선의 단면 형상을 기억하는 단면 형상 파일, 배선 재료의 특성 정보를 기억하는 재료 데이터 파일, 각 배선의 접속 관계를 나타내는 배선 정보를 기억하는 배선 정보 파일, 단면 형상 파일에 기억된 내용, 재료 데이터 파일, 및 각 배선의 각 위치에서의 커패시턴스값과 저항값을 유도하는 배선 정보 파일을 구하는 디바이스 시뮬레이터, 각 배선의 한쪽 또는양쪽에서의 인접 배선까지의 거리에 관한 정보에 의존하는 각 배선의 각 위치에 대한 상이한 배선 저항값을 기억하는 인접 배선 정보 파일, 디바이스 시뮬레이터로부터의 출력, 제공된 마스크 레이아웃 패턴, 및 인접 배선 정보 파일에 기억된 내용물을 입력하여 입력 부하와 출력 구동 능력을 유도하는 배선 레이아웃을 검증하는 레이아웃 검증 툴, 레이아웃 검증 툴로부터의 출력, 제공된 네트 리스트 및 시험 규격에 기초하여 회로 동작의 시뮬레이션을 행하는 회로 시뮬레이터, 및 회로 시뮬레이터로부터의 출력에 기초하여 각 배선의 각 위치에 대한 배선 저항으로부터 얻은 기본 지연 시간을 계산하는 지연 계산기를 구비하며, 이러한 기본 지연은 논리 셀 라이브러리에 기억되어 있다.
본 발명의 제 2 목적은 배선 레이아웃 장치에 의해 구현되고, 이 장치는 각 배선의 지연 시간을 기억하는 논리 셀 라이브러리, 논리 셀 라이브러리와 네트 리스트에 기억된 내용물에 기초하여 배선 레이아웃을 행하는 라우터, 각 배선의 한쪽 또는 양쪽에서의 인접한 배선까지의 거리에 관한 정보에 의존하는 각 배선의 각 위치에 대해서 상이한 배선 저항값을 기억하는 인접 배선 정보 파일, 라우터로부터 출력된 배선, 인접 배선 정보 파일에 기억된 각 배선의 각 위치에서의 저항값에 대한 3차원 정보를 이용하여 각 배선의 각 위치에 대한 지연 시간을 계산하는 지연 계산기, 및 지연 계산기로부터 출력된 지연 시간과 참조값을 비교하여 지연 시간이 참조값과 일치하는지 아닌지를 결정하는 비교기를 구비하고 있다.
상술한 바와 같이 구성된 본 발명은, 각 배선의 각 위치에 대한 각 배선의 한쪽 또는 양쪽에서의 인접 배선까지의 거리에 관한 정보에 의존하는 상이한 배선저항값을 기억하는 인접 배선 정보 파일을 사용하므로 정확한 배선 저항값이 계산될 수 있다. 그러므로, 레이아웃 검증 툴은 회로 시뮬레이션이 수행되는 올바른 입력 부하와 출력 구동 능력을 유도하여 각 논리 셀에 대한 정확한 기본 지연 시간을 계산하고 지연 시간을 기억하는 논리 셀 라이브러리가 제조될 수 있다. 또한, 정확한 배선 저항값을 기억하는 논리 셀 라이브러리가 사용되므로 예컨대, 반도체 집적 회로에서의 클록 스큐(clock skew)를 감소시킬 수 있다. 그러므로, 본 발명에 의하면, 반도체 집적 회로 등을 설계하는데 있어서 매우 정확하게 배선 레이아웃을 행할 수 있다.
본 발명에서, 인접 배선이 배선으로부터 소정의 거리(예컨대, 1000㎚) 내에 존재한다고 하는 정보는, 인접 배선까지의 거리에 관한 정보의 범위 내에 포함된다.
본 발명의 상술한 것, 기타 목적, 특징, 및 잇점들은 본 발명의 바람직한 실시예의 예를 도시하는 첨부한 도면에 기초한, 다음 설명으로부터 더욱 명백해진다.
도 1 은 종래의 논리 셀 라이브러리 생성 장치를 도시하는 블록도.
도 2 는 종래의 배선 레이아웃 장치를 도시하는 블록도.
도 3 은 완성된 배선폭의 인접 배선 사이의 거리 의존성을 나타내는 그래프.
도 4 는 본 발명의 제 1 실시예의 논리 셀 라이브러리 생성 장치를 도시하는 블록도.
도 5 는 배선의 일례를 도시하는 평면도.
도 6 은 인접 배선 정보 파일의 내용물의 일례를 도시하는 도면.
도 7 은 배선 지연 시간의 인접 배선 존재율 의존성을 나타내는 그래프.
도 8 은 본 발명의 또다른 실시예에 의한 배선 레이아웃 장치의 시스템 구성을 나타내는 블록도.
※ 도면의 주요부분에 대한 부호의 설명
1, 101 : 배선의 단면 형상 파일 2, 102 : 재료 데이터 파일
3A, 3B, 103 : 배선의 배치 정보 파일
4A, 4B : 배선의 인접 배선 정보 파일 5, 105 : 디바이스 시뮬레이터
6, 106, 134 : 라이브러리
7, 107 : 마스크 레이아웃 패턴 파일 8, 108 : 레이아웃 검증 툴
9, 109 : 제 1 네트 리스트 10, 110 : 기억 장치
11, 111 : 시험 규격 파일 12, 112 : 회로 시뮬레이터
13, 113 : 제 1 지연 계산기 14, 114 : 논리 셀 라이브러리
21 : 제 1 층 배선 22 : 제 2 층 배선
33, 133 : 라우터 34, 135 : 제 2 지연 계산기
35, 136 : 비교기 132 : 제 2 네트 리스트
(실시예)
도 4 에 도시된 본 발명의 바람직한 실시예에 의한 논리 셀 라이브러리 생성 장치는, 배선의 단면 형상과 재료에 대한 정보를 나타내는 좌표값을 기억하는 배선 단면 형상 파일 (1), 배선 재료의 저항값, 층간 유전체 등의 상대적인 유전 상수와 같은 특성 정보를 기억하는 재료 데이터 파일 (2), 상부 또는 하부 배선층의 존재 유무, 상부 배선과 하부 배선이 평행하게 또는 수직으로 배치되는지 등에 대한 배치 정보를 기억하는 배선 배치 정보 파일 (3A), 각 파일 (1, 2, 및 3A) 에 기억된 내용물을 입력하여 각 배선의 각 위치에서의 커패시턴스값과 저항값을 유도하는 디바이스 시뮬레이터 (5), 디바이스 시뮬레이터 (5) 로부터 출력된 커패시턴스값과 저항값을 기억하는 라이브러리 (6), 마스크 레이아웃 패턴을 기억하는 마스크 레이아웃 패턴 파일 (7), 및 한쪽 또는 양쪽에서의 인접 배선까지의 거리에 관한 정보에 의존하는 각 배선의 각 위치에 대해서 상이한 배선 저항값을 기억하는 인접 배선 정보 파일 (4A) 을 구비하고 있다. 여기서, 인접 배선 정보 파일 (4A) 에서 소정의 거리(예컨대, 1000㎚) 내의 한쪽 또는 양쪽에 위치하는 인접 배선의 존재 유무에 대한 정보는, 인접 배선까지의 거리에 관한 정보로 이용된다. 또, 장치는 라이브러리 (6) 에 기억된 커패시턴스값과 저항값, 마스크 레이아웃 패턴 파일 (7), 및 인접 배선 정보 파일 (4A) 의 내용물을 입력하여 레이아웃을 검증하는 레이아웃 검증 툴 (8), 입력 부하 데이터와 레이아웃 검증 툴 (8) 로부터의 출력인 출력 구동 능력 데이터를 기억하는 기억 장치 (10), 네트 리스트를 기억하는 제 1 네트 리스트 파일 (9), 및 시험 규격을 기억하는 시험 규격 파일 (11) 도 구비하고 있다. 또한, 장치는 제 1 네트 리스트 파일 (9) 에서의 내용물, 기억 장치 (10) 에 기억된 내용물, 및 시험 규격 파일 (11) 에서의 내용물에 기초하여 회로 시뮬레이션을 행하는 회로 시뮬레이터 (12), 회로 시뮬레이터 (12) 로부터의 출력 내용물에 기초한 지연 시간을 계산하는 제 1 지연 계산기 (13), 및 제 1 지연 계산기 (13) 에서의 계산 결과를 기억하는 논리 셀 라이브러리 (14) 를 구비하고 있다.
도 4 에서, 인접 배선 정보 파일 (4A;도 4 에서 사선친 부분) 은 본 실시예의 논리 셀 라이브러리 생성 장치를 특징으로 하고 있다. 이제, 인접 배선 정보 파일 (4A) 의 내용을 설명한다. 여기에서, 배선은 도 5 에서와 같이 배치되어 있다고 가정한다. 이 경우에서, 인접 배선 정보 파일 (4A) 은 각 배선층에 포함된 각 배선에 부여된 배선 번호와 도 6 에서와 같이 배선 번호로 표시된 각 배선의 각 위치에서의 배선 저항값을 기억하는 표의 형태로 되어 있다. 한편, 도 5 와 도 6 은 3층 배선의 경우를 표시하고, 표의 크기가 증가하는 점을 제외하고는유사한 인접 배선 정보 파일 (4A) 이 4층 이상의 다층 배선에 사용된다. 복수의 선들로 구성된 제 1 층 배선 (21) 은, 1-1, 1-2, 1-3, 1-4 등과 같이 일련 번호가 순차적으로 부여되어 있다. 또, 제 2 층 배선 (22) 도 2-1, 2-2, 2-3, 2-4 등과 같이 일련 번호가 순차적으로 부여되어 있다. 제 1 층 배선 (21) 의 선 (1-2) 은 양쪽에 선 (1-1) 과 선 (1-3) 을 가지며, 선 (1-1) 과 선 (1-3) 은 한쪽에만 인접 배선이 있다. 배선 (1-4) 은 인접 배선인 배선 (1-3) 으로부터 1000㎚ 이상 떨어져 있는 고립 배선이다. 만약, 인접 배선으로부터의 거리가 1000㎚ 이상이라면, 배선 재료로 알루미늄막을 에칭하여 실제 배선을 형성할 때 포토레지스트가 에칭 가스와 반응하여 퇴적물을 생성하고, 그 결과 배선폭이 커진다.
선 (1-2) 은 선 (1-1) 과 선 (1-3) 이 양쪽에 존재하므로 가장 큰 배선 저항값을 가지고, 선 (1-1) 과 선 (1-3) 은 두번째로 큰 배선 저항값을 가지며, 고립된 선인 선 (1-4) 은 가장 작은 저항값을 갖는다. 이러한 방법으로, 인접 배선이 양쪽에 있는 경우, 한쪽에만 있는 경우, 및 고립된 배선인 경우 각각에 대해서 각배선층에 포함된 각 배선의 배선 저항값으로서 인접 배선 정보 파일 (4A) 에 상이한 저항값이 기억되어 있다.
그러므로, 단위 길이당 배선 (1-1, 1-2, 1-3, 및 1-4) 의 저항치를 각각 R11, R12, R13, R14라고 하면, 이들은 R12＞R11(R13)＞R14의 작아지는 순서로 나타난다. 배선 저항값은 제 1 층 배선의 시작점(배선의 한 단부에서의 콘택 홀이나 비아 홀의 위치)으로부터의 거리의 함수로서 주어진다. 유사하게, 제 2 층 배선 (22) 의 배선 저항값은 제 2 층 배선의 시작점(배선의 한 단부에서의 비아 홀의 위치)으로부터의 거리의 함수로서 주어진다.
다음은 논리 셀 라이브러리 생성 장치의 논리 셀 라이브러리의 생성에 대한 설명이다.
먼저, 디바이스 시뮬레이터 (5) 는 배선 단면 형상 파일 (1) 과 재료 데이터 파일 (2) 의 기억된 내용을 받아서 시뮬레이션을 행하여 배선의 각 위치에서의 커패시턴스값과 저항값을 구한다. 디바이스 시뮬레이터 (5) 로부터의 출력 결과는 라이브러리 (6) 에 기억되어 있다.
다음에, 레이아웃 검증 툴 (8) 이 생성된 라이브러리 (6), 마스크 레이아웃 패턴 파일 (7), 및 인접 배선 정보 파일 (4A) 에 기억된 내용물을 받아서 레이아웃을 검증한다.
그 다음, 레이아웃 검증 툴 (8) 로부터의 출력 결과를 기억 장치 (10) 에 기억한다. 회로 시뮬레이터 (12) 는 기억 장치 (10) 에 기억된 내용물, 제 1 네트 리스트 파일 (9), 및 시험 규격 파일 (111) 을 입력하여 회로 시뮬레이션을 행한다. 마지막으로, 제 1 지연 계산기 (13) 는 회로 시뮬레이터 (12) 로부터의출력에 기초하여 기본 지연 시간을 계산한다. 제 1 지연 계산기 (13) 의 계산 결과는 논리 셀 라이브러리 (14) 에 기억되어 있다.
도 7 은 배선 지연 시간의 인접 배선 존재율 의존성을 나타내는 그래프이다. 도 7 에서, 종축은 지연 시간 (단위:nsec/gate) 을, 횡축은 인접 배선 존재율 (단위:%) 을 나타낸다. 흑색의 원은 실제로 측정된 지연 시간을, 실선은 본 실시예에서 추정된 지연 시간을 나타내며, 점선은 종래의 방법으로 추정된 지연 시간을 나타낸다.
이 그래프는 배선 부하가 달린 인버터에 의한, 동작 지연 시간의 인접 배선 존재율에 대한 의존성을 나타내는 것으로, 배선의 총 길이는 2㎜이다. 인버터의 구동 게이트에서의 트랜지스터는, P채널 MOS(Metal-Oxide-Semiconductor) 트랜지스터의 게이트폭(W)이 30㎛, N채널 MOS(Metal-Oxide-Semiconductor) 트랜지스터의 게이트폭(W)이 30㎛, 게이트 길이(L)는 0.18㎛, 및 팬 아우트는 1이었다. 배선폭은 0.3㎛ 이었고, 배선 간격은 0.3㎛ 이었다. 인접 배선 존재율은 길이를 배선 길이에 의해 양쪽에 존재하는 배선으로 나눔으로써 얻어지고 퍼센트로 표시된다. 인접 배선 존재율은, 양쪽 배선에 존재하는 배선에 걸친 길이를 배선 길이로 나눔으로써 얻어졌다. 인접 배선의 존재 유무에 관계 없이 배선폭이 균일하게 설정되어 있는 종래의 방법에 비해, 본 실시예에서처럼 인접 배선의 존재 유무에 따라 상이한 저항값이 설정될 때, 시뮬레이션 결과가 측정치와 정확하게 일치할 수 있다. 정확도는 인접 배선 존재율에 따라 변화한다. 도 7 에 도시된 바와 같이, 인접 배선 존재율이 더 낮기 때문에, 시뮬레이션 결과는 종래 기술에서 측정된 값으로부터 유도된다. 한편, 시뮬레이션 결과는 본 실시예에서 3%의 정확도 내로 측정된 값과 일치된다.
상술한 바와 같이, 본 발명에 의하면 각 배선의 각 위치에서의 인접 배선의 존재 유무에 따라서 상이한 배선 저항값이 기억될 수 있으므로, 정확한 배선 저항값을 계산하고 이 값을 기억하는 논리 셀 라이브러리를 생성할 수 있다.
다음에는, 상술한 바와 같이 제조된 논리 셀 라이브러리를 이용하여 배선 레이아웃을 행하는 배선 레이아웃 장치에 대해서 설명한다.
도 8 에 도시된 배선 레이아웃 장치는, 상술한 바와 같이 제조된 논리 셀 라이브러리 (14), 네트 리스트를 기억하는 제 2 네트 리스트 파일 (32), 논리 셀 라리브러리 (14) 와 제 2 네트 리스트 파일 (32) 의 내용에 기초하여 배선 레이아웃을 행하는 라우터 (33), 라우터 (33) 로부터의 출력 결과인 배선 배치 정보를 기억하는 배치 정보 파일 (3B), 및 각 배선의 각 위치에 대해서 한쪽 또는 양쪽에 존재하는 인접 배선의 존재 유무에 따른 상이한 배선 저항값을 기억하는 인접 배선 정보 파일 (4B) 을 구비하고 있다. 또한, 배선 레이아웃 장치는, 파일 (3B, 4B) 의 내용과 도 4 에 도시된 라이브러리 (6) 에 기억된 내용을 입력하여 지연 시간을 계산하는 제 2 지연 계산기 (34), 제 2 지연 계산기 (34) 로부터 출력된 지연 시간과 기준값을 비교하는 비교기 (35) 를 구비하며, 만약 지연 시간이 기준값과 일치하지 않으면 라우터 (33) 로 하여금 재차 처리를 시작하게 한다.
인접 배선 정보 파일 (4B; 도 8의 사선친 부분) 은 배선 레이아웃 장치를 특징으로 한다. 인접 배선 정보 파일 (4B) 은, 도 4 에 도시된 실시예에서 인접배선 정보 파일 (4A) 의 것과 같은 내용을 갖고 있다.
배선 레이아웃 장치는 배선 레이아웃용으로, 라이브러리 (6) 에 기억되어 있고 배선의 3차원 배치와 인접 배선의 존재 유무에 의존하는 배선 저항값을 이용한다. 그러므로, 배선 지연 시간은 좀더 정확하게 추정될 수 있다. 또한, 지연 시간이 기준치와 비교되고, 지연 시간이 기준 범위 내에 있게 될 때까지 배선 레이아웃이 반복되므로 회로의 지연 시간을 정확하게 제어할 수 있고, 따라서 클록 스큐(클록 신호에서의 시프트) 등을 감소시킬 수 있다. 그 결과, 배선 레이아웃은 장치를 이용하여 매우 정확하게 행해질 수 있다.
다음에는, 배선 레이아웃 장치를 이용한 배선 레이아웃을 설명한다. 먼저, 배선 레이아웃을 행하기 위해 라우터 (33) 가 논리 셀 라이브러리 (14) 와 제 2 네트 리스트 파일 (32) 을 내용물과 함께 제공된다. 그 다음, 제 2 지연 계산기 (34) 가, 라우터 (33) 로부터의 출력 결과인 배치 정보 파일 (3B) 의 내용물, 인접 배선 정보 파일 (4B) 에 기억된 내용물, 및 라이브러리 (6) 에 기억된 내용물을 입력한다. 마지막으로, 비교기 (35) 가 제 2 지연 계산기 (34) 로부터 출력된 각 배선의 지연 시간과 기준값을 비교하고, 만약 지연 시간이 기준값과 일치하지 않으면, 지연 시간이 기준 범위에 있게될 때까지 라우터 (33) 가 배선 레이아웃을 반복한다.
이상 설명한 바와 같이, 본 발명에 의하면 비교기로부터 출력된 지연 시간이 기준치와 일치하지 않으면, 라우터가 다시 배선 레이아웃을 행하므로 매우 정확하게 배선 레이아웃을 행할 수 있다.
본 발명의 바람직한 실시예를 특정 용어를 사용하여 설명하였지만, 이러한 설명은 단지 예시적인 목적에 지나지 않으며, 다음 청구항의 취지와 범위를 벗어나지 않는한 변경시키거나 수정할 수 있다는 점이 이해될 것이다.

Claims (15)

  1. 각 배선의 지연 시간의 계산 결과를 기억하고 복수의 배선을 포함하는 배선의 레이아웃을 행하는데 사용되는 논리 셀 라이브러리 생성 장치에 있어서,
    상기 장치는
    각 배선의 단면 형상을 기억하는 단면 형상 파일;
    상기 배선 재료의 특성 정보를 기억하는 재료 데이터 파일;
    각 배선의 접속 관계를 나타내는 배선 정보를 기억하는 배선 정보 파일;
    상기 단면 형상 파일, 상기 재료 데이터 파일, 및 상기 배선 정보 파일의 기억 내용으로부터 각 배선의 각 위치에서의 커패시턴스값 및 저항값을 구하는 디바이스 시뮬레이터;
    각 배선의 한쪽 또는 양쪽에서 인접 배선까지의 거리에 관한 정보에 의존하는 각 배선의 각 위치에 대한 상이한 배선 저항값을 기억하는 인접 배선 정보 파일;
    상기 디바이스 시뮬레이터, 제공된 마스크 레이아웃, 및 상기 인접 배선 정보 파일의 기억된 내용으로부터의 출력을 받아서 입력 부하와 출력 구동 능력을 구하는 배선 레이아웃을 검증하는 레이아웃 검증 툴;
    상기 레이아웃 검증 툴의 출력, 제공된 네트 리스트, 및 시험 규격에 기초하여 회로 동작의 시뮬레이션을 행하는 회로 시뮬레이터; 및
    상기 회로 시뮬레이터로부터의 출력에 기초하여 각 배선의 각 위치에 대한배선 저항값으로부터 얻은 기본 지연 시간을 계산하는 지연 계산기를 구비하고, 상기 기본 지연은 상기 논리 셀 라이브러리에 기억되는 것을 특징으로 하는 논리 셀 라이브러리 생성 장치.
  2. 제 1 항에 있어서,
    상기 특성 정보는 배선 재료의 저항값에 대한 정보를 포함하는 것을 특징으로 하는 논리 셀 라이브러리 생성 장치.
  3. 제 1 항에 있어서,
    상기 인접 배선 정보 파일은, 각 층에 포함된 각 배선에 부여된 배선 번호와 상기 배선 번호로 나타나는 각 배선의 각 위치에서의 단위 길이당 배선 저항값이 기억된 표를 구비하는 것을 특징으로 하는 논리 셀 라이브러리 생성 장치.
  4. 제 1 항에 있어서,
    상기 인접 배선 정보 파일은, 배선의 한쪽 단부에서의 콘택 홀 이나 비아 홀로부터의 위치의 함수로서 제공되는 배선 저항값을 갖는 것을 특징으로 하는 논리 셀 라이브러리 생성 장치.
  5. 제 3 항에 있어서,
    상기 인접 배선 정보 파일은, 배선의 한쪽 단부에서의 콘택 홀이나 비아 홀로부터의 위치의 함수로서 제공되는 배선 저항값을 갖는 것을 특징으로 하는 논리 셀 라이브러리 생성 장치.
  6. 제 1 항에 있어서,
    상기 인접 배선 정보 파일에서, 인접 배선 각각이 각 배선의 양쪽에서 소정의 거리 내에 존재할 때 가장 큰 값이 제공되도록 상기 배선 저항값이 정의되고, 인접 배선이 각 배선의 한쪽에서 소정의 거리 내에 존재할 때 두번째로 가장 큰 값이 제공되며, 어느 쪽에서도 소정의 거리 내에 인접한 배선이 없는 고립된 배선에 대해서는 가장 작은 값이 제공되는 것을 특징으로 하는 논리 셀 라이브러리 생성 장치.
  7. 제 3 항에 있어서,
    상기 인접 배선 정보 파일에서, 인접 배선 각각이 각 배선의 양쪽에서 소정의 거리 내에 존재할 때 가장 큰 값이 제공되도록 상기 배선 저항값이 정의되고, 인접 배선이 각 배선의 한쪽에서 소정의 거리 내에 존재할 때 두번째로 가장 큰 값이 제공되며, 어느 쪽에서도 소정의 거리 내에 인접한 배선이 없는 고립된 배선에 대해서는 가장 작은 값이 제공되는 것을 특징으로 하는 논리 셀 라이브러리 생성 장치.
  8. 각 배선의 한쪽 또는 양쪽에서 인접 배선까지의 거리에 관한 정보에 의존하는 각 배선의 각 위치에 대한 상이한 배선 저항값을 기억하는 인접 배선 정보 파일을 제공하는 단계;
    상기 인접 배선 정보 파일에 기억된 내용물을 입력하여, 회로 동작을 시뮬레이트하고, 각 배선의 각 위치에서의 배선 저항으로부터 얻어진 기본 지연 시간을 계산함으로써 배선 레이아웃을 검증하는 단계; 및
    상기 기본 지연 시간을 기억하는 논리 셀 라이브러리를 생성하는 단계를 구비하는 것을 특징으로 하는 논리 셀 라이브러리 생성 방법.
  9. 각 배선의 지연 시간을 기억하는 논리 셀 라이브러리;
    네트 리스트를 기억하는 네트 리스트 기억부;
    상기 논리 셀 라이브러리에 기억된 내용과 상기 네트 리스트에 기초하여 배선 레이아웃을 행하는 라우터;
    각 배선의 한쪽 또는 양쪽에서 인접 배선까지의 거리에 관한 정보에 의존하는 각 배선의 각 위치에 대한 상이한 배선 저항값을 기억하는 인접 배선 정보 파일;
    상기 라우터로부터 출력된 배선에 대한 3차원 정보와 상기 인접 배선 정보 파일에 기억된 각 배선의 각 위치에서의 저항값을 이용하여 각 배선의 각 위치에서의 지연 시간을 계산하는 지연 계산기; 및
    상기 지연 계산기로부터 출력된 지연 시간을 기준치와 비교하여 상기 지연 시간이 기준치와 일치하는지를 결정하는 비교기를 구비하는 것을 특징으로 하는 배선 레이아웃 장치.
  10. 제 9 항에 있어서,
    상기 인접 배선 정보 파일은 각 층에 포함된 각 배선에 부여된 배선 번호와 상기 배선 번호에 의해 표시되는 각 배선의 각 위치에서의 단위 길이당 배선 저항값을 기억하는 표인 것을 특징으로 하는 배선 레이아웃 장치.
  11. 제 9 항에 있어서,
    상기 인접 배선 정보 파일은 상기 배선의 한쪽 단부에서의 콘택 홀이나 비아 홀로부터의 위치의 함수로서 제공되는 배선 저항값을 갖는 것을 특징으로 하는 배선 레이아웃 장치.
  12. 제 10 항에 있어서,
    상기 인접 배선 정보 파일은 상기 배선의 한쪽 단부에서의 콘택 홀이나 비아 홀로부터의 위치의 함수로서 제공되는 배선 저항값을 갖는 것을 특징으로 하는 배선 레이아웃 장치.
  13. 제 9 항에 있어서,
    상기 인접 배선 정보 파일에서, 각 인접 배선이 각 배선의 양쪽에서 소정의 거리 내에 존재할 때 가장 큰 값이 제공되도록 상기 배선 저항값이 정의되고, 인접배선이 각 배선의 한쪽에서 소정의 거리 내에 존재할 때 두번째로 가장 큰 값이 제공되며, 어느 쪽에서도 소정의 거리 내에 인접한 배선이 없는 고립된 배선에 대해서는 가장 작은 값이 제공되는 것을 특징으로 하는 배선 레이아웃 장치.
  14. 제 10 항에 있어서,
    상기 인접 배선 정보 파일에서, 인접 배선 각각이 각 배선의 양쪽에서 소정의 거리 내에 존재할 때 가장 큰 값이 제공되도록 상기 배선 저항값이 정의되고, 인접 배선이 각 배선의 한쪽에서 소정의 거리 내에 존재할 때 두번째로 가장 큰 값이 제공되며, 어느 쪽에서도 소정의 거리 내에 인접한 배선이 없는 고립된 배선에 대해서는 가장 작은 값이 제공되는 것을 특징으로 하는 배선 레이아웃 장치.
  15. 각 배선의 한쪽 또는 양쪽에서의 인접 배선의 존재 유무에 의존하는 각 배선의 각 위치에 대한 상이한 배선 저항값을 기억하는 인접 배선 정보 파일를 제공하는 단계;
    논리 셀 라이브러리와 네트 리스트에 기초하여 배선 레이아웃을 행하는 단계;
    상기 배선 레이아웃의 결과, 상기 배선 정보 파일에 기억된 내용, 및 상기 논리 셀 라이브러리에 기억된 내용을 받아서 각 배선의 각 위치에서의 지연 시간을 계산하는 단계; 및
    상기 지연 시간과 기준치를 비교하여, 상기 지연 시간이 기준치와 일치하지않으면 상기 지연 시간이 기준 범위 내에 있게 될 때까지 배선 레이아웃을 반복하는 단계를 구비하는 것을 특징으로 하는 배선 레이아웃 방법.
KR1020000038676A 1999-07-07 2000-07-06 논리 셀 라이브러리 생성 장치와 논리 셀 라이브러리 생성방법 및 배선 레이아웃 장치와 배선 레이아웃 방법 Expired - Fee Related KR100347396B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-193228 1999-07-07
JP11193228A JP2001022802A (ja) 1999-07-07 1999-07-07 論理セルライブラリ生成装置と論理セルライブラリ生成方法および配線レイアウト装置と配線レイアウト方法

Publications (2)

Publication Number Publication Date
KR20010015212A KR20010015212A (ko) 2001-02-26
KR100347396B1 true KR100347396B1 (ko) 2002-08-03

Family

ID=16304464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000038676A Expired - Fee Related KR100347396B1 (ko) 1999-07-07 2000-07-06 논리 셀 라이브러리 생성 장치와 논리 셀 라이브러리 생성방법 및 배선 레이아웃 장치와 배선 레이아웃 방법

Country Status (3)

Country Link
US (1) US6505332B1 (ko)
JP (1) JP2001022802A (ko)
KR (1) KR100347396B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3828104B2 (ja) * 2003-10-02 2006-10-04 株式会社東芝 模擬回路パターン評価方法、半導体集積回路の製造方法、テスト基板、及びテスト基板群
US7219322B2 (en) * 2004-04-27 2007-05-15 Hewlett-Packard Development Company, L.P. Multiple propagation speeds of signals in layered circuit apparatus
JP4745697B2 (ja) * 2005-03-29 2011-08-10 富士通セミコンダクター株式会社 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント
US7219323B2 (en) * 2005-04-15 2007-05-15 Kabushiki Kaisha Toshiba Systems and methods for wiring circuit components
JP2008078467A (ja) * 2006-09-22 2008-04-03 Toshiba Corp 特定用途向け半導体集積回路及びその製造方法
KR100840494B1 (ko) * 2006-12-06 2008-06-23 동부일렉트로닉스 주식회사 사다리꼴 단면을 갖는 배선의 지연시간 추출 방법
US7784013B2 (en) * 2007-01-03 2010-08-24 PDF Acquisition Corp Method for the definition of a library of application-domain-specific logic cells
US7827516B1 (en) * 2007-01-03 2010-11-02 Pdf Solutions, Inc. Method and system for grouping logic in an integrated circuit design to minimize number of transistors and number of unique geometry patterns
KR101539715B1 (ko) * 2015-01-19 2015-07-28 연세대학교 산학협력단 관통전극의 간섭 지연 측정 장치 및 방법
CN113569510A (zh) * 2020-04-29 2021-10-29 新思科技有限公司 通过考虑单元间时序进行的单元感知缺陷特性化

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207989B2 (ja) * 1993-12-21 2001-09-10 三菱電機株式会社 遅延時間計算装置
JP3264806B2 (ja) 1994-11-15 2002-03-11 富士通株式会社 回路シミュレーションモデル抽出方法及び装置
JPH10171855A (ja) 1996-12-11 1998-06-26 Matsushita Electric Ind Co Ltd 回路パラメータ抽出装置及び遅延計算方法
JP3052871B2 (ja) 1997-01-31 2000-06-19 日本電気株式会社 半導体集積回路装置
JPH1167916A (ja) 1997-08-12 1999-03-09 Nec Corp 論理セルライブラリ生成装置と配線レイアウト方法及び配線レイアウト装置
US6189131B1 (en) * 1998-01-14 2001-02-13 Lsi Logic Corporation Method of selecting and synthesizing metal interconnect wires in integrated circuits

Also Published As

Publication number Publication date
KR20010015212A (ko) 2001-02-26
JP2001022802A (ja) 2001-01-26
US6505332B1 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
KR101776385B1 (ko) 집적 회로 레이아웃 생성을 위한 방법, 소자 및 컴퓨터 프로그램 제품
US10418354B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
US6487705B1 (en) Timing optimization and timing closure for integrated circuit models
KR100347396B1 (ko) 논리 셀 라이브러리 생성 장치와 논리 셀 라이브러리 생성방법 및 배선 레이아웃 장치와 배선 레이아웃 방법
US6779164B2 (en) LSI design method having dummy pattern generation process and LCR extraction process and computer program therefor
US6865727B2 (en) Method for calculating the capacity of a layout of an integrated circuit with the aid of a computer, and application of the method to integrated circuit fabrication
KR100255891B1 (ko) 반도체 집적 회로내의 기생부하 산출방법
US5724251A (en) System and method for designing, fabricating and testing multiple cell test structures to validate a cell library
CN101308517B (zh) 检测并校正半导体装置的方法
US6760895B2 (en) Design method of semiconductor device
US20070245286A1 (en) Wiring layout apparatus, wiring layout method, and wiring layout program for semiconductor integrated circuit
US7089516B2 (en) Measurement of integrated circuit interconnect process parameters
US6880142B2 (en) Method of delay calculation for variation in interconnect metal process
US8539411B2 (en) Multiple derating factor sets for delay calculation and library generation in multi-corner STA sign-off flow
US7185296B2 (en) Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same
US6543035B2 (en) LCR extraction method and computer program for performing LCR extraction in LSI design process
US8418112B2 (en) Method of generating RC technology file
CN104573146B (zh) 时钟信号传输调整方法及相关集成电路结构
US7228512B2 (en) Method of generating capacitance value rule table for extraction of wiring capacitance and capacitance value rule table generation program
Dong et al. New metal fill considerations for nanometer technologies
Oh et al. Interconnect modeling in deep submicron design
JP2004362202A (ja) タイミング検証方法
JP2001196459A (ja) 半導体集積回路の設計方法と設計装置
Huang et al. Extracting interconnect capacitance sensitivity to linewidth variation
JPH09102546A (ja) 半導体集積回路の遅延計算方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000706

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020723

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020723

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee