JP2008270276A - ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置 - Google Patents

Abstract

【課題】 ダミーパターンの配置に要するデータ量の増大を伴うことなく、パターン間のゴミの付着に伴って半導体装置の動作の信頼性が低下することを抑制することは困難であった。
【解決手段】 第１軸線に沿って延在する第１配線パターン及び第２配線パターンが配置された第１領域にダミーパターンを配置するダミーパターン配置装置５０であって、第１配線パターンと第２配線パターンとの間に、第１配線パターン及び第２配線パターンと離間して、第２軸線に沿って延在するダミーパターンを配置するパターン配置部５４と、配置されたダミーパターンの第１端部を加工し、第１配線パターン側に第１ダミーランドを配置するパターン加工部と５６と、を備える。
【選択図】 図１

Description

本発明は、ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置に関する。

近年、半導体装置は、配線層の多層化が進んでいる。複数の配線層が幾段にも積層されると、上層の配線層ほど、下層の配線層の面内における凹凸の影響を受ける。この影響が大きい場合、上層に形成される配線層の配線に断線が生じるおそれさえある。また、同一の配線層内であっても、部分ごとの凸凹により、配線の断線が生じるおそれもある。この問題を解決するため、複数の配線層ごとに、配線パターンが形成されない領域にダミーパターンを配置する技術が知られている（特許文献１〜４参照）。

例えば、特許文献１では、ダミーパターンと配線パターンとの距離を一定とすることにより、配線パターンに付加される寄生容量の容量計算を簡単にする技術が開示されている。また、特許文献２には、配線領域の配線パターンが配置されていない領域に、異なる密度のダミーパターンを配置する技術が開示されている。
特開２００２−３６８０８８号公報 特開２０００−２７７６１５号公報 特開２００３−１４０３１９号公報 特開２００４−２５３６５５号公報

ところで、近年、製造プロセスの微細化の進展が著しい。これに伴って、配線間の距離が短くなっている。よって、ダミーパターンと配線パターンとの間の距離も短くなっている。ダミーパターンと配線パターンとが近接すると、製造プロセスの過程でレジストが倒れる等して、配線パターンとダミーパターンとがゴミ（Ｄｅｆｅｃｔ）により接続（短絡）されるおそれがある。

一般的に、ダミーパターンの電位は、フローティング（どこにも接続されない状態）に設定される。従って、上述のように、配線パターンとダミーパターンとがゴミによって接続されたとしても、即座に半導体装置の動作が損なわれることはない。しかしながら、 配線パターンとダミーパターンとがゴミにより接続されると、意図しない配線容量、抵抗が配線パターンに付加されることになる。意図しない配線容量、抵抗が配線パターンに付加されると、意図しない信号の伝播遅延を招いてしまう。意図しない信号の伝播遅延により、直ちに半導体装置の動作が不良となる可能性は少ない。しかしながら、場合によっては、半導体装置の誤動作を招いてしまうおそれがある。なお、ダミーパターンが電源電位（ＶＤＤ、ＧＮＤ）に接続されている場合、配線パターンとダミーパターンとがゴミにより接続されると、直ちに半導体装置の機能が損なわれてしまうおそれがある。

特許文献２には、上述のように、異なる密度のダミーパターンを配置する技術が開示されている。この場合、メタル密度の低いダミーパターンが配線パターンに近接して配置されるため、ゴミによって配線容量が配線パターンに付加されることは抑制される。しかしながら、特許文献２の方式を採用する場合、ダミーパターンの配置処理を実行するのに要するデータ量が増大してしまう。

特許文献２の場合、パターンの配置領域を複数のブロックに分け、各ブロックにメタル密度の高いパターン、メタル密度の低いパターンを配置する。個々のパターンの配置位置は、配線データ（レイアウトデータ）に含まれるパターンの頂点情報（頂点座標等）を利用して特定される。従って、特許文献２のように、配線領域を複数のブロックに分割することは、分割後のブロックごとにパターンの頂点情報を設定する必要があり、ダミーパターンの配置に要するデータ量を増大させる。

例えば、１０ｍｍ×１０ｍｍの半導体チップの配線領域を０．２μｍ×０．２μｍのブロックに分割した場合、設定されるブロック数は２．５×１０^９個にもなる。すべてのブロックにダミーパターンを配置する場合には、設定したブロック数に対応した数のダミーパターンの頂点情報が必要となり、ダミーパターンの配置に要するデータ量を増大させる。なお、ダミーパターンの配置に要するデータ量の増大は、配線工程に要する時間の長時間化、配線装置のメモリ不足などを招く。

上述のように、ダミーパターンの配置に要するデータ量の増大を伴うことなく、パターン間のゴミの付着に伴って半導体装置の動作の信頼性が低下することを抑制することは困難であった。

本発明にかかるダミーパターン配置装置は、第１軸線に沿って延在する第１配線パターン及び第２配線パターンが配置された第１領域にダミーパターンを配置するダミーパターン配置装置であって、前記第１配線パターンと前記第２配線パターンとの間に、前記第１配線パターン及び前記第２配線パターンと離間して、第２軸線に沿って延在するダミーパターンを配置するパターン配置部と、配置された前記ダミーパターンの第１端部を加工し、前記第１配線パターン側に第１ダミーランドを配置するパターン加工部と、を備える。

本発明にかかるダミーパターン配置方法は、 コンピュータを用いたダミーパターンの配置方法であって、第１軸線に沿って延在する第１配線パターン及び第２配線パターンが第１領域に配置された配置データを読み込み、前記第１及び前記第２配線パターンと離間するように、第２軸線に沿って延在するダミーパターンを前記第１領域に配置し、前記第１領域に配置された前記ダミーパターンの第１端部を加工し、前記第１配線パターン側に第１ダミーランドを配置する。

本発明にかかる半導体装置は、積層される配線層の主面に一致する第１領域及び第２領域を備える半導体装置であって、前記第１領域に配置され、第１軸線に沿って延在する第１配線パターン及び第２配線パターンと、前記第２領域に配置された配線パターンと、 前記第２領域に配置された前記配線パターンと重ならないように、かつ前記第１配線パターン及び前記第２配線パターンと離間して前記第１領域に配置されるとともに、前記第１配線パターン側に配置されたダミーランドを含む、第２軸線に沿って延在するダミーパターンと、を備える。

本発明にかかるダミーパターン配置装置は、互いに離間する複数の配線パターンが配置された第１領域にダミーパターンを配置するダミーパターン配置装置であって、前記第１領域の上又は下の第２領域に配置された配線パターンの配置情報を取得するパターン検索部と、前記パターン検索部により特定された前記第２領域の前記配線パターンと重ならないようにダミーパターンを前記第１領域に配置するパターン配置部と、前記パターン配置部により前記第１領域に配置された前記ダミーパターンの第１端部を加工し、前記第１配線パターン側に第１ダミーランドを配置するパターン加工部と、を備える。

本発明にかかるダミーパターン配置方法は、コンピュータを用いてダミーパターンを配置する方法であって、複数の配線パターンが第１領域に配置された配置データを読み込み、前記第１領域の上又は下の第２領域に配置された配線パターンの配置情報を確認し、 前記第１領域の複数の前記配線パターンと離間し、かつ前記第２領域の前記配線パターンと重ならないようにダミーパターンを前記第１領域に配置する。

ダミーパターンの配置に要するデータ量の増大を伴うことなく、パターン間のゴミの付着に伴って半導体装置の動作の信頼性が低下することを抑制することができる。

以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、各実施の形態は、説明の便宜上、簡略化されている。図面は簡略的なものであるから、図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。図面は、もっぱら技術的事項の説明のためのものであり、図面に示された要素の正確な大きさ等は反映していない。同一の要素には、同一の符号を付し、重複する説明は省略するものとする。上下左右といった方向を示す言葉は、図面を正面視した場合を前提として用いるものとする。

〔第１の実施の形態〕
図１乃至図４を用いて、第１の実施の形態について説明する。図１に、ダミーパターン配置装置の概略構成を示すブロック図を示す。図２に、ダミーパターン配置工程後の配線領域（第１領域）１０Ａを示す。図３にダミーパターンの配置工程のフローを示す。図４に、パターン加工の前後の状態を示す説明図を示す。なお、ダミーパターンを配置する工程は、コンピュータを用いて実行される。

図１に、ダミーパターン配置装置５０の概略構成を示すブロック図を示す。図１に示すように、ダミーパターン配置装置５０は、記憶部５１、処理部５２を有する。記憶部５１には、配置データ、配線ルールに関する情報等が格納される。処理部５２は、記憶部５１に格納された情報を読み出して、図３で説明するダミーパターンの配置工程を実行する。

処理部５２は、データ率検証部５３、パターン配置部５４、パターン検索部５５、パターン加工部５６を有する。データ率検証部５３は、配線領域に配置されたパターンのデータ率を演算する。パターン配置部５４は、配線領域にパターンを配置する。パターン検索部５５は、配線領域に配置されたパターンを検索し特定する。パターン加工部５６は、パターン検索部５５により特定されたパターンを加工する。なお、データ率検証部５３、パターン配置部５４、パターン検索部５５、パターン加工部５６の機能は、プログラムの命令が演算処理装置で順次実行されることで実現される。なお、プログラム自体は、記憶部５１に格納されていてもよいし、他の記憶装置（メモリ等）に格納されていても良い。

図２に、ダミーパターン配置工程後の配線領域（第１領域）１０Ａを示す。図２に示すように、配線領域１０Ａは、２次元状の平面領域である。また、配線領域１０Ａには、複数の配線パターン１１ａ〜１１ｊ、複数のダミーパターン１２ａ〜１２ｆ、が配置される。尚、複数のダミーパターン１２ａ〜１２ｆは、複数の配線パターン１１ａ〜１１ｊの配置後に配線領域１０Ａに配置される。また、ダミーパターン１２ａ〜１２ｆは、配線パターン１１ａ〜１１ｊと同様の配線ルール（配線幅、配線間隔等）で配置される。

配線パターン１１ａ〜１１ｊは、ｘ軸（第１軸線）に沿って延在する。配線パターン１１ａ〜１１ｊは、ｘ軸を長手方向とする矩形状のパターンである。他方、ダミーパターン１２ａ〜１２ｆは、ｙ軸（第２軸線）に沿って延在する。また、ダミーパターン１２ａ〜１２ｆは、３つのダミーランドで構成される。ダミーパターン１２ａ〜１２ｆのそれぞれを構成するダミーランドは、ｙ軸を長手方向とする矩形状のダミーパターンの両方の端部（両端部分）が分離されることで形成される。なお、ダミーランドとは、ダミーパターンが部分的に除去された後に残されたパターンのことを意味する。

また、ｘ軸とｙ軸とは、互いに直角に交差する。よって、配線パターン１１ａ〜１１ｊが延在する方向とダミーパターン１２ａ〜１２ｆが延在する方向とは直交する関係にある。処理部５２のパターン検索部５５は、パターンの延在方向の相違に基づいて、ダミーパターンと配線パターンとを各々識別することが可能である。

図２に示すように、ダミーパターン１２ａ〜１２ｆのそれぞれは、互いに隣り合う配線パターンの間に配置される。また、隣り合う配線パターンと離間して配置される。

より具体的には、ダミーパターン１２ａは、配線パターン１１ａと配線パターン１１ｆとの間に配置され、かつ配線パターン１１ａと配線パターン１１ｆと離間して配置される。ダミーパターン１２ｂも、ダミーパターン１２ａと同様に配置される。

ダミーパターン１２ｃは、配線パターン１１ｂと配線パターン１１ｅとの間に配置され、かつ配線パターン１１ｂと配線パターン１１ｅと離間して配置される。ダミーパターン１２ｄも、ダミーパターン１２ｃと同様に配置される。

ダミーパターン１２ｅは、配線パターン１１ｃと配線パターン１１ｈとの間に配置され、かつ配線パターン１１ｃと配線パターン１１ｈと離間して配置される。ダミーパターン１２ｆも、ダミーパターン１２ｅと同様に配置される。なお、ダミーパターン１２ａ〜１２ｆは、処理部５２のパターン配置部５４によって配線領域１０Ａに配置される。

本実施の形態においては、上述のように、ダミーパターン１２ａ〜１２ｆは、配線パターン１１ａ〜１１ｊが延在するｘ軸と直角に交差するｙ軸に沿って延在する。本実施形態のように、配線パターンの延在方向に対して直交する方向に延在するダミーパターンが配置される場合には、ゴミの付着が問題となる範囲は、ダミーパターンの一端付近に限られる。他方、配線パターンの延在方向と同じ方向に延在するダミーパターンが配置される場合には、ダミーパターンの一端から他端に至る範囲でゴミの付着が問題となる。本実施形態では、配線パターン１１ａ〜１１ｊが延在するｘ軸（第１軸線）と直角に交差するｙ軸に沿って延在するダミーパターン１２ａ〜１２ｆが配置されることにより、配線パターンにダミーパターンの配線容量がゴミによって付加される確率を低めることができる。

また、本実施形態においては、ダミーパターン１２ａ〜１２ｆは、３つのダミーランドで構成される。尚、ダミーパターン１２ａ〜１２ｆのそれぞれは、ｙ軸を長手方向とする矩形状のパターンの両端部分が分離されることで形成される。矩形状のパターンの両端部分が分離されることで、ダミーパターン１２ａ〜１２ｆは、パターンの本体部分を構成していたダミーランド１４ａ〜１４ｆ、パターンの一方の端部（一端部分（第１端部））を構成していたダミーランド１３ａ〜１３ｆ、パターンの他方の端部（他端部分（第２端部））を構成していたダミーランド１５ａ〜１５ｆの３つのダミーランドから構成されることになる。なお、パターンの一端部分を構成していたダミーランド１３ａ〜１３ｆそれぞれのｙ軸に沿う幅は、パターンの他端部分を構成していたダミーランド１５ａ〜１５ｆそれぞれのｙ軸に沿う幅と実質的に等しい。パターンの本体部分を構成していたダミーランド１４ａ〜１４ｆのｙ軸に沿う幅は、上述のパターンの端部を構成していたダミーランドのｙ軸に沿う幅よりも広い。

それぞれのダミーパターンは、次のように３つのダミーランドから構成される。ダミーパターン１２ａは、配線パターン１１ａ側のダミーランド１３ａ、配線パターン１１ｆ側のダミーランド１５ａ、それらの間のダミーランド１４ａ、から構成される。ダミーパターン１２ｂは、配線パターン１１ａ側のダミーランド１３ｂ、配線パターン１１ｆ側のダミーランド１５ｂ、それらの間のダミーランド１４ｂ、から構成される。ダミーパターン１２ｃは、配線パターン１１ｂ側のダミーランド１３ｃ、配線パターン１１ｅ側のダミーランド１５ｃ、それらの間のダミーランド１４ｃ、から構成される。ダミーパターン１２ｄは、配線パターン１１ｂ側のダミーランド１３ｄ、配線パターン１１ｅ側のダミーランド１５ｄ、それらの間のダミーランド１４ｄ、から構成される。ダミーパターン１２ｅは、配線パターン１１ｃ側のダミーランド１３ｅ、配線パターン１１ｈ側のダミーランド１５ｅ、それらの間のダミーランド１４ｅ、から構成される。ダミーパターン１２ｆは、配線パターン１１ｃ側のダミーランド１３ｆ、配線パターン１１ｈ側のダミーランド１５ｆ、それらの間のダミーランド１４ｆ、から構成される。

配線パターン１１ａとダミーパターン１２ａ、１２ｂの間にゴミが付着しても、配線パターン１１ａ側に配置されたダミーランド１３ａ、１３ｂにより、配線パターン１１ａに付加される配線容量の値を最小限とすることができる。つまり、配線パターン１１ａに付加されるダミーパターンの配線容量を部分的なもの（ダミーパターン１２ａを構成するダミーランド１３ａ又はダミーパターン１２ｂを構成するダミーランド１３ｂ）に留めることができる。換言すると、ダミーランド１３ａ又はダミーランド１３ｂが形成される前のパターン全体の配線容量が配線パターン１１ａに付加されることを回避できる。ｙ軸に沿う幅がより広いダミーランド１４ａ又はダミーランド１４ｂが、ｙ軸に沿う幅がより狭いダミーランド１３ａ又はダミーランド１３ｂにより、配線パターン１１ａに直接接続されることが回避される、とも言える。

同様に、配線パターン１１ｂとダミーパターン１２ｃ、１２ｄの間にゴミが付着しても、配線パターン１１ｂ側に配置されたダミーランド１３ｃ、１３ｄにより、配線パターン１１ｂに付加される配線容量の値を最小限とすることができる。なお、この説明は、ダミーパターン１２ｃ、１２ｄの他端側にも当てはまる。また、配線パターン１１ｃとダミーパターン１２ｅ、１２ｆの間にゴミが付着しても、配線パターン１１ｃ側に配置されたダミーランド１３ｅ、１３ｆにより、配線パターン１１ｃに付加される配線容量の値を最小限とすることができる。

なお、図面から明らかなように、パターンの本体部分を構成していたダミーランドは、パターンの端部を構成していたダミーランドよりもｙ軸方向に幅広に構成される。

上述のように、本実施形態では、配線パターンが延在する方向と直交する方向に延在するダミーパターンを配線領域に配置する。これにより、ゴミにより、配線パターンとダミーパターンとが接続される確率を低くできる。また、配線パターン側にダミーパターンを構成するダミーランドを配置する。これにより、配線パターンとダミーパターンとの間にゴミが付着したとしても、意図せずに配線パターンに付加される配線容量の値を小さいものとすることができる。結果として、このような配線層を含む半導体装置の動作の信頼性を高めることができる。

尚、ダミーパターンは、フローティング状態としてもよいし、電源電位又は接地電位に固定しても良い。

次に、図３のフローチャートを用いて、ダミーパターン配置装置５０が、ダミーパターン１２ａ〜１２ｆを配線領域１０Ａに配置する工程について説明する。

まず、ダミーパターン配置装置５０の処理部５２は、ダミーパターン配置工程前のデータとして、配線パターン１１ａ〜１１ｊが配線領域１０Ａに配置されたデータ（配置データ）を記憶部５１から読み出す。

次に、ダミーパターン配置装置５０のデータ率検証部５３は、読み込んだ配置データの配線領域１０Ａにおけるデータ率が、所定のデータ率以上であるのかを確認する（Ｓ１）。なお、データ率とは、配線領域１０Ａにおけるパターンの占有率と等しい。ここでは、配線領域１０Ａにおける配線パターン１１ａ〜１１ｊの占有率が、所定の占有率を満足するのかを確認する。確認したデータ率が所定のデータ率を満足するとき、配線領域１０Ａにダミーパターンを配置しない。

確認したデータ率が所定のデータ率を満足しない場合、ダミーパターン配置装置５０のパターン配置部５４は、ダミーパターンを配線領域１０Ａに配置する（Ｓ２）。具体的には、配線領域１０Ａにおいて、配線パターン１１ａ〜１１ｊが配置されていない領域に、ｙ軸を長手方向とする矩形状のダミーパターンを複数配置する。なお、配線パターン１１ａ〜１１ｊが配置されている領域は、配線パターン１１ａ〜１１ｊの属性情報（開始点（一端）の位置情報、終了点（他端）の位置情報、パターン幅）に基づいて求めることができる。配線パターン１１ａ〜１１ｊが配置された領域を特定することにより、配線パターン１１ａ〜１１ｊが配置されていない領域を特定する。そして、特定した配線パターン１１ａ〜１１ｊが配置されていない領域に、ダミーパターンを複数配置する。なお、上述の配線パターンの属性情報は、ダミーパターン配置装置５０の記憶部５１に記憶されている。なお、配線されるダミーパターンの配線ルールは、配線パターン１１ａ〜１１ｊの配線ルールと同じである。また、ダミーパターンを配置することは、配置データにダミーパターンの属性情報を追加していくことに等しい。

次に、ダミーパターン配置装置５０のパターン検索部５５は、配線領域１０Ａに配置されたダミーパターンを検索し特定する（Ｓ３）。具体的には、上述のように、ダミーパターンと配線パターンとは長手方向が異なる。従って、この相違に基づいて、ダミーパターンを配線パターンから区別する。なお、パターンの長手方向は、パターンの属性情報（開始点の位置情報、終了点の位置情報、パターン幅）に基づいて特定することが可能である。

なお、パターン配置部５４が、配線領域１０Ａにダミーパターンを配置する際、ダミーパターン固有の新たな属性を設定し、この属性に基づいて配線パターンからダミーパターンを区別しても良い。

次に、ダミーパターン配置装置５０のパターン加工部５６は、特定された複数のダミーパターンそれぞれの両端部分を加工する（Ｓ４）。パターン加工部５６は、その両端部分が分離されるようにダミーパターンを加工する。なお、分離される端部は、ダミーパターンの属性情報（開始点（一端）の位置情報、終了点（他端）の位置情報）に基づいて特定される。また、配線ルールとして予め定められているパターンの最小面積、最小配線間隔に基づいてダミーパターンの加工は実行される。パターン加工部５６による処理によって、配線領域１０Ａに配置されたダミーパターンのそれぞれは、３つのダミーランドから構成されるダミーパターンとなる（図２参照）。なお、パターン加工部５６によるダミーパターンの加工は、ダミーパターンの属性情報に基づいて、ダミーランドの属性情報を生成することで実現される。

ここで、パターン加工部５６の処理について、図４に参照して説明を補足する。図４（ａ）に、ダミーパターン加工前の状態を示す説明図を示す。図４（ｂ）に、ダミーパターン加工後の状態を示す説明図を示す。

図４（ａ）に示すように、配線領域１０Ａにはダミーパターン１２ａが配置される。ダミーパターン１２ａの一端は、座標ａから特定される。また、ダミーパターン１２ａの他端は、座標ｂから特定される。

パターン加工部５６は、図４（ａ）のダミーパターン１２ａを図４（ｂ）に示すように、３つのダミーランド（１３ａ〜１５ａ）から構成されるダミーパターン１２ａに加工する。具体的には、パターン加工部５６は、座標ａに基づいてダミーパターン１２ａの端部を特定する。そして、パターン加工部５６は、ダミーランド１３ａの面積が、予め配線ルールで設定されたパターンの最小面積（所定の面積）と一致するように、ダミーパターン１２ａの端部を加工する。なお、ダミーランド１３ａの大きさは任意であるが、配線容量増加の軽減といった観点からは、ダミーランド１３ａを小さく設定すると良い。従って、ここでは、ダミーランド１３ａの面積を配線ルールで設定されたパターンの最小面積と等しいように設定した。

なお、ダミーパターン１２ａの座標ａ側の加工によって、ダミーランド１３ａのダミーランド１４ａ側の端部の座標情報、ダミーランド１４ａのダミーランド１３ａ側の端部の座標情報が生成される。ダミーランド１３ａのダミーランド１４ａ側の端部の座標は、座標ａ、最小面積に基づいて特定される。また、同様に、ダミーランド１４ａのダミーランド１３ａ側の端部の座標は、座標ａ、最小面積、間隔ｃに基づいて特定される。このように、ダミーランド１２ａにダミーランド１３ａを生成することは、ダミーランド１３ａのダミーランド１４ａ側の端部の座標、ダミーランド１４ａのダミーランド１３ａ側の端部の座標を示す情報を生成することと等しい。

上述の説明は、ダミーパターン１２ａの座標ｂ側の処理についても当てはまる。ここでは、重複する説明は省略する。

図３に戻って説明する。Ｓ４後、ダミーパターン配置装置５０のデータ率検証部５３はダミーパターン配置後の配線領域１０Ａにおけるデータ率が、所定のデータ率を満足するか確認する（Ｓ５）。具体的には、配線領域１０Ａにおける配線パターンと配置したダミーパターンの占有率が所定の占有率を満足するかを確認する。確認したデータ率が所定のデータ率を満足するときは、配線領域１０Ａにさらにダミーパターンを配置することはしない。確認したデータ率が所定のデータ率を満足しないときは、上述のＳ２に戻る。

上述のように、本実施形態では、配線パターンが延在する方向と直交する方向に延在するダミーパターンを配線領域に配置する。これにより、ゴミにより、配線パターンとダミーパターンとが接続される確率を低くできる。また、配線パターン側にダミーパターンを構成するダミーランドを配置する。これにより、配線パターンとダミーパターンとの間にゴミが付着したとしても、意図せずに配線パターンに付加される配線容量の値を小さいものとすることができる。結果として、このような配線層を含む半導体装置の動作の信頼性を高めることができる。なお、本実施形態では、異なるサイズのダミーパターンを領域ごとに配置するものではない。従って、ダミーパターン配置工程に要するデータ量が、ダミーパターン配置装置５０の記憶部５１の容量を圧迫することもない。

〔第２の実施の形態〕
図５、図６を用いて、第２の実施の形態について説明する。図５に、配線領域１０Ｂを示す。図６に本実施形態にかかるダミーパターンの配置工程のフローを示す。

本実施形態にかかるダミーパターンは、５つのダミーランドから構成され、その両端部分のそれぞれに２つのダミーランドを有する。換言すると、本実施形態にかかるダミーパターンは、パターンの本体部分を構成していたダミーランドに加えて、パターンの一端部分を構成していたダミーランド２つ、パターンの他端部分を構成していたダミーランド２つを含んで構成される。

尚、パターンの本体部分を構成していたダミーランドのｙ軸に沿う幅は、パターンの端部を構成していたダミーランドのｙ軸に沿う幅よりも広い。また、パターンの端部を構成していたダミーランドのｙ軸に沿う幅は互いに等しく、かつ第１の実施形態におけるパターンの端部を構成していたダミーランドの幅と等しい幅であるものとする。

かかる構成によって、パターンの本体部分を構成していたダミーランドは、第１の実施の形態と比較して、配線パターンからより離れた位置に配置される。よって、より大きなサイズのゴミが配線パターンとダミーパターンとの間に付着した場合であっても、配線パターン寄りのパターンの端部を構成していたダミーランドが配線パターンに接続されるに留め、パターンの本体部分を構成していたダミーランドが配線パターンに接続されることを回避することができる。これにより、より大きさサイズのゴミが付着した場合であっても、意図せずに配線パターンに付加される配線容量の値をより小さなものとすることができる。つまり、配線パターンに付加されるダミーパターンの配線容量を部分的なものに留めることができる。

以下、ダミーパターン１２ｆに着眼して、本実施形態にかかるダミーパターンの構成について説明する。

図５に示すように、ダミーパターン１２ｆは、配線パターン１１ｃ側にダミーランド１３ｆ、１６ｆを有する。また、配線パターン１１ｈ側にダミーランド１５ｆ、１７ｆを有する。ダミーパターン１２ｆは、ダミーランド１３ｆ、１６ｆとダミーランド１５ｆ、１７ｆとの間に、ダミーランド１４ｆを有する。換言すると、ダミーパターン１２ｆは、配線１１ｃ側から配線１１ｈに向けて、ダミーランド１３ｆ、ダミーランド１６ｆ、ダミーランド１４ｆ、ダミーランド１７ｆ、ダミーランド１５ｆ、５つのダミーランドを有する。尚、ダミーランド１４ｆは、ダミーランド１３ｆ、１６ｆ、１５ｆ、１７ｆよりもｙ軸に沿う幅が広い。

尚、ダミーランド１３ｆとダミーランド１５ｆは、ｙ軸を長手方向とする矩形状のダミーパターンの両端部分がパターン加工部５６によって分離されることにより形成される。また、ダミーランド１６ｆとダミーランド１７ｆは、ダミーランド１３ｆとダミーランド１５ｆの形成時に形成されたダミーランド１４ｆの両端部分がパターン加工部５６によって分離されることにより形成される。尚、ダミーランド１６ｆは、大きめに形成されたダミーランド１３ｆの一端部分が分離されることにより形成させることもできる。ダミーランド１７ｆについても同様である。

本実施形態においては、ダミーパターン１２ｆと配線パターン１１ｃとの間にゴミが付着したとしても、ダミーランド１３ｆ、１６ｆにより、配線パターン１１ｃにダミーランド１４ｆが接続されることを回避することができる。これにより、より大きなサイズのゴミが、配線パターンとダミーパターンとの間に付着したとしても、意図せずに配線パターンに付加されるダミーパターンの配線容量の大きさを最小限にとどめることができる。

ここで、図６を用いて、本実施形態におけるダミーパターンの配置手順について説明する。第１の実施の形態と異なる点は、ダミーランドを加工する（Ｓ６）点である。より具体的には、ダミーパターンの本体部分を構成していたダミーランドの両端部分を分離させる点である。尚、Ｓ１〜Ｓ３は、第１の実施形態における説明と重複するため、説明を省略する。ここでも、ダミーパターン１２ｆに着眼して説明する。

Ｓ３により、ダミーパターン１２ｆを構成するダミーランド１４ｆ（パターンの本体部分を構成していたダミーランド）は形成される。次に、パターン加工部５６は、ダミーランド１４ｆの両端部分を加工し（Ｓ６）、配線パターン１１ｃ側にダミーランド１６ｆを配置し、配線パターン１１ｈ側にダミーランド１７ｆを配置する。なお、ダミーランド１７ｆの加工は、上述の図４に関する説明と同様に実行する。Ｓ６の後は、第１の実施の形態と同様に、データ率が所定のデータ率を満足するか（Ｓ５）を行う。

本実施形態においては、第１の実施の形態と比較して、配線パターンとダミーパターンとの間に、より大きなサイズのゴミが付着したとしても、意図せずに配線パターンに付加される配線容量の値をより小さなものとすることができる。

〔第３の実施の形態〕
図７〜図１２を用いて、第３の実施の形態について説明する。図７に、本実施形態にかかる半導体装置ＳＤ１の概略斜視図を示す。図８に、配線領域１０Ａ（第１の実施の形態参照）に配線領域１０Ｃのパターンを重ね合わせた構成図を示す。図９に、配線領域１０Ｃのパターンを示す。なお、配線領域１０Ｃは、配線領域１０Ａが形成される配線層の上層の配線層に形成される配線領域である。図１０に積層方向に形成される容量についての説明図を示す。図１１に、第３の実施の形態にかかるダミーパターンの配置工程のフローを示す。図１２に、Ｓ８（図１１参照）後のパターンについての説明図を示す。

本実施形態においては、積層される上層の配線層の配線領域（第２領域）１０Ｃに配置される配線パターンの位置をも考慮して、配線領域１０Ａにダミーパターンを配置する。これにより、配線パターンに付加される容量の値をより小さなものとすることができる。以下、具体的に説明する。

図７に示すように、半導体装置ＳＤ１は、配線層（第１配線層）Ｌ１、配線層（第２配線層）Ｌ２を有する。半導体装置ＳＤ１は、配線層Ｌ１と配線層Ｌ２とが積層されて構成される。なお、説明の便宜上、図７では、配線層Ｌ１と配線層Ｌ２とを分離して示している。

図７に示すように、配線層Ｌ１の上面は、第１の実施の形態にかかる配線領域１０Ａに等しい。配線層Ｌ２の上面は、後述する配線領域１０Ｃに等しい。配線層Ｌ１と配線層Ｌ２とが積層されることにより、配線領域１０Ａと配線領域１０Ｃとは互いに重ね合わされる。尚、配線領域１０Ａと配線領域１０Ｃとは、層間絶縁層を挟んで互いに重ね合わされる。

図８に示すように、配線層Ｌ１の上面と一致する配線領域１０Ａの上には、配線層Ｌ２の上面と一致する配線領域１０Ｃが重ね合わされる。図８に示すように、配線領域１０Ｃには、配線パターン２０ａ〜２０ｅが形成される。配線パターン２０ａ〜２０ｅは、ｙ軸に沿って延在するパターンであって、ｙ軸を長手方向とする矩形状のパターンである。尚、配線領域１０Ｃに配置される配線パターン２０ａ〜２０ｅの延在する方向と配線領域１０Ａに配置される配線パターン１１ａ〜１１ｊの延在する方向とは、互いに直交する関係にある。かかる構成により、多層配線層から構成される半導体装置における配線の配線長の和を最小限とすることができる。

また、図８に示すように、配線領域１０Ｃの配線パターン２０ａは、配線領域１０Ａの配線パターン１１ｃ及び配線パターン１１ｆを接続する。配線パターン２０ｂは、配線パターン１１ｅと配線パターン１１ｉとを接続する。配線パターン２０ｃは、配線パターン１１ｂと配線パターン１１ｈとを接続する。配線パターン２０ｄは、配線パターン１１ｄと配線パターン１１ｆと配線パターン１１ｊとを接続する。配線パターン２０ｅは、配線パターン１１ｇと上層に形成される他の配線パターンとを接続する。

また、図９（図８も併せて参照）に示すように、配線領域１０Ａに配置されるダミーパターン１２ａ〜１２ｆは、配線領域１０Ｃに形成された配線パターン２０ａ〜２０ｅと重ならないように配線領域１０Ａに配置される。これにより、配線領域１０Ａのダミーパターン１２と配線領域１０Ｃの配線パターン２０との間に形成される積層方向の寄生容量Ｃ１の大きさを最小限に留めることができる。尚、図９には、配線領域１０Ａのダミーパターン１２ａ〜１２ｆを点線として表示させた配線領域１０Ｃのパターンが示されている。

ここで、図１０を用いて、上述の積層方向に形成される寄生容量について説明する。図１０に示すように、配線領域１０Ａのダミーパターン１２ａが、配線領域１０Ｃの配線パターン２０の直下に形成される場合、ダミーパターン１２ａと配線パターン２０との間に寄生容量（ダミーランド１３ａと配線パターン２０との間に寄生容量Ｃ１）が形成される。この状態で、配線領域１０Ａにおける配線パターン１１とダミーランド１３ａとがゴミにより接続されると、配線パターン１１には、ダミーパターン１３ａの配線容量に加えて、ダミーランド１３ａと配線パターン２０との間に形成された寄生容量Ｃ１も付加されてしまう。

本実施形態では、上述のように、上層の配線領域１０Ｃの配線パターン２０を考慮して、配線パターン２０と重ならないようにダミーパターン１２ａを配線領域１０Ａに配置する。これによって、ダミーパターン１２ａと配線パターン２０との間に形成される寄生容量の値を小さなもの（配線パターン２０と重なるようにダミーパターン１２ａを配置した場合に形成される寄生容量Ｃ１よりも小さなもの）とすることができる。そして、配線領域１０Ａにおける配線パターン１１とダミーランド１３ａとがゴミにより接続されたとしても、配線パターン１１に付加される、積層方向の寄生容量（ダミーランド１３ａと配線パターン２０との間の寄生容量）を小さく設定することができる。

なお、ダミーパターン１２ａは、配線パターン１１側にｙ軸に沿う幅が狭いダミーランド１３ａ（パターンの端部部分を構成していたダミーランド）を有する。よって、端部部分が分離されていないパターンに比べて、そもそもゴミにより配線パターン１１に付加される配線容量自体が小さい。また、同様に、ダミーランド１３ａと配線パターン２０との間に形成される積層方向の寄生容量も小さい。よって、たとえ、ゴミにより、ダミーランド１３ａと配線パターン１１とが接続されても、配線パターンに付加される意図しない容量の大きさ（ダミーランド１３ａの配線容量とダミーランド１３ａと配線パターン２０との間に形成される寄生容量との和）は小さい。

次に、図１１のフローチャートを用いて、ダミーパターン１２ａ〜１２ｆを配置する方法について説明する。

Ｓ１については、上述の実施形態の説明と同様である。

本実施形態では、ダミーパターン配置装置５０の処理部５２は、確認したデータ率が所定のデータ率を満足しない場合、配線領域１０Ａにダミーパターンを配置する前、配線領域１０Ｃの配線パターン２０ａ〜２０ｅの配置情報を確認する（Ｓ７）。具体的には、配線領域１０Ｃの配線パターン２０ａ〜２０ｃの属性情報（開始点（一端）の位置情報、終了点（他端）の配置情報、パターン幅）に基づいて、配線領域１０Ｃにおける配線パターン２０ａ〜２０ｃの配置位置を確認する。そして、ダミーパターン配置装置５０のパターン配置部５４は、配線領域１０Ｃの配線パターン２０ａ〜２０ｅと重ならないようにダミーパターンを配線領域１０Ａに配置する（Ｓ２Ａ）。なお、Ｓ７は、パターン検索部５５によって実行される。

次に、ダミーパターン配置装置５０のパターン検索部５５は、配線領域１０Ａに配置したダミーパターンを検索する（Ｓ３）。ダミーパターン配置装置５０のパターン加工部５６は、特定されたダミーパターンを加工する（Ｓ４）。次に、データ率が所定のデータ率を満足するか確認する（Ｓ５）。尚、Ｓ１、Ｓ３、Ｓ４は、第１の実施の形態におけるＳ１、Ｓ３、Ｓ４と等しい。また、Ｓ４の後に、Ｓ１に戻っても良い。

また、本実施形態では、ダミーパターン配置装置５０は、ダミーパターンの配置（Ｓ２Ａ）によっても、データ率が所定のデータ率を満足しないとき（Ｓ５）、配線領域１０Ｃの配線パターン２０と重なるようにダミーパターン４０（図１２参照）を配線領域１０Ａに配置する（Ｓ８）。

図１２を用いて、Ｓ８について説明する。図１２に示すように、Ｓ８では、ダミーパターン配置装置５０のパターン配置部５４は、データ率を増加させるために、配線領域１０Ｃに形成される配線パターン２０ａと重なるように、ダミーパターン４０を配線領域１０Ａに配置する。

ダミーパターン４０の配置により、ダミーパターン４０と配線パターン１１との間にゴミが付着することが問題となる。つまり、配線パターン１１Ｃとダミーパターン４０との間にゴミが付着すると、配線パターン１１ｃには、ダミーパターン４０の配線容量が付加される。また、これに加えて、ダミーパターン４０と配線パターン２０ａとの間の寄生容量も付加される。

本実施形態においては、データ率の確保と配線容量の問題のバランスを確保するため、図１２に示すように、ダミーパターン４０を小さな面積のパターンとする。つまり、ダミーパターン４０のｙ軸方向の幅は、配線パターン２０ａのｙ軸方向の幅よりも小さい。換言すると、ダミーパターン４０のパターン長は、配線パターン２０ａのパターン長さよりも短い。よって、ゴミにより、配線パターン１１ｃ又は配線パターン１１ｆにダミーパターン４０が接続されたとしても、配線パターン１１ｃ又は配線パターン１１ｆに付加される配線容量を小さなものとすることができる。なお、データ率を確保するために、一度に複数のダミーパターン４０を配置しても構わない。

また、本実施形態においては、ダミーパターン４０は、配線パターン１１ｃと配線パターン１１ｆとの中間位置に配置される。これにより、ゴミによって、配線パターン１１ｃ又は配線パターン１１ｆにダミーパターン４０が接続される確率を低くすることができる。なお、配線パターン間の中間位置とは、実質的に中間の位置であればよく、厳密な意味で中間の位置である必要はない。

Ｓ８の後、データ率検証部５３は、ダミーパターン４０の配置後の配線領域１０Ａのデータ率が所定のデータ率を満足するかを確認する（Ｓ９）。配線領域１０Ａのデータ率が所定のデータ率を満足する場合には、ダミーパターンの配置工程は終了する。配線領域１０Ａのデータ率が所定のデータ率を満足しない場合、Ｓ８に戻って、ダミーパターン配置装置５０は、再び、ダミーパターン４０を配線領域１０Ａに配置する。

本実施形態においては、配線領域１０Ｃに配置される配線パターンの位置を考慮して、配線領域１０Ａにダミーパターンを配置する。これにより、上述のように、意図せずに配線パターンに付加される容量の値をより小さなものとすることができる。

〔第４の実施の形態〕
図１３〜図１７を用いて、第３の実施の形態について説明する。図１３に、本実施形態にかかる半導体装置ＳＤ２の概略斜視図を示す。図１４に、配線領域１０Ｄのパターンに重ね合わされた配線領域１０Ａ（第１の実施の形態参照）の構成図を示す。図１５に、配線領域１０Ｄのパターンを示す。なお、配線領域１０Ｄは、配線領域１０Ａが形成される配線層の下層の配線層の配線領域である。図１６に積層方向に形成される容量についての説明図を示す。図１７に、第３の実施の形態にかかるダミーパターンの配置工程のフローを示す。

本実施形態においては、第３の実施の形態で説明した点（配線領域１０Ｃに配置される配線パターンの位置を考慮して、配線領域１０Ａにダミーパターンを配置する点）に加えて、積層される下層の配線層の配線領域１０Ｄに配置される配線パターンの位置をも考慮して、配線領域１０Ａにダミーパターンを配置する。これにより、意図せずに配線パターンに付加される容量の値をさらに小さなものとすることができる。以下、具体的に説明する。

図１３に示すように、本実施形態では、半導体装置ＳＤ２は、配線層Ｌ１の下層に配線層（第３配線層）Ｌ３を有する。すなわち、半導体装置ＳＤ２は、配線層Ｌ３、配線層Ｌ２、配線層Ｌ１が、この順で積層されることにより形成される多層配線構造を有する。配線層Ｌ３の上面は、後述する配線領域１０Ｄと一致する。

配線層Ｌ３、配線層Ｌ１、配線層Ｌ２がこの順で積層されることにより、配線領域１０Ｄ、配線領域１０Ａ、配線領域１０Ｃは、この順で互いに重ね合わされる。

図１４に、配線領域１０Ｄに重ね合わされた配線領域１０Ａのパターンを示す。また、参考のため、図１５に、配線領域１０Ａのダミーパターン１２ａ〜１２ｆを点線として表示させた配線領域１０Ｄのパターンを示す。

図１４に示すように、配線層Ｌ１の上面と一致する配線領域１０Ａは、配線層Ｌ３の上面と一致する配線領域１０Ｄに重ね合わされる。また、第３の実施の形態で説明したように、配線領域１０Ａと配線領域１０Ｃとは互いに重ねあわされている。よって、配線領域１０Ｃ、配線領域１０Ａ、配線領域１０Ｄは、この順で重ねあわされている。

図１４に示すように、配線領域１０Ｄには、配線パターン３０ａ〜３０ｅが形成される。配線パターン３０ａ〜３０ｅは、ｙ軸に沿って延在するパターンであって、ｙ軸を長手方向とする矩形状のパターンである。また、配線パターン３０ａは、配線パターン１１ｃ、１１ｆの下に配置される。配線パターン３０ｂは、配線パターン１１ｅ、１１ｆ、１１ｈ、１１ｉの下に配置される。配線パターン３０ｃは、配線パターン１１ｂ、１１ｅ、１１ｆ、１１ｈの下に配置される。配線パターン３０ｄは、配線パターン１１ｄ、１１ｅ、１１ｆ、１１ｇ、１１ｊの下に配置される。配線パターン３０ｅは、配線パターン１１ｇの下に配置される。

図１５に示すように、ダミーパターン１２ａ〜１２ｆは、配線領域１０Ｄに形成された配線パターン３０ａ〜３０ｅと重ならないように配線領域１０Ａに配置される。これより、図１６に模式的に示すように、配線領域１０Ａのダミーパターン１２ａのダミーランド１３ａと配線領域１０Ｄの配線パターン３０との間に形成される積層方向の寄生容量Ｃ２を小さなものとすることができる。なお、このとき、当然に、ダミーパターン１２ａと配線パターン３０との間に形成される積層方向の寄生容量は小さい。

図１６に示すように、配線領域１０Ａに形成されるダミーパターン１２ａが、配線領域１０Ｄに形成される配線パターン３０の直下に形成される場合には、ダミーパターン１２ａと配線パターン３０との間に所定の大きさの寄生容量Ｃ２が形成される。この状態で、配線領域１０Ａにおける配線パターン１１とダミーランド１３ａとがゴミにより接続されると、配線パターン１１には、ダミーランド１３ａの配線容量に加えて、ダミーランド１３ａと配線パターン３０との間に形成された所定の大きさの寄生容量Ｃ２も付加されてしまう。

本実施形態では、ダミーパターン配置装置５０は、上述のように、配線領域１０Ｄの配線パターン３０を考慮して、配線パターン３０と重ならないようにダミーパターン１２ａを配線領域１０Ａに配置する。これによって、ダミーパターン１２ａと配線パターン３０との間に形成される寄生容量の値を小さなもの（配線パターン３０と重なるようにダミーパターン１２ａを配置した場合に形成される寄生容量Ｃ２よりも小さなもの）とすることができる。従って、配線パターン１１とダミーランド１３ａとがゴミにより接続されたとしても、配線パターン１１に付加される、積層方向の寄生容量（ダミーランド１３ａと配線パターン３０との間の寄生容量）を小さく設定することができる。

尚、本実施形態においては、第３の実施の形態と同様に、ダミーパターン配置装置５０は、配線領域１０Ｃに配置される配線パターンの位置を考慮して、配線領域１０Ａにダミーパターンを配置するから、第３の実施の形態の場合と同様のメリットも得られることは言うまでもない。換言すれば、本実施形態では、上層及び下層の配線領域に配置された配線パターンの配置位置を考慮して中間にある配線領域にダミーパターンを配置することにより、その中間にある配線領域において、ゴミにより配線パターンとダミーパターン（ダミーパターンに含まれるダミーランド）が接続されたとしても配線パターンに付加される容量をより低く設定することができる。

次に、図１７のフローチャートを用いて、ダミーパターン１２ａ〜１２ｆを配置する方法について説明する。

Ｓ１については、上述の実施形態の説明と同様である。

確認したデータ率が所定のデータ率を満足しない場合、ダミーパターン配置装置５０の処理部５２は、配線領域１０Ｃの配線パターン２０ａ〜２０ｅ及び配線領域１０Ｄの配線パターン３０ａ〜３０ｅの配置情報を確認する（Ｓ１０）。具体的には、配線領域１０Ｃの配線パターン２０ａ〜２０ｅ及び配線領域１０Ｄの配線パターン３０ａ〜３０ｅの属性情報（開始点（一端）の位置情報、終了点（他端）の配置情報、パターン幅）に基づいて、配線領域１０Ｃにおける配線パターン２０ａ〜２０ｃの配置位置及び配線領域１０Ｄにおける配線パターン３０ａ〜３０ｅの配置位置を確認する。

そして、ダミーパターン配置装置５０のパターン配置部５４は、配線領域１０Ｃの配線パターン２０ａ〜２０ｅ及び配線領域１０Ｄの配線パターン３０ａ〜３０ｅと重ならないように、ダミーパターン１２ａ〜１２ｆを配線領域１０Ａに配置する（Ｓ２Ｂ）。

Ｓ３〜Ｓ９は、上述の実施形態の説明と同様である。

本実施形態においては、配線領域１０Ｃ及び配線領域１０Ｄに配置される配線パターンの位置を考慮して、配線領域１０Ａにダミーパターンを配置する。これにより、意図せずに配線パターンに付加される容量の値をさらに小さなものとすることができる。

本発明の技術的範囲は、上記した実施の形態に限定されることはない。各配線領域に配置される配線パターンの延在する方向は、必ずしも統一されている必要はない。ダミーパターンを５つ以上のダミーランドで構成しても良い。配線領域は、半導体装置を構成する配線層の上面の全部の領域であってもよいし、その配線層の上面の一部の領域であってもよい。ダミーパターン配置装置５０の具体的な構成は任意である。通常のコンピュータを用いれば、記憶部５１、処理部５２を構成することが可能である。

第１の実施の形態にかかるダミーパターン配置装置の構成を示す概略図である。 第１の実施の形態にかかる配線領域１０Ａの構成図である。 第１の実施の形態にかかるダミーパターンの配置工程を示すフローチャートである。 ダミーパターンの加工を説明するための説明図である。 第２の実施の形態にかかる配線領域１０Ｂの構成図である。 第２の実施の形態にかかるダミーパターンの配置工程を示すフローチャートである。 第３の実施の形態にかかる半導体装置の概略斜視図である。 第１の実施の形態に係る配線領域１０Ａに配線領域１０Ｃのパターンを重ね合わせたパターンを示す構成図である。 配線領域１０Ｃのパターンを示す構成図である。 積層方向に形成される寄生容量Ｃ１の説明図である。 第３の実施の形態にかかるダミーパターンの配置工程を示すフローチャートである。 配線領域の部分的な構成図である。 第４の実施の形態にかかる半導体装置の概略斜視図である。 配線領域１０Ｄのパターンに第１の実施の形態に係る配線領域１０Ａを重ね合わせたパターンを示す構成図である。 配線領域１０Ｄのパターンを示す構成図である。 積層方向に形成される寄生容量Ｃ２についての説明図である。 第３の実施の形態にかかるダミーパターンの配置工程を示すフローチャートである。

符号の説明

５０ ダミーパターン配置装置
５１ 記憶部
５２ 処理部
５３ データ率検証部
５４ パターン配置部
５５ パターン検索部
５６ パターン加工部
１０Ａ 配線領域
１１ａ〜１１ｊ 配線パターン
１２ａ〜１２ｆ ダミーパターン
１３ａ〜１３ｆ ダミーランド
１４ａ〜１４ｆ ダミーランド
１５ａ〜１５ｆ ダミーランド

Claims (28)

1. 第１軸線に沿って延在する第１配線パターン及び第２配線パターンが配置された第１領域にダミーパターンを配置するダミーパターン配置装置であって、
   前記第１配線パターンと前記第２配線パターンとの間に、前記第１配線パターン及び前記第２配線パターンと離間して、第２軸線に沿って延在するダミーパターンを配置するパターン配置部と、
   配置された前記ダミーパターンの第１端部を加工し、前記第１配線パターン側に第１ダミーランドを配置するパターン加工部と、を備えるダミーパターン配置装置。
2. 前記パターン加工部は、前記第１領域に配置された前記ダミーパターンの第２端部も加工し、前記第２配線パターン側に第２ダミーランドを配置することを特徴とする請求項１記載のダミーパターン配置装置。
3. 前記パターン加工部は、前記第２軸線に沿う前記第１ダミーランドの幅が、前記第２軸線に沿う前記第１ダミーランドを除いた前記ダミーパターンの幅よりも狭くなるように前記ダミーパターンの前記第１端部を加工することを特徴とする請求項１記載のダミーパターン配置装置。
4. 前記パターン加工部は、前記ダミーパターンの第１端部を特定する座標情報、予め設定された前記第１ダミーランドの面積情報を利用して、前記第１配線パターン側に前記第１ダミーランドが配置されるように前記ダミーパターンの前記第１端部を加工することを特徴とする請求項１記載のダミーパターン配置装置。
5. 予め設定された前記第１ダミーランドの面積情報は、配線ルールの最小パターン面積と一致することを特徴とする請求項４記載のダミーパターン配置装置。
6. 前記パターン加工部は、前記第１ダミーランドを加工し、前記第１ダミーランドの隣に第３ダミーランドを配置することを特徴とする請求項１記載のダミーパターン配置装置。
7. パターンの配置情報を取得するパターン検索部と、を更に備え、
   前記パターン配置部は、前記パターン検索部によって特定された前記第１領域に重ね合わされる第２領域の配線パターンの配置情報に基づいて、前記第２領域の前記配線パターンと重ならないように前記ダミーパターンを前記第１領域に配置することを特徴とする請求項１記載のダミーパターン配置装置。
8. 前記第２領域は、前記第１領域が形成される配線層の直上の配線層又は直下の配線層に形成されることを特徴とする請求項７記載のダミーパターン配置装置。
9. コンピュータを用いたダミーパターンの配置方法であって、
   第１軸線に沿って延在する第１配線パターン及び第２配線パターンが第１領域に配置された配置データを読み込み、
   前記第１及び前記第２配線パターンと離間するように、第２軸線に沿って延在するダミーパターンを前記第１領域に配置し、
   前記第１領域に配置された前記ダミーパターンの第１端部を加工し、前記第１配線パターン側に第１ダミーランドを配置する、ダミーパターン配置方法。
10. 前記第１領域に配置された前記ダミーパターンの第２端部を加工し、前記第２配線パターン側に第２ダミーランドを配置する、請求項９記載のダミーパターン配置方法。
11. 複数の前記ダミーパターンを前記第１領域に配置し、
    前記第１領域に配置された複数の前記ダミーパターンの前記第１端部を加工し、前記第１配線パターン側に複数の前記第１ダミーランドを配置することを特徴とする請求項９記載のダミーパターン配置方法。
12. 前記第１領域に配置された複数の前記ダミーパターンの前記第２端部を加工し、前記第２配線パターン側に複数の前記第２ダミーランドを配置することを特徴とする請求項１０記載のダミーパターン配置方法。
13. 前記第２軸線に沿う前記第１ダミーランドの幅は、前記第２軸線に沿う前記第１ダミーランドを除いた前記ダミーパターンの幅よりも狭いことを特徴とする請求項９記載のダミーパターン配置方法。
14. 前記第１ダミーランドの端部を加工し、前記第１ダミーランドの隣に第３ダミーランドを配置することを特徴とする請求項９記載のダミーパターン配置方法。
15. 前記第１領域に重ね合わされる第２領域の配線パターンの配置位置を確認し、
    前記第２領域の前記配線パターンと重ならないように前記ダミーパターンを前記第１領域に配置する、請求項９記載のダミーパターン配置方法。
16. 前記第２領域は、前記第１領域が形成される配線層の直上の配線層又は直下の配線層に形成されることを特徴とする請求項１５記載のダミーパターン配置方法。
17. 前記第１領域に重ね合わされる第２領域の配線パターンの配置位置を確認し、
    前記第１領域に重ね合わされる第３領域の配線パターンの配置位置を確認し、
    前記第２領域の前記配線パターン及び前記第３領域の前記配線パターンと重ならないように、前記ダミーパターンを前記第１領域に配置する、請求項９記載のダミーパターン配置方法。
18. 前記第２領域は、前記第１領域が形成される配線層の直上の配線層に形成され、
    前記第３領域は、前記第１領域が形成される配線層の直下の配線層に形成されることを特徴とする請求項１７記載のダミーパターン配置方法。
19. 前記第１領域におけるパターンの占有率を確認し、
    確認した占有率が所定の占有率より低いとき、前記第２領域の前記配線パターンと重なるように、前記第２領域の前記配線パターンのパターン幅に対して幅狭のダミーパターンを前記第１領域に配置する、請求項１５記載のダミーパターン配置方法。
20. 前記第１軸線と前記第２軸線とは実質的に直交する関係にあることを特徴とする請求項９記載のダミーパターン配置方法。
21. 積層される配線層の主面に一致する第１領域及び第２領域を備える半導体装置であって、
    前記第１領域に配置され、第１軸線に沿って延在する第１配線パターン及び第２配線パターンと、
    前記第２領域に配置された配線パターンと、
    前記第２領域に配置された前記配線パターンと重ならないように、かつ前記第１配線パターン及び前記第２配線パターンと離間して前記第１領域に配置されるとともに、前記第１配線パターン側に配置されたダミーランドを含む、第２軸線に沿って延在するダミーパターンと、
    を備える半導体装置。
22. 複数の前記ダミーパターンを備え、
    前記第１配線パターンの隣には、複数の前記ダミーランドが配置されることを特徴とする請求項２１記載の半導体装置。
23. 前記第１領域は、前記第２領域が形成された配線層の下層の配線層に形成されることを特徴とする請求項２１記載の半導体装置。
24. 前記第１領域上に配置される第３領域をさらに備え、
    前記ダミーパターンは、前記第３領域の配線パターンとも重ならないように配置されることを特徴とする請求項２１記載の半導体装置。
25. 前記第２領域に配置された配線パターンのパターン長よりも短いパターン長のダミーパターンが、前記第２領域に配置された配線パターンと重なるように前記第１領域に配置されていることを特徴とする請求項２１記載の半導体装置。
26. 前記第１軸線と前記第２軸線とは実質的に直交する関係にあることを特徴とする請求項２１記載の半導体装置。
27. 互いに離間する複数の配線パターンが配置された第１領域にダミーパターンを配置するダミーパターン配置装置であって、
    前記第１領域の上又は下の第２領域に配置された配線パターンの配置情報を取得するパターン検索部と、
    前記パターン検索部により特定された前記第２領域の前記配線パターンと重ならないようにダミーパターンを前記第１領域に配置するパターン配置部と、
    前記パターン配置部により前記第１領域に配置された前記ダミーパターンの第１端部を加工し、前記第１配線パターン側に第１ダミーランドを配置するパターン加工部と、を備えるダミーパターン配置装置。
28. コンピュータを用いてダミーパターンを配置する方法であって、
    複数の配線パターンが第１領域に配置された配置データを読み込み、
    前記第１領域の上又は下の第２領域に配置された配線パターンの配置情報を確認し、
    前記第１領域の複数の前記配線パターンと離間し、かつ前記第２領域の前記配線パターンと重ならないようにダミーパターンを前記第１領域に配置する、ダミーパターンの配置方法。

Images