JP4333733B2

JP4333733B2 - 半導体装置のレイアウト設計方法及びこれを用いたレイアウト設計装置

Info

Publication number: JP4333733B2
Application number: JP2006331915A
Authority: JP
Inventors: 義彦加藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-12-08
Filing date: 2006-12-08
Publication date: 2009-09-16
Anticipated expiration: 2026-12-08
Also published as: US7679109B2; JP2008147357A; US20080135881A1

Description

本発明は、化学的機械的研磨（ＣＭＰ）法を用いて生成した、ＳＴＩ（Shallow Trench Isolation）構造や配線構造を有する半導体装置のレイアウト設計方法及びこれを用いたレイアウト設計装置に関する。

一般に、半導体装置等においては、高集積化及び微細化を図ることを目的として、薄膜を積層した構造を有する素子や配線構造が採用されている。これらの素子等の製造においては、積層した面を平坦化するためにＣＭＰ法が用いられており、このＣＭＰ法によって研磨された基板の平坦度は、配線のレイアウトに依存することから、ダミーの配線を形成したり（例えば、特許文献１参照）、また、ＳＴＩ構造の素子分離領域を形成した半導体基板部分では、ＳＴＩ構造部分にダミーの活性化領域を形成したりすることによって、平坦度を確保する方法が提案されている（例えば、特許文献２参照）。
特開２００３−４５８７６号公報特開２００４−３５６３１６号公報

上述のように、ダミーの配線や、ダミーの活性化領域を配置することによって、ＣＭＰ研磨における平坦度を確保することができる。
しかしながら、このようにダミーの活性化領域を配置した場合、静電気が内部回路に伝達される現象が生じる場合があった。
その原因を究明した結果、ダミーの活性化領域を形成したために、入出力用ＰＡＤを介して流入した静電気が、ダミーの活性化領域を介して、意図せず形成された導電経路を経由して内部回路に伝達されることを見出した。

そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、平坦度を確保するために設けたダミーの活性化領域やダミーの配線を介して意図しない導電経路が形成され、この導電経路によって内部回路に支障を来すことを回避することの可能な半導体装置のレイアウト設計方法及びこれを用いたレイアウト設計装置を提供することを目的としている。

上記した課題を解決するために、本発明の半導体装置のレイアウト設計方法は、平坦度を確保するためのダミーパターンを備えた積層構造を有する半導体装置のレイアウト設計方法であって、少なくとも、平面視で見て、ボンディングパッドが形成されるＰＡＤ領域と、このＰＡＤ領域と隣り合い且つ入出力回路が形成される入出力回路領域との間に、前記半導体装置の全層にわたって前記ダミーパターンの配置を禁止するダミーパターン禁止領域を設けることを特徴としている。

上記構成によれば、ボンディングパッドが形成されるＰＡＤ領域と、このＰＡＤ領域と隣り合い且つ入出力回路が形成される入出力回路領域との間に、積層構造に形成される半導体装置の全層にわたってダミーパターンの配置を禁止するダミーパターン禁止領域を設けたから、ボンディングパッド及びダミーパターンを介して意図しない導電経路が形成されることを回避し、この導電経路を介して内部回路に静電気等が通電されることを回避することができる。

また、上記した半導体装置のレイアウト設計方法において、前記ダミーパターン禁止領域は、前記ＰＡＤ領域と、これと隣り合う入出力回路領域との間の距離が、予め設定した規定値以下のときにのみ、前記ＰＡＤ領域と前記入出力回路領域との間の領域に設けられ、前記規定値は、前記平坦度を確保することの可能な距離に設定されることを特徴としている。
上記構成によれば、ＰＡＤ領域と、これと隣り合う入出力回路との間の距離が規定値以下のときにのみこれら間の領域にダミーパターン禁止領域を設定するから、規定値より大きいときにはダミーパターンが設定されることになる。よって、ＰＡＤ領域と入出力回路との間の距離が比較的大きく平坦度を確保することができないと予測されるときにはダミーパターンが設定されることから、平坦度を確保することができる。

また、上記した半導体装置のレイアウト設計方法において、前記ダミーパターンはダミー配線であって、前記ボンディングパッド及び前記入出力回路は、前記ボンディングパッドの下層の全層にわたって、平面視で見て、前記ＰＡＤ領域の全面に導電体が配置された多層ＰＡＤ構造を有する回路を構成し、前記ＰＡＤ領域及び前記入出力回路領域と、平面視で見て電源系統分離用の電源分離回路が形成される電源分離回路領域と、に前記ダミーパターン禁止領域が設けられることを特徴としている。
上記構成によれば、ダミーパターンはダミー配線であって、ボンディングパッド及び入出力回路が多層ＰＡＤ構造を有する回路を構成する場合には、ＰＡＤ領域及び入出力回路領域のそれぞれと、電源系統分離用の電源分離回路領域とに、ダミーパターン禁止枠を設定するから、意図しない導電経路の発生をより確実に回避することができる。

また、上記した半導体装置のレイアウト設計方法において、前記ダミーパターンはダミー配線であって、前記ボンディングパッド及び前記入出力回路は、多層配線の最上層のみに前記ボンディングパッドが形成され、前記ボンディングパッドの下層の、平面視で見て前記ＰＡＤ領域に配線が形成された回路を構成し、前記ＰＡＤ領域の周囲の予め設定した所定幅の領域及び前記入出力回路領域と、平面視で見て電源系統分離用の電源分離回路が形成される電源分離回路領域と、に前記ダミーパターン禁止領域が設けられることを特徴としている。

上記構成によれば、ダミーパターンはダミー配線であって、ボンディングパッド及び入出力回路が、多層配線の最上層のみにボンディングパッドが形成され、このボンディングパッドの下層の、平面視で見て前記ＰＡＤ領域に配線が形成された回路を構成する場合には、ＰＡＤ領域の周囲の所定幅の領域及び入出力回路領域のそれぞれと、電源系統分離用の電源分離回路領域とに、ダミーパターン禁止領域を設定するから、意図しない導電経路の発生をより確実に回避することができる。

また、上記した半導体装置のレイアウト設計方法において、前記ダミーパターンは、ＳＴＩ構造部分に形成されるダミーの活性化領域であって、前記ボンディングパッド及び前記入出力回路は、前記ボンディングパッドの下層の全層にわたって、平面視で見て、前記ＰＡＤ領域の全面に導電体が配置された多層ＰＡＤ構造を有する回路を構成し、平面視で見て電源系統分離用の電源分離回路が形成される電源分離回路領域に前記ダミーパターン禁止領域が設けられることを特徴としている。
上記構成によれば、ダミーパターンが、ＳＴＩ構造部分に形成されるダミーの活性化領域である場合には、電源系統分離用の電源分離回路領域にもダミーパターン禁止領域が設けられるから、意図しない導電経路の発生をより確実に回避することができる。

また、本発明の半導体装置のレイアウト設計装置は、平坦度を確保するためのダミーパターンを備えた積層構造を有する半導体装置のレイアウト設計を、前記半導体装置を構成する層毎に行うレイアウト設計装置であって、前記半導体装置を構成する各部の配置位置情報を含む装置情報を入力する入力手段と、当該入力手段で入力した装置情報に基づいて、予め設定したダミーパターン禁止領域の設定条件を満足する領域が存在するかどうかを前記層毎に検索する検索手段と、当該検索手段で前記設定条件を満足する領域が存在するとき、前記各層の対応する領域に前記ダミーパターン禁止領域を設定する禁止領域設定手段と、当該禁止領域設定手段でダミーパターン禁止領域が設定された領域を除く領域にダミーパターンを配置するダミーパターン配置手段と、を備え、前記ダミーパターン禁止領域の設定条件は、少なくとも、平面視で見て、ボンディングパッドが形成されるＰＡＤ領域と、このＰＡＤ領域と隣り合い且つ入出力回路が形成される入出力回路領域との間の領域であることを特徴としている。

上記構成によれば、入力手段で入力した装置情報をもとに、検索手段により、ダミーパターン禁止領域の設定条件として、少なくとも、ＰＡＤ領域とこれと隣り合う入出力回路領域との間の領域であるという条件を満足する領域を検索し、この設定条件を満足する領域に対して禁止領域設定手段によりダミーダミーパターン禁止領域を設定し、ダミーパターン配置手段では、このダミーパターン禁止領域を除く領域にのみダミーパターンを配置するから、ダミーパターンを配置したことに起因して、ボンディングパッド及びダミーパターンを介して意図しない導電経路が形成されることを回避することができる。

以下、本発明の実施の形態を説明する。
図１は、本発明を適用したレイアウト設計装置１００の一例を示したものであって、このレイアウト設計装置１００は、レイアウト設計対象の半導体装置において、ボンディングパッド（以下、ＰＡＤともいう。）や、入出力回路、その他の内部回路、これら間を接続する配線等といった、半導体装置を構成する各部の配置情報を含む製品ＣＡＤデータを入力する、キーボードやインタフェース等を含む入力装置１と、入力された製品ＣＡＤデータに基づいて、実際には配置する必要はないが半導体装置の平坦化を図るために用いられるダミーの活性化領域及びダミーの配線（以下、これらをダミーパターンともいう。）を配置する際に、その配置を禁止する領域を指定するためのダミーパターン禁止枠（ダミーパターン禁止領域）を設定する演算装置２と、製品ＣＡＤデータに基づく各回路ブロックの配置や、ダミーパターンの配置禁止領域を表示するための、ディスプレイやプリンタ等を含む出力装置３と、各種情報を記憶するためのメモリ４とを備え、前記演算装置２は、禁止枠を設定する禁止枠設定部２ａと、禁止枠設定部２ａで設定された禁止枠を除く領域に所定の手順でダミーの配線或いはダミーの活性化領域を配置するダミー配置部２ｂと、を備える。

前記製品ＣＡＤデータは、回路ブロックが多層ＰＡＤ構造を有する回路（以後、多層ＰＡＤ構造回路ともいう。）であるか多層配線の最上層のみにボンディングパッドを形成し、ボンディングパッドの下層に配線が形成されている構造を有する回路（以後、多層配線回路ともいう。）であるかを表す情報と、回路ブロック毎にこの回路ブロックを構成する、ＰＡＤ、入出力回路、電源分離回路、その他内部回路等、各部の配置位置を表す情報等と、を含んでいる。

ここで、前記多層ＰＡＤ構造回路とは、図２（ａ）に示すように、ボンディングパッド１１１の下の各層に、平面視で見て、ＰＡＤ１１１の配置位置と重なる領域であるＰＡＤ領域の全面に導電体１１２が配置された構造をいう。
また、多層配線回路とは、図２（ｂ）に示すように、ボンディングパッド１２１の下の層に、配線１２２が形成された回路をいう。
なお、図２（ａ）において、１１３は保護膜、１１４は層間絶縁膜、１１５はシリコン等で構成されるＳＯＩ基板等の半導体基板である。また、図２（ｂ）において、１２３は保護膜、１２４は層間絶縁膜、１２５はシリコン等で形成されるＳＯＩ基板等の半導体基板である。

次に、このレイアウト設計装置１００によって実行されるレイアウト設計方法を説明する。
なお、レイアウト設計装置１００では、図２（ａ）の断面図において、半導体基板１１５及びその上に形成された層間絶縁膜１１４からなる部分を第１層、導電体１１２及びその上に形成された層間絶縁膜１１４からなる部分を第２層、同様にその上の層を第３層、ボンディングパッド１１１及びこの上に形成される保護膜１１３とからなる部分を第４層とし、第１層から第４層について、層毎にそのレイアウト設計を行うものとする。また、導電体１１２が含まれる第２層及び第３層でダミー配線を配置し、素子分離領域が形成される半導体基板１１５が含まれる第１層で、ダミーの活性化領域を配置するものとする。

同様に、図２（ｂ）の断面図において、半導体基板１２５及びその上に形成された層間絶縁膜１２４からなる部分を第１層、配線１２２及びその上に形成された層間絶縁膜１２４からなる部分を第２層、同様にその上の層を第３層、ボンディングパッド１２１及びこの上に形成される保護膜１２３とからなる部分を第４層とし、第１層から第４層について、層毎にそのレイアウト設計を行うものとする。また、配線１２２が含まれる第２層及び第３層でダミー配線を配置し、素子分離領域が形成される半導体基板１２５が含まれる第１層で、ダミーの活性化領域を配置するものとする。

図３は、ダミーパターンの配置対象である半導体装置の一部を模式的に示す平面図である。なお、この半導体装置は、素子領域及びＳＴＩ構造に形成された素子分離領域が形成されたＳＯＩ基板等の半導体基板上に、アルミニウム等からなる配線や導電体が層間絶縁膜を介して積層された積層構造に構成され、前記多層ＰＡＤ構造回路や前記多層配線回路が形成されている。
図３は、このような積層構造を有する半導体装置の、多層ＰＡＤ構造回路部分を、層毎に分離した場合の、導電体が形成される層（以後、導電体形成層ともいう。例えば、図２（ａ）の導電体１１２が形成される第２層に相当）を、その上面から見た平面図であって、その一部を示したものである。

図３に示すように、多層ＰＡＤ構造回路は、少なくとも入出力回路（Ｉ／Ｏ）と、グランド電圧に接続された電源用配線Ｖｓｓを遮断するための電源分離回路と、ＰＡＤとを備えており、図示しない他の内部回路も備えている。そして、これらは、図３に示すように平面視で見て、入出力回路の配置位置に相当する領域である入出力回路領域１１と電源分離回路の配置位置に相当する領域である電源分離回路領域１２とが隣り合って配置され、ＰＡＤの配置位置に相当する領域であるＰＡＤ領域１３は、入出力回路領域１１及び電源分離回路領域１２の両方と隣り合って配置され、必要に応じて図示しない内部回路が配置される。
この多層ＰＡＤ構造回路の導電体形成層においては、その多層ＰＡＤ構造回路を構成する各部に対応する領域に対し、表１に示すように、ダミー配線の配置を禁止するダミーパターン禁止枠を設定する。

すなわち、ＰＡＤ領域１３、入出力回路領域１１、電源分離回路領域１２にダミーパターン禁止枠を設定すると共に、ＰＡＤ領域１３と入出力回路領域１１との間の領域にもダミーパターン禁止枠を設定する。ここで、多層ＰＡＤ構造回路の場合、各層のＰＡＤ領域１３にはその全面に導電体（図２（ａ）の導電体１１２に相当）が配置されることから、このＰＡＤ領域１３には、新たにダミー配線を配置する必要はない。したがって、ＰＡＤ領域１３にはダミーパターン禁止枠を設定する。また、入出力回路領域１１及び電源分離回路領域１２には、各回路を構成する配線が形成されることからダミー配線を配置する必要はないと判断しこれら入出力回路領域１１及び電源分離回路領域１２にもダミーパターン禁止枠を設定する。

また、ＰＡＤ領域１３と入出力回路領域１１との間は、ＰＡＤからダミー配線を介して意図しない導電経路が形成されることを回避するため、ダミーパターン禁止枠を設定する。ここで、ダミーパターン禁止枠は、ＰＡＤ領域１３と入出力回路領域１１との間の距離が、予め設定した最大値Ｌmax以下のときにのみ設定する。すなわち、ＰＡＤ領域１３と入出力回路領域１１との間の距離がある程度大きい場合には、平坦度を確保することができない。このため、ＰＡＤ領域１３と入出力回路領域１１との間の距離が、後のＣＭＰ研磨工程やその後の工程で平坦度を確保することができないと予測される距離を越えるときには、ダミー配線を配置する必要があるとしてダミーパターン禁止枠は設定しない。つまり、ＰＡＤ領域１３と入出力回路領域１１との間の距離が平坦度を確保することができないときには、意図しない導電経路が形成される可能性はあるものの平坦度の確保を優先し、ダミーパターンを発生させる。一方、平坦度を確保できる範囲内にあるときには、意図しない導電経路が形成されることを回避するため、ダミーパターン禁止枠を設定する。したがって、最大値Ｌmaxは、ＰＡＤ領域１３と入出力回路領域１１との間の距離が、後のＣＭＰ研磨工程等でその平坦度を確保することのできなくなると予測される最小距離相当の値に設定され、例えば、５０〔μｍ〕程度に設定される。

表１に示すルールにしたがってダミーパターン禁止枠を設定すると、図３にハッチングで示すように、ＰＡＤ領域１３、入出力回路領域１１及び電源分離回路領域１２に、ダミーパターン禁止枠２１、２２及び２３が設定されると共に、ＰＡＤ領域１３及び入出力回路領域１１との間の距離が最大値Ｌmax以下ならばこの領域にダミーパターン禁止枠２４が設定される。

したがって、後のダミーパターン配置工程では、このダミーパターン禁止枠２１〜２４が設定された領域にはダミー配線からなるダミーパターンは配置されず、このダミーパターン禁止枠を除く領域に所定の間隔を以てダミーパターンが配置されることになる。よって、このダミーパターンの配置にしたがって、ダミー配線が配置された半導体装置においては、ＰＡＤ領域１３と入出力回路領域１１との間、及びＰＡＤ領域１３と電源分離回路領域１２との間にはダミーパターンは配置されないことから、ダミー配線と入出力回路領域１１との間の距離が必要以上に短くなり、ダミー配線を設けたために、ＰＡＤからダミー配線を経由した意図しない導電経路が形成され、この意図しない導電経路を介して静電気が入出力回路に伝達されることを回避することができる。

次に、多層配線回路の配線が形成される層（以後、配線形成層ともいう。例えば、図２（ｂ）の配線１２２が形成される第２層に相当）における、ダミーパターン禁止枠の設定ルールを説明する。この多層配線回路の配線形成層の場合も、表１に示すルールにしたがって設定するが、ＰＡＤ領域１３については、多層配線回路の場合は、ＰＡＤ領域１３の周囲にのみ設定する。すなわち、多層ＰＡＤ構造回路の場合には前述のように、平面視でみて、ＰＡＤ領域１３の全面に導電体が配置されていることから、図４（ａ）に示すように、ＰＡＤ領域１３を含んでこれよりも若干広い範囲にダミーパターン禁止枠を設定するが、多層配線回路の場合には、能動面バンプ品を含んで構成され、平面視で見て、ＰＡＤ領域の全面に配線が形成されるのではなく、ＰＡＤ領域に配線が形成されるが、配線の配置が粗の場合等、配線の配置状況によっては、その後の工程で平坦度を確保することができない場合もあることから、図４（ｂ）に示すように、ＰＡＤ領域１３にはダミーパターン禁止枠を設定せず、ＰＡＤ領域１３の外周の所定の周囲幅Ｌｗの領域にのみダミーパターン禁止枠を設定する。ＰＡＤ領域１３の外周に設定するダミーパターン禁止枠の周囲幅Ｌｗは、流入した静電気が導電性を有するダミーパターンを経由して伝達されることを回避することが可能と予測される静電耐圧を、例えば４０００〔Ｖ〕以上とした場合に、例えば、４〔μｍ〕に設定される。

したがって、表１に示すルールにしたがってダミーパターン禁止枠を設定すると、図５にハッチングで示すように、ＰＡＤ領域１３ａ〜１３ｃの周囲の周囲幅Ｌｗの領域にダミーパターン禁止枠３１ａ〜３１ｃが形成されると共に、入出力回路領域１１ａ〜１１ｃにダミーパターン禁止枠３２ａ〜３２ｃが設定され、さらに、ＰＡＤ領域１３ａ及び入出力回路領域１１ａとの間の距離が最大値Ｌmax以下ならばこれら間の領域にダミーパターン禁止枠３３ａが設定され、同様に、入出力回路領域１１ｂ、１１ｃとＰＡＤ領域１３ｂ、１３ｃとの間の距離が最大値Ｌmax以下ならばこれら間の領域にダミーパターン禁止枠３３ｂが設定される。

したがって、後のダミーパターン配置工程では、このダミーパターン禁止枠が設定された領域にはダミー配線からなるダミーパターンは配置されない。よって、このダミーパターンの配置にしたがって、ダミー配線が配置された半導体装置においては、ＰＡＤ領域１３と入出力回路領域１１との間にはダミーパターンは配置されないことから、ダミー配線と入出力回路領域１１との間の距離が必要以上に短くなり、ダミー配線を設けたために、ＰＡＤからダミー配線を経由した意図しない導電経路が形成され、この導電経路を介して静電気が入出力回路に伝達されることを回避することができる。

次に、半導体基板のＳＴＩ構造部分にダミーの活性化領域を形成する場合について、ダミー活性化領域の配置を禁止するダミーパターン禁止枠を設定する際のルールを説明する。このＳＴＩ構造部分の場合には、多層配線回路及び多層ＰＡＤ構造回路の場合に関わらず、表２に示すルールにしたがってダミーパターン禁止枠を設定する。

すなわち、ＰＡＤ領域１３及び入出力回路領域１１間と、電源分離回路領域１２には、導電体形成層又は配線形成層にダミー配線を配置するときと同様のルールでダミーの活性化領域の配置を禁止するダミーパターン禁止枠を設定するが、ＰＡＤ領域１３及び入出力回路領域１１には活性化領域を形成することから、活性化領域の生成を許容する領域とし、ここにはダミーパターン禁止枠を設定しない。

したがって、表２に示すルールにしたがって、ダミーパターン禁止枠を設定すると、多層ＰＡＤ構造回路の場合には、図６にハッチングで示すように、ＰＡＤ領域１３及び入出力回路領域１１には、ダミーパターン禁止枠は設定されず、電源分離回路領域１２にダミーパターン禁止枠４１が設定され、ＰＡＤ領域１３と入出力回路領域１１との間の距離が最大値Ｌmax以下ならばこの領域にダミーパターン禁止枠４２が設定される。

したがって、このダミーパターン禁止枠の配置にしたがって、ダミーの活性化領域が配置された半導体装置においては、ＰＡＤ領域１３と入出力回路領域１１との間、及び電源分離回路領域１２にはダミーの活性化領域は配置されないことから、ダミーの活性化領域と入出力回路領域１１との間の距離が必要以上に狭くなり、ダミーの活性化領域を設けたために、ＰＡＤとダミーの活性化領域とを介した意図しない導電経路が形成されることを回避することができ、このような意図しない導電経路を介して静電気が入出力回路に伝達されることを回避することができる。

一方、多層配線回路の場合には、図７にハッチングで示すように、ダミーパターン禁止枠は、ＰＡＤ領域１３ａ〜１３ｃ及び入出力回路領域１１ａ〜１１ｃには設定されず、ＰＡＤ領域１３ａ及び入出力回路領域１１ａとの間の距離が最大値Ｌmax以下ならばこの領域にダミーパターン禁止枠５１ａが設定され、さらに、ＰＡＤ領域１３ｂ、１３ｃと、入出力回路領域１１ｂ、１１ｃとの間の距離が最大値Ｌmax以下ならばこの領域にダミーパターン禁止枠５１ｂが設定される。

したがって、このダミーパターン禁止枠の配置にしたがって、ダミーの活性化領域が配置された半導体装置においては、ＰＡＤ領域１３と入出力回路領域１１との間にはダミーの活性化領域は配置されないことから、ダミーの活性化領域を設けたために、ＰＡＤからダミーの活性化領域を介した意図しない導電経路が形成されることを回避することができ、このような意図しない導電経路を介して静電気が入出力回路に伝達されることを回避することができる。

以上の処理を、レイアウト設計装置１００では、図８のフローチャートに示す手順で実行する。
まず、ステップＳ１で、ダミーパターンの配置対象の半導体装置の製品ＣＡＤデータを読み込む。すなわち、半導体装置を構成する回路ブロックについてこれが多層ＰＡＤ構造回路であるか多層配線回路であるかを表す情報、また、回路ブロック毎に、そのＰＡＤ、入出力回路、電源分離回路、その他内部回路等、各部の配置位置を表す情報等を読み込む。

次いで、ステップＳ２に移行し、積層構造を有する半導体装置において各層のうちの何れか一層を処理対象として設定する。つまり、図２の場合には、第１層から第４層のうちの何れか１つを処理対象の層として設定する。次いでステップＳ３に移行し、この処理対象についてダミーパターンの配置を禁止する禁止枠設定処理を行う。
すなわち、図９のフローチャートに示すように、まず、ステップＳ１１で、処理対象の層が、ダミーパターンの配置対象の層であるかを判断する。すなわち、ダミー配線を配置する、導電体形成層或いは配線形成層であるか、又は、ダミーの活性化領域を配置する素子分離領域が形成される半導体基板を含む層であるかを判断する。
そして、処理対象の層がこれらの何れでもなければ、ダミーパターンを配置する必要はないとし、図８に戻ってステップＳ４に移行する。

このステップＳ４では、全ての層についてダミーパターン禁止枠の設定を行ったか否かを判断し、全ての層について設定を行っていなければステップＳ５に移行して次の層を処理対象として設定する。次いでステップＳ３に移行し、この処理対象が配線形成層であれば、図９のステップＳ１１からステップＳ１２を経てステップＳ１３に移行し、その製品ＣＡＤデータから特定される、回路ブロック毎のその構成部の配置情報に基づき、層毎に設定された、回路ブロックを構成する各構成部が配置される配置領域のうち、一番目の配置領域を処理対象領域として設定し、この処理対象領域が、半導体装置を平面視したときに、ＰＡＤが形成されるＰＡＤ領域であるかどうかを判断する（ステップＳ１４）。そして、ＰＡＤ領域であるときにはステップＳ１５に移行し、このＰＡＤ領域は多層ＰＡＤ構造回路を構成するＰＡＤのＰＡＤ領域であるか、多層配線回路を構成するＰＡＤのＰＡＤ領域かを判断し、多層ＰＡＤ構造回路のＰＡＤ領域であるときにはステップＳ１６に移行し、図３に示すように、ＰＡＤ領域の全面にダミーパターン禁止枠２１を設定する。一方、多層ＰＡＤ構造回路のＰＡＤ領域ではなく、多層配線回路のＰＡＤ領域であるときにはステップＳ１７に移行し、ＰＡＤ領域の周囲にのみ所定の周囲幅Ｌｗのダミーパターン禁止枠を設定する。これによって、図５に示すように、ＰＡＤ領域を除くその周囲にのみダミーパターン禁止枠３１ａ〜３１ｃが設定される。

続いて、ステップＳ１８に移行し、このＰＡＤ領域と隣り合う位置に、平面視で入出力回路が形成される入出力回路領域が存在するかどうかを判断し、ＰＡＤ領域の四辺のうち、何れかの辺と隣り合う位置に、入出力回路領域が存在する場合には、ステップＳ１９に移行し、隣り合うＰＡＤ領域と入出力回路領域との間の距離を検出し、その距離が最大値Ｌmax以下であれば、このＰＡＤ領域と入出力回路領域との間に、ダミーパターン禁止枠を設定する。これによって、多層ＰＡＤ構造回路の場合には、図３に示すようにダミーパターン禁止枠２４が設定され、多層配線回路の場合には、図５に示すようにダミーパターン禁止枠３３ａ、３３ｂが設定される。

次いで、ステップＳ２８に移行し、処理対象の層に設定された全ての領域について処理を行っていなければ、ステップＳ２９に移行して処理対象領域を更新した後、ステップＳ１４に戻る。
そして、この処理対象領域がＰＡＤ領域であれば、多層ＰＡＤ構造回路であるか多層配線回路であるかに応じてダミーパターン禁止枠を設定し（ステップＳ１５〜ステップＳ１７）、このＰＡＤ領域と隣り合う入出力回路領域があり且つ最大値Ｌmax以下であればこの領域にダミーパターン禁止枠を設定し、隣り合う入出力回路領域がないとき、或いはＰＡＤ領域と隣り合う入出力回路領域との間の距離が最大値Ｌmaxよりも大きいときにはステップＳ２８に移行し、全ての領域について処理を行っていなければ、処理対象領域を更新した後（ステップＳ２８）、ステップＳ１４に戻る。

そして、処理対象領域がＰＡＤ領域でなければ、ステップＳ１４からステップＳ２１に移行し、この処理対象領域が入出力回路領域であるかを判断し、入出力回路領域であればステップＳ２２に移行し、この入出力回路領域に対しダミーパターン禁止枠を設定する。つまり、図３の場合にはダミーパターン禁止枠２２を設定し、図５の場合にはダミーパターン禁止枠３２ａ〜３２ｃを設定する。そしてステップＳ２８に移行し、次の処理対象領域に対する処理を行う。

一方、処理対象領域が、ＰＡＤ領域でもなく、入出力回路領域でもない場合は、ステップＳ２１からステップＳ２３に移行し、この処理対象領域が電源分離回路領域であるかを判断し、電源分離回路領域であればステップＳ２４に移行して、この電源分離回路領域にダミーパターン禁止枠を設定する。つまり、図３の場合にはダミーパターン禁止枠２３を設定し、図５の場合には電源分離回路領域がないのでこれに対応するダミーパターン禁止枠は設定しない。

このようにしてダミーパターン禁止枠を設定したならばステップＳ２８に移行し次の領域に対する処理を実行する。そして、全ての領域について処理を行ったならば、ステップＳ２８からステップＳ３０に移行し、ダミーパターン禁止枠を設定した領域を除く部分、すなわち、各領域や各領域間を含む領域を、ダミーパターンを発生すべき領域として設定し処理を終了する。

これによって、図３及び図５に示すように、表１のルールにしたがって、ダミーパターン禁止枠が設定されることになる。
そして、図８に戻ってステップＳ３からステップＳ４に移行し、積層構造の半導体装置において全ての層について処理を行ったかどうかを判断し、これら全ての層に対する処理が終了していなければ、ステップＳ５に移行して次の層を処理対象として設定した後、ステップＳ３に戻って、この処理対象に関する配置情報を抽出する。

そして、この処理対象がダミー配線を配置する層ではなく、ダミーの活性化領域を形成する、素子分離領域が形成される半導体基板を含む層である場合には、図９のステップＳ１１からステップＳ１２を経てステップＳ３１に移行し、回路ブロック毎のその構成部の配置情報に基づき、この層に設定された、回路ブロックを構成する各構成部が配置される配置領域のうち、一番目の配置領域を処理対象領域として設定し、この処理対象領域が、半導体装置を平面視したときにＰＡＤが形成される、ＰＡＤ領域であるかどうかを判断する（ステップＳ３２）。そして、ＰＡＤ領域であるときには、ステップＳ３３に移行し、このＰＡＤ領域と隣り合う入出力回路領域が存在するかどうかを判断し、隣り合う入出力回路領域があるときには、ステップＳ３４に移行し、ＰＡＤ領域と入出力回路領域との間の距離が最大値Ｌmax以下であるならば図６或いは図７に示すようにダミーパターン禁止枠４２或いは５１ａ、５１ｂを設定した後ステップＳ３９に移行し、隣り合う入出力回路領域が最大値Ｌmaxよりも大きいときにはそのままステップＳ３９に移行し、全ての領域に対する処理が終了していなければ、ステップＳ４０に移行して処理対象領域を次の領域に更新した後、ステップＳ３２に戻る。

一方、ＰＡＤ領域であっても隣り合う入出力回路領域が存在しない場合には、ステップＳ３３からステップＳ３６に移行する。また、処理対象領域がＰＡＤ領域でない場合には、ステップＳ３２からステップＳ３６に移行する。このステップＳ３６では、処理対象領域が電源分離回路領域であれば、ステップＳ３７に移行して、図６に示すようにこの領域にダミーパターン禁止枠４１を設定した後、ステップＳ３９に移行し、一方、処理対象領域が電源分離回路領域でなければそのままステップＳ３９に移行する。そして、全ての領域に対して処理が終了したならば、ステップＳ３９からステップＳ３０に移行し、ダミーパターン禁止枠を設定した領域を除く領域を、ダミーパターンを発生させてよい領域、つまり、この場合半導体基板を含む層であることからＳＴＩ構造部分にダミーの活性化領域を設定してよい領域として設定する。

そして、このようにして処理対象に対するダミーパターン禁止枠の設定が終了したならば、図８に戻ってステップＳ３からステップＳ４に移行し、半導体装置を構成する全ての層について処理が終了したかどうかを判定し、これら全てに対する処理が終了していなければステップＳ５に戻って処理対象を更新した後、上記と同様の手順でダミーパターン禁止枠を設定し、全ての層に対する処理が終了したならば、導電体形成層或いは配線層に対するダミー配線及び、素子分離領域に対するダミーの活性化領域を配置する際の、ダミーパターン禁止枠の設定が終了したとしてステップＳ６に移行し、続いてダミーパターンの配置処理を行う。

このダミーパターンの配置処理は公知の手順で行えばよく、その際、ダミーパターン禁止枠で特定される領域を除く領域にのみダミーパターンを配置する。つまり、半導体基板を含む層であるならばその素子分離領域にダミーの活性化領域を配置し、配線形成層又は導電体形成層であればダミー配線を配置する。そして、ダミーパターン禁止枠で特定される領域を除く領域にダミーパターンを配置したならば、処理を終了する。
これによって、半導体装置を構成する全ての層についてダミー配線やダミーの活性化領域の配置を禁止する禁止枠が設定され、ダミーパターンを配置する工程では、このダミーパターン禁止枠を除く領域にダミーパターンが配置される。

以上説明したように、静電気の導電経路が形成されると予測される領域にダミーパターン禁止枠を形成し、この領域には、意図しない導電経路が生成される要因である、ダミーの配線や、ダミーの活性化領域といったダミーパターンを配置しないようにしたから、意図しない導電経路が形成されることを回避することができ、ダミーパターンを配置することに起因して意図しない導電経路が形成されることを回避することができる。

また、ＰＡＤ領域と入出力回路領域との間にダミーパターン禁止枠を設定する場合にはこれらＰＡＤ領域と入出力回路領域との間の距離が最大値Ｌmax以下のときにのみ禁止枠を設定し、これら間の距離が最大値Ｌmaxよりも大きくダミーパターンを配置しないとその後のＣＭＰ工程等の工程で平坦度を確保することができないと予測される場合にはダミーパターン禁止枠を設定しないから、平坦度を確保することができる。

また、回路ブロックが多層配線回路の場合には、ＰＡＤ領域の外周にのみ所定幅のダミーパターン禁止枠を設定し、ＰＡＤ領域はダミーパターン禁止枠を設けていないため、配線が配置されないＰＡＤ領域にはダミーパターンを配置することができ、ＰＡＤ領域の平坦度を確保しつつ、意図しない導電経路の発生を回避することができる。
なお、上記実施の形態においては、製品ＣＡＤデータを入力し、この製品ＣＡＤデータに対してダミーパターン禁止枠を設定しその配置を行うレイアウト設計装置に適用した場合について説明したが、これに限るものではなく、製品ＣＡＤデータを生成するレイアウト設計装置において、さらにダミーパターン禁止枠を設定しその配置を行うレイアウト設計装置に適用することも可能である。

なお、上記実施の形態において、入力装置１が入力手段に対応し、図９のステップＳ１１〜Ｓ１４、ステップＳ１８、ステップＳ２１、ステップＳ３１〜Ｓ３３及びステップＳ３６の処理が検索手段に対応し、ステップＳ１５〜Ｓ１７、ステップＳ１９、ステップＳ２２、ステップＳ３４及びステップＳ３７の処理が禁止領域設定手段に対応し、図８のステップＳ６の処理がダミーパターン配置手段に対応している。

本発明におけるレイアウト設計装置の一例を示す概略構成図である。多層ＰＡＤ構造回路及び多層配線回路を説明するための説明図である。多層ＰＡＤ構造回路にダミー配線の禁止枠を設定した場合の一例である。ＰＡＤ領域に対するダミーパターン禁止枠の設定方法を説明する説明図である。多層配線回路にダミー配線の禁止枠を設定した場合の一例である。多層ＰＡＤ構造回路にダミーの活性化領域の禁止枠を設定した場合の一例である。多層配線回路にダミーの活性化領域の禁止枠を設定した場合の一例である。レイアウト設計装置における処理手順の一例を示すフローチャートである。図８の禁止枠設定処理の処理手順の一例を示すフローチャートである。

符号の説明

１入力装置、２演算装置、３出力装置、４メモリ、１１、１１ａ〜１１ｃ入出力回路領域、１２電源分離回路領域、１３ＰＡＤ領域、１００レイアウト設計装置

Claims

平坦度を確保するためのダミーパターンを備えた積層構造を有する半導体装置のレイアウト設計方法であって、
少なくとも、平面視で見て、ボンディングパッドが形成されるＰＡＤ領域と、このＰＡＤ領域と隣り合い且つ入出力回路が形成される入出力回路領域との間に、前記半導体装置の全層にわたって前記ダミーパターンの配置を禁止するダミーパターン禁止領域を設けることを特徴とする半導体装置のレイアウト設計方法。
前記ダミーパターン禁止領域は、前記ＰＡＤ領域と、これと隣り合う入出力回路領域との間の距離が、予め設定した規定値以下のときにのみ、前記ＰＡＤ領域と前記入出力回路領域との間の領域に設けられ、
前記規定値は、前記平坦度を確保することの可能な距離に設定されることを特徴とする請求項１記載の半導体装置のレイアウト設計方法。
前記ダミーパターンはダミー配線であって、
前記ボンディングパッド及び前記入出力回路は、前記ボンディングパッドの下層の全層にわたって、平面視で見て、前記ＰＡＤ領域の全面に導電体が配置された多層ＰＡＤ構造を有する回路を構成し、
前記ＰＡＤ領域及び前記入出力回路領域と、平面視で見て電源系統分離用の電源分離回路が形成される電源分離回路領域と、に前記ダミーパターン禁止領域が設けられることを特徴とする請求項１又は請求項２記載の半導体装置のレイアウト設計方法。
前記ダミーパターンはダミー配線であって、
前記ボンディングパッド及び前記入出力回路は、多層配線の最上層のみに前記ボンディングパッドが形成され、前記ボンディングパッドの下層の、平面視で見て前記ＰＡＤ領域に配線が形成された回路を構成し、
前記ＰＡＤ領域の周囲の予め設定した所定幅の領域及び前記入出力回路領域と、平面視で見て電源系統分離用の電源分離回路が形成される電源分離回路領域と、に前記ダミーパターン禁止領域が設けられることを特徴とする請求項１又は２記載の半導体装置のレイアウト設計方法。
前記ダミーパターンは、ＳＴＩ構造部分に形成されるダミーの活性化領域であって、
前記ボンディングパッド及び前記入出力回路は、前記ボンディングパッドの下層の全層にわたって、平面視で見て、前記ＰＡＤ領域の全面に導電体が配置された多層ＰＡＤ構造を有する回路を構成し、
平面視で見て電源系統分離用の電源分離回路が形成される電源分離回路領域に前記ダミーパターン禁止領域が設けられることを特徴とする請求項１又は２記載の半導体装置のレイアウト設計方法。
平坦度を確保するためのダミーパターンを備えた積層構造を有する半導体装置のレイアウト設計を、前記半導体装置を構成する層毎に行うレイアウト設計装置であって、
前記半導体装置を構成する各部の配置位置情報を含む装置情報を入力する入力手段と、
当該入力手段で入力した装置情報に基づいて、予め設定したダミーパターン禁止領域の設定条件を満足する領域が存在するかどうかを前記層毎に検索する検索手段と、
当該検索手段で前記設定条件を満足する領域が存在するとき、前記各層の対応する領域に前記ダミーパターン禁止領域を設定する禁止領域設定手段と、
当該禁止領域設定手段でダミーパターン禁止領域が設定された領域を除く領域にダミーパターンを配置するダミーパターン配置手段と、を備え、
前記ダミーパターン禁止領域の設定条件は、少なくとも、平面視で見て、ボンディングパッドが形成されるＰＡＤ領域と、このＰＡＤ領域と隣り合い且つ入出力回路が形成される入出力回路領域との間の領域であることを特徴とするレイアウト設計装置。