JP2003273221A - 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム - Google Patents

配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム

Info

Publication number
JP2003273221A
JP2003273221A JP2002071512A JP2002071512A JP2003273221A JP 2003273221 A JP2003273221 A JP 2003273221A JP 2002071512 A JP2002071512 A JP 2002071512A JP 2002071512 A JP2002071512 A JP 2002071512A JP 2003273221 A JP2003273221 A JP 2003273221A
Authority
JP
Japan
Prior art keywords
distance
wiring
dummy pattern
layout
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002071512A
Other languages
English (en)
Inventor
Akihisa Takechi
彰久 武智
Shogo Tajima
正吾 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002071512A priority Critical patent/JP2003273221A/ja
Priority to US10/361,524 priority patent/US7039890B2/en
Publication of JP2003273221A publication Critical patent/JP2003273221A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】レイアウト工程を再度行わずに、タイミングエ
ラーが発生した配線の遅延時間を微調整することがで
き、レイアウトプロセスのターンアラウンドタイムを短
くすることができる方法を提供する。 【解決手段】集積回路のレイアウト方法において、チッ
プ上に複数の回路要素とそれを接続する複数の接続配線
とをレイアウトする工程と、接続配線から第１の距離離
間した領域にダミーパターンを発生する工程と、前記複
数の接続配線のうち一部の接続配線に対して、前記第１
の距離をそれとは異なる第２の距離に変更する工程とを
有する。レイアウト後にダミーパターンを考慮して接続
配線の遅延値を求めてタイミング検証した時に、タイミ
ングエラーが発生したパスの接続配線に対して、ダミー
パターンまでの離間距離（ダミーパターン禁止領域の
幅）を調整して、そのパスの遅延値を修正することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路のレイア
ウト方法及びそのプログラムに関し、特に、ダミーパタ
ーンを利用して配線の遅延調整を可能にする集積回路の
レイアウト方法及びそのプログラムに関する。
【０００２】
【従来の技術】集積回路の設計は、論理設計工程とレイ
アウト工程とを有する。論理設計工程では、回路素子、
セル、機能マクロなどの回路要素を接続して、所望の機
能を有する回路を設計する工程であり、論理設計により
回路要素とその接続データを有するネットリストが生成
される。レイアウト工程は、ネットリストにしたがって
チップ上に回路要素と接続配線を配置する工程であり、
それによりレイアウトデータ（物理データ）、即ちマス
ク生成用のパターンデータが生成される。
【０００３】図１は、従来のレイアウト工程のフローチ
ャート図である。まず、ネットリスト内のセルやマクロ
などの回路要素と、それらを接続する配線、更に電源配
線を、チップ上にレイアウトする（Ｓ１０）。そして、
レイアウトされた接続配線について、抵抗や容量をレイ
アウトデータから抽出し、それらのＣＲ値と回路要素の
遅延時間特性とから、各配線の遅延時間を計算する（Ｓ
１２）。その計算した遅延時間を利用して、集積回路内
のクロックや信号のタイミングが適切であるかを検証す
るタイミング検証を行う（Ｓ１４）。タイミングエラー
がなければレイアウト工程は終了するが、タイミングエ
ラーが存在すると、レイアウト工程Ｓ１０からやり直す
必要がある（Ｓ１６）。つまり、タイミングエラーが発
生したパスの配線幅や長さを変更したり、パスの途中に
バッファを挿入したりすることで、クロックやクリティ
カルパスの遅延時間を修正する。
【０００４】
【発明が解決しようとする課題】しかしながら、レイア
ウト工程Ｓ１０、ＣＲ抽出と遅延時間計算工程Ｓ１２
は、長時間を必要とし、タイミング検証工程でタイミン
グエラーが存在すると、それらの工程をやり直す必要が
あり、レイアウトプロセス全体のターンアラウンドタイ
ムが長くなるという課題がある。
【０００５】そこで、本発明の目的は、レイアウト後の
レイアウトデータ（物理データ）を変更せずまたは最小
限の変更で、必要なパスのタイミングの修正を行うこと
ができるレイアウト方法及びそのプログラムを提供す
る。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の一つの側面は、集積回路のレイアウト方
法において、チップ上に複数の回路要素とそれを接続す
る複数の接続配線とをレイアウトする工程と、接続配線
から第１の距離離間した領域にダミーパターンを発生す
る工程と、前記複数の接続配線のうち一部の接続配線に
対して、前記第１の距離をそれとは異なる第２の距離に
変更する工程とを有することを特徴とする。
【０００７】上記の発明によれば、レイアウト後にダミ
ーパターンを考慮して接続配線の遅延値を求めてタイミ
ング検証した時に、タイミングエラーが発生したパスの
接続配線に対しては、ダミーパターンまでの離間距離
（ダミーパターン禁止領域の幅）を調整して、その配線
パスの遅延値を修正することができる。したがって、レ
イアウト工程により生成したレイアウトパターン（物理
データ）を変更することなく、必要なパスのタイミング
の修正を行うことができる。
【０００８】好ましい実施例によれば、前記第１の距離
を第２の距離に変更する工程では、前記一部の接続配線
から第２の距離離間した領域にダミーパターンを再度発
生する、または、前記一部の接続配線から第２の距離ま
でのダミーパターンを削除する。第２の距離が第１の距
離よりも長くなる場合もあれば、短くなる場合もある。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を説明する。しかしながら、本発明の保護範
囲は、以下の実施の形態例に限定されるものではなく、
特許請求の範囲に記載された発明とその均等物にまで及
ぶものである。
【００１０】ＬＳＩの微細化が進むにつれて、配線パタ
ーンの密度に依存したプロセスバラツキの問題が発生し
ている。例えば、ドライエッチング工程において、配線
パターン密度が低い場合は最終的な実配線が太くなる
が、配線パターン密度が高い場合は実配線は太くならず
設計値通りの幅になる。この現象は、簡単にいえば、ド
ライエッチング工程で生成される物質が配線パターンの
側壁に堆積するなどがその理由である。また、多層配線
の形成工程において、配線間に絶縁膜を埋め込んで平坦
化するケミカル・メカニカル・ポリッシング工程がある
が、配線パターン密度の違いにより、このポリッシング
工程にバラツキが発生する。更に、露光工程における近
接露光効果により、パターン密度が大きい場合と小さい
場合とでは、現像後のパターン形状が露光パターンと異
なることも知られている。
【００１１】上記のような配線パターン密度に起因した
プロセス上のバラツキをなくすために、一旦レイアウト
した配線パターンの間に、ダミーパターンを発生させ
て、パターン密度を均一化することが行われるようにな
っている。
【００１２】図２、図３，図４は、接続配線とダミーパ
ターンを説明する図である。図２は、レイアウトされた
配線パターンの例を示す。上段の配線パターンＬ１，Ｌ
２はその間の距離が大きく、パターン密度が小さいのに
対して、下段の配線パターンＬ３，Ｌ４，Ｌ５はその間
の距離が小さく、パターン密度が大きくなっている。こ
のようなパターン密度にバラツキがあると、上記のプロ
セスバラツキを発生する。そこで、配線パターンの間の
領域に、ダミーパターンを発生させることで、パターン
密度を均一にすることができる。
【００１３】図３に示されるとおり、接続配線Ｌ１〜Ｌ
５を含む両側の領域をダミーパターン禁止領域ＤＩＮ１
と指定し、それ以外の領域をダミーパターン領域ＤＲ１
〜ＤＲ７として、そこにダミーパターンを発生する。若
しくは、全面にダミーパターンを発生した後に、ダミー
パターン禁止領域ＤＩＮ１のダミーパターンを削除する
ようにしても良い。その結果、図４に示されるとおり、
接続配線Ｌ１〜Ｌ５の間に、接続配線から一定の距離ｄ
１離間した位置にダミーパターンＤＭが生成される。し
たがって、パターン密度は、配線パターン密度にかかわ
らず一定になり、プロセスのバラツキを抑えることがで
きる。
【００１４】図４に示したダミーパターンの形状は一例
であり、それ以外の形状であっても良い。例えば、複数
の小さな正方形を格子状に配列したパターンや、接続配
線Ｌ１〜Ｌ５に垂直方向に延在する複数のストライプパ
ターンであっても良い。
【００１５】このようなダミーパターンを発生すること
で、クロックやクリティカルパスになる接続配線の容量
は、隣接するダミーパターンまでの距離ｄ１に依存す
る。ダミーパターンの形状によって接続配線の容量は異
なるが、その容量値は距離ｄ１に反比例する。
【００１６】したがって、レイアウトを行った後にタイ
ミング検証を行ってタイミングエラーが発生した場合、
そのエラーが発生したパスの接続配線に対して、ダミー
パターンまでの距離を調整してダミーパターンを発生さ
せることで、その接続配線の容量値を修正することがで
きる。ダミーパターンまでの距離を長くすれば容量は小
さくなり、距離を短くすれば容量は大きくなる。更に、
ダミーパターンまでの距離を変更することで、その配線
近傍のパターン密度が変更され、それに伴い、上述の配
線パターン密度に起因する実配線幅のプロセスバラツキ
（プロセスシフト）により、配線幅そのものも変更され
る。配線幅の変更は、配線の抵抗値の変更を意味する。
【００１７】このようにダミーパターンの禁止領域幅を
変更することで、接続配線の容量と抵抗を調整すること
で、その接続配線の遅延量を調整して、タイミングエラ
ーを回避させることができる。つまり、本実施の形態で
は、微細化に伴いプロセスバラツキ緩和のために生成す
るダミーパターンを利用して、タイミングエラーが発生
した若しくはタイミングエラーの可能性がある接続配線
の遅延量を微調整する。
【００１８】図５は、本実施の形態におけるレイアウト
システムの構成図である。レイアウトシステムは、演算
ユニットであるＣＰＵ１０とディスプレイやキーボード
などの入出力装置１２を有する汎用コンピュータシステ
ムで構成される。汎用コンピュータシステムに、セルラ
イブラリ１４、マクロライブラリ１６、自動レイアウト
プログラム１８、タイミング検証プログラム２０、ダミ
ーパターン生成プログラム２２などがインストールされ
ている。また、レイアウト対象のＬＳＩのネットリスト
２４、レイアウトにより生成されるレイアウトデータフ
ァイル２６、遅延時間調整工程で参照されるプロセスシ
フトモデルのデータファイル２８なども、ファイル装置
内に格納される。これらはバス３０を介してＣＰＵ１０
や入出力装置１２に接続される。
【００１９】セルライブラリ１４とマクロライブラリ１
６には、ネットリストに含まれる回路要素であるセルや
機能マクロの物理データであるレイアウトデータが含ま
れる。レイアウトプログラム１８を利用してレイアウト
するに際して、ネットリスト内のセルや機能マクロを所
定の位置に配置すると、これらのライブラリ内の物理デ
ータがその位置に登録され、レイアウトデータファイル
２６が生成される。
【００２０】図６は、本実施の形態におけるレイアウト
プロセスのフローチャート図である。図１と同じ工程に
は、同じ工程番号を与えている。論理設計により生成さ
れたネットリストを指定して、自動レイアウトプログラ
ムを実行することで、ネットリスト内の回路要素とその
接続配線とがレイアウトされる（Ｓ１０）。オペレータ
からの指令に応答して、レイアウトプログラムは、選択
された回路要素の物理データをライブラリ１４，１６か
ら読み出し、選択された位置に配置してレイアウトデー
タ２６を生成する。更に、レイアウトプログラムは、配
置された回路要素間の接続配線を自動的に、若しくはオ
ペレータからの指令に応答して、発生する。この接続配
線のデータもレイアウトデータ２６に追加される。ま
た、レイアウトプログラムは、必要な電源配線などもレ
イアウトする。これにより、図２に示したような接続配
線パターンが生成される。
【００２１】次に、ダミーパターン生成プログラム１２
が、接続配線から一定距離ｄ１離れた位置にダミーパタ
ーンを発生する（Ｓ１１）。この距離ｄ１は、接続配線
の容量値に影響を与え、あまり小さいと容量値が大きく
なるので、所望の容量値が得られるような距離ｄ１が選
択される。また、距離ｄ１は、全体のパターン密度にも
影響を与えるので、所望のパターン密度が得られるよう
な距離ｄ１が選択される。
【００２２】このダミーパターンの発生工程では、図３
において前述したとおり、接続配線パターンＬ１〜Ｌ５
を含み、その両側の距離ｄ１までに達するダミーパター
ン禁止領域ＤＩＮ１を決定することにより、それ以外の
領域ＤＲ１〜ＤＲ７にダミーパターンを発生する。生成
されたダミーパターンのデータは、レイアウトデータフ
ァイル２６に追加される。
【００２３】次に、タイミング検証のために、接続配線
のＣＲ抽出を行い、パスの遅延時間を計算する（Ｓ１
２）。タイミング検証プログラム２０は、ＣＲ抽出で
は、レイアウトデータから、接続配線に隣接する配線や
ダミーパターンまでの距離と、対向面積から、その接続
配線の容量値を計算し、更に、接続配線の配線幅、厚み
から抵抗値を計算する。そして、抽出したＣＲ値と回路
要素の遅延時間特性などから、各配線の遅延時間を計算
する。また、接続配線の容量値は、容量値の精度を上げ
るために、その接続配線に隣接する配線以外に、接続配
線の周囲の配線との容量値も含めてもよい。
【００２４】そして、タイミング検証プログラムは、上
記求めた遅延時間を利用して、集積回路のクロックや信
号のタイミングが適切か否かを検証する（Ｓ１４）。そ
して、タイミングエラーがなければレイアウトプロセス
は終了する。しかし、タイミングエラーが発生している
と、そのタイミングエラーに対応した配線の遅延時間の
修正を行うことが必要になる。タイミングエラーには、
クロックや信号のタイミングが遅すぎることによる場合
と、早すぎる場合とが考えられる。したがって、そのタ
イミングエラーの種類と程度に応じて、そのパスの遅延
時間の微調整を行う必要がある。
【００２５】本実施の形態では、タイミングエラーが発
生したクロックや信号パスの配線パターンに対して、ダ
ミーパターンまでの距離を調整することでその容量値を
修正し、遅延時間の調整を可能にする。ダミーパターン
までの距離を長くすることでその配線の容量を減らすこ
とができ、距離を短くすることでその配線の容量を増や
すことができる。そこで、タイミング検証で検出された
タイミングエラーに応じて、タイミング修正に必要な遅
延値を見積もる（Ｓ２０）。そして、調整対象の接続配
線に対するダミーパターン禁止領域幅を選択する（Ｓ２
２）。このダミーパターン禁止領域幅の選択では、例え
ば、タイミング修正に必要な遅延値の調整に対応して、
工程Ｓ１１で設定したダミーパターン禁止領域幅を微調
整する。
【００２６】次に、レイアウトプログラムは、選択した
ダミーパターン禁止領域幅に対応する実配線幅を、プロ
セスシフトモデルにより導出する（Ｓ２４）。図７は、
プロセスシフトモデルの一例を示すグラフ図である。横
軸がダミーパターン禁止幅であり、図３の禁止領域の幅
ＤＩＮ１または図４の距離ｄ１に該当する。縦軸が、露
光、現像、エッチング後の実配線幅を示す。このプログ
ラムシフトモデルは、接続配線の幅、膜厚、プロセスラ
イン毎に異なる。つまり、前述したとおり、パターン密
度に応じてプロセスバラツキが発生するが、ダミーパタ
ーン禁止領域幅と実配線幅には一定の再現性があり、過
去のデータを蓄積することで、図７のようなモデルをあ
らかじめ生成することができる。
【００２７】レイアウトプログラムは、このプロセスシ
フトモデルデータ２８を参照して、選択したダミーパタ
ーン禁止領域幅に対応する実配線幅を導出する（Ｓ２
４）。そして、レイアウトプログラムは、導出された実
配線幅とダミーパターン禁止領域幅にしたがって、実配
線の抵抗と容量とを導出し、その遅延時間を計算する
（Ｓ２６）。計算された遅延値が、タイミング修正に必
要な遅延値を満たすか否かをチェックし（Ｓ２８）、満
たす場合は、ダミーパターン生成プログラム２２が、選
択したダミーパターン禁止領域幅によって、ダミーパタ
ーンを再度発生する（Ｓ３０）。満たさない場合は、工
程Ｓ２２，Ｓ２４，Ｓ２６が、実配線の遅延値がタイミ
ング修正に必要な遅延値を満たすまで繰り返される。
【００２８】最後に、ダミーパターン禁止領域を修正し
た接続配線を、近接露光補正禁止領域に指定する（Ｓ３
２）。近接露光補正では、前述したとおり、細いパター
ンが近接露光効果により露光、現像後に先端が細くなる
などのパターン変動が生じるのを予想して、設計したパ
ターンデータに補正を加えて露光用パターンデータを生
成する。例えば、配線パターンの幅、隣接パターンとの
距離などをしたがって、補正量が決定される。このよう
に、近接露光補正とは、設計パターンを再現するために
露光工程で行われる処理である。
【００２９】一方、図７に示したプロセスシフトモデル
は、露光、現像、エッチングの結果形成された実配線幅
とダミーパターン禁止領域幅との関係を示し、その実配
線幅について遅延時間を計算して、タイミング修正を行
っている。したがって、レイアウト工程後の露光工程
で、近接露光補正が行われると、それにより形成される
最終的な実配線幅が、プロセスシフトモデルと一致しな
いことが予想される。そこで、本実施の形態では、実配
線の遅延値にしたがってタイミング修正した配線パター
ンに対しては、近接露光補正の対象から外すように指定
をする。
【００３０】タイミングエラーを回避できるように遅延
時間を調整した後、再度タイミング検証を行い、タイミ
ングエラーが解決されているかを確認する（Ｓ１４，Ｓ
１６）。タイミング検証では、工程Ｓ２６で求めた遅延
時間が利用される。タイミングエラーが発生しなけれ
ば、レイアウトは終了する。
【００３１】図８、図９は、本実施の形態によりダミー
パターン禁止領域の幅が変更された場合の接続配線とダ
ミーパターンを説明する図である。この例では、接続配
線Ｌ１にタイミングエラーが発生し、遅延時間を微調整
が必要になったと仮定する。フローチャートの工程Ｓ２
２で選択されたダミーパターン禁止領域幅ＤＩＮ２は、
工程Ｓ１１での禁止領域幅ＤＩＮ１よりも広くなってい
る。つまり、遅延時間を短くする微調整が必要になり、
ダミーパターン禁止領域幅ＤＩＮ２を広くし、配線Ｌ１
の容量値を減らすように調整している。また、ダミーパ
ターン禁止領域幅を広くすると、パターン密度が小さく
なり、プロセスに依存して配線幅が変動し、抵抗値も変
化する。
【００３２】その結果、図９に示されるとおり、配線パ
ターンＬ１は、他の配線パターンより長い距離ｄ２を隔
ててダミーパターンと隣接することになる。つまり、大
部分の配線パターンは、第１の距離ｄ１を隔ててダミー
パターンと隣接するのに対して、タイミングエラーが発
生して遅延時間の調整が必要になった配線Ｌ１に対して
は、第１の距離ｄ１とは異なる第２の距離ｄ２を隔てて
ダミーパターンと隣接する。その結果、配線Ｌ１の容量
と抵抗値が変化し、配線Ｌ１の遅延時間を修正すること
ができる。
【００３３】前述したとおり、この第２の距離ｄ２は、
タイミングエラーの程度に応じて、つまり、遅延時間の
調整量に応じて、最適な距離が選択される。
【００３４】上記の実施の形態において、ダミーパター
ン禁止領域幅を変更した配線パターンについては、近接
露光補正の対象から外すように指定している。これは、
図７のプロセスシフトモデルが、設計パターンデータに
近接露光補正を行わない場合における、ダミーパターン
禁止領域幅と実配線幅との関係を示しているからであ
る。仮に、プロセスシフトモデルが、近接露光補正を行
った場合におけるモデルを使用している場合は、フロー
チャートの工程Ｓ３２の近接露光補正禁止領域への指定
を行う必要はない。但し、その場合は、プロセスシフト
モデルでの近接露光補正と、実際に行われる近接露光補
正とが同じである必要がある。
【００３５】上記の実施の形態では、回路要素や接続配
線のレイアウトを一度行ったら、そのレイアウトデータ
を修正することなく、配線の遅延値を調整することがで
きる。しかも、その遅延値の調整は、ダミーパターン禁
止領域、即ち配線パターンとダミーパターンとの距離を
変更するだけで良い。したがって、レイアウト工程の全
体のターンアラウンドタイムを改善することができる。
【００３６】以上、実施の形態例をまとめると以下の付
記の通りである。
【００３７】（付記１）集積回路のレイアウト方法にお
いて、チップ上に複数の回路要素とそれを接続する複数
の接続配線とをレイアウトする工程と、接続配線から第
１の距離離間した領域にダミーパターンを発生する工程
と、前記複数の接続配線のうち一部の接続配線に対し
て、前記第１の距離をそれとは異なる第２の距離に変更
する工程とを有することを特徴とする集積回路のレイア
ウト方法。
【００３８】（付記２）付記１において、前記第１の距
離を第２の距離に変更する工程では、前記一部の接続配
線から第２の距離離間した領域にダミーパターンを再度
発生する、または、前記一部の接続配線から第２の距離
までのダミーパターンを削除することを特徴とする集積
回路のレイアウト方法。
【００３９】（付記３）付記１において、更に、ダミー
パターンを発生した後に、前記接続配線の遅延時間を求
めて集積回路のタイミング検証を行う工程を有し、前記
一部の接続配線は、前記タイミング検証でエラーが発生
した接続配線であることを特徴とする集積回路のレイア
ウト方法。
【００４０】（付記４）付記３において、前記第１の距
離を第２の距離に変更する工程において、配線とダミー
パターンまでの距離と製造プロセス後に形成される配線
幅との関係を示すプロセスシフトモデルを参照して、前
記第２の距離離間した時の配線幅を導出し、当該配線幅
と第２の距離に従って、前記一部の接続配線の遅延時間
を求めて、当該遅延時間がタイミングエラーを回避でき
るか否かがチェックされることを特徴とする集積回路の
レイアウト方法。
【００４１】（付記５）付記３において、更に、前記一
部の接続配線を、露光工程での近接露光補正の対象から
外す処理を行う工程を有することを特徴とする集積回路
のレイアウト方法。
【００４２】（付記６）付記３において、前記第１の距
離を第２の距離に変更する工程の後に、再度、前記タイ
ミング検証を行う工程を行うことを特徴とする集積回路
のレイアウト方法。
【００４３】（付記７）集積回路のレイアウトプログラ
ムにおいて、チップ上に複数の回路要素とそれを接続す
る複数の接続配線とをレイアウトする手順と、接続配線
から第１の距離離間した領域にダミーパターンを発生す
る手順と、前記複数の接続配線のうち一部の接続配線に
対して、前記第１の距離をそれとは異なる第２の距離に
変更する手順とをコンピュータに実行させる集積回路の
レイアウトプログラム。
【００４４】（付記８）付記７において、前記第１の距
離を第２の距離に変更する手順では、前記一部の接続配
線から第２の距離離間した領域にダミーパターンを再度
発生する、または、前記一部の接続配線から第２の距離
までのダミーパターンを削除することを特徴とする集積
回路のレイアウトプログラム。
【００４５】（付記９）付記８において、更に、ダミー
パターンを発生した後に、前記接続配線の遅延時間を求
めて集積回路のタイミング検証を行う手順をコンピュー
タに実行させ、前記一部の接続配線は、前記タイミング
検証でエラーが発生した接続配線であることを特徴とす
る集積回路のレイアウトプログラム。
【００４６】（付記１０）付記９において、前記第１の
距離を第２の距離に変更する手順の後に、再度、前記タ
イミング検証を行う手順をコンピュータに実行させるこ
とを特徴とする集積回路のレイアウトプログラム。
【００４７】
【発明の効果】以上、本発明によれば、レイアウト工程
を再度行わずに、タイミングエラーが発生した配線の遅
延時間を微調整することができ、レイアウトプロセスの
ターンアラウンドタイムを短くすることができる。
【図面の簡単な説明】
【図１】従来のレイアウト工程のフローチャート図であ
る。
【図２】接続配線とダミーパターンを説明する図であ
る。
【図３】接続配線とダミーパターンを説明する図であ
る。
【図４】接続配線とダミーパターンを説明する図であ
る。
【図５】本実施の形態におけるレイアウトシステムの構
成図である。
【図６】本実施の形態におけるレイアウトプロセスのフ
ローチャート図である。
【図７】プロセスシフトモデルの一例を示すグラフ図で
ある。
【図８】本実施の形態によりダミーパターン禁止領域の
幅が変更された場合の接続配線とダミーパターンを説明
する図である。
【図９】本実施の形態によりダミーパターン禁止領域の
幅が変更された場合の接続配線とダミーパターンを説明
する図である。
【符号の説明】
Ｌ１〜Ｌ５ 接続配線 ＤＭ ダミーパターン ｄ１ 第１の距離 ｄ２ 第２の距離 ＤＩＮ１、２ ダミーパターン禁止領域幅
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/82 Ｃ 21/88 Ｓ Ｚ Ｆターム(参考） 5B046 AA08 BA04 CA04 JA01 5F033 QQ01 QQ08 QQ11 QQ48 UU03 UU07 VV01 XX01 XX27 5F064 EE03 EE09 EE15 EE19 EE42 EE43 EE47 HH09 HH10 HH11

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】集積回路のレイアウト方法において、 チップ上に複数の回路要素とそれを接続する複数の接続
    配線とをレイアウトする工程と、 接続配線から第１の距離離間した領域にダミーパターン
    を発生する工程と、 前記複数の接続配線のうち一部の接続配線に対して、前
    記第１の距離をそれとは異なる第２の距離に変更する工
    程とを有することを特徴とする集積回路のレイアウト方
    法。
  2. 【請求項２】請求項１において、 前記第１の距離を第２の距離に変更する工程では、前記
    一部の接続配線から第２の距離離間した領域にダミーパ
    ターンを再度発生する、または、前記一部の接続配線か
    ら第２の距離までのダミーパターンを削除することを特
    徴とする集積回路のレイアウト方法。
  3. 【請求項３】請求項１において、 更に、ダミーパターンを発生した後に、前記接続配線の
    遅延時間を求めて集積回路のタイミング検証を行う工程
    を有し、 前記一部の接続配線は、前記タイミング検証でエラーが
    発生した接続配線であることを特徴とする集積回路のレ
    イアウト方法。
  4. 【請求項４】請求項３において、 前記第１の距離を第２の距離に変更する工程において、
    配線とダミーパターンまでの距離と製造プロセス後に形
    成される配線幅との関係を示すプロセスシフトモデルを
    参照して、前記第２の距離離間した時の配線幅を導出
    し、当該配線幅と第２の距離に従って、前記一部の接続
    配線の遅延時間を求めて、当該遅延時間がタイミングエ
    ラーを回避できるか否かがチェックされることを特徴と
    する集積回路のレイアウト方法。
  5. 【請求項５】請求項３において、 更に、前記一部の接続配線を、露光工程での近接露光補
    正の対象から外す処理を行う工程を有することを特徴と
    する集積回路のレイアウト方法。
  6. 【請求項６】集積回路のレイアウトプログラムにおい
    て、 チップ上に複数の回路要素とそれを接続する複数の接続
    配線とをレイアウトする手順と、 接続配線から第１の距離離間した領域にダミーパターン
    を発生する手順と、 前記複数の接続配線のうち一部の接続配線に対して、前
    記第１の距離をそれとは異なる第２の距離に変更する手
    順とをコンピュータに実行させる集積回路のレイアウト
    プログラム。
JP2002071512A 2002-03-15 2002-03-15 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム Pending JP2003273221A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002071512A JP2003273221A (ja) 2002-03-15 2002-03-15 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム
US10/361,524 US7039890B2 (en) 2002-03-15 2003-02-11 Integrated circuit layout method and program thereof permitting wire delay adjustment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002071512A JP2003273221A (ja) 2002-03-15 2002-03-15 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム

Publications (1)

Publication Number Publication Date
JP2003273221A true JP2003273221A (ja) 2003-09-26

Family

ID=28035115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002071512A Pending JP2003273221A (ja) 2002-03-15 2002-03-15 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム

Country Status (2)

Country Link
US (1) US7039890B2 (ja)
JP (1) JP2003273221A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028066A1 (ja) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. パターン生成方法
JP2007005536A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
JP2007165487A (ja) * 2005-12-12 2007-06-28 Nec Electronics Corp 半導体装置及びその設計方法
JP2007286915A (ja) * 2006-04-17 2007-11-01 Toshiba Corp 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
JP2007335855A (ja) * 2006-05-18 2007-12-27 Nec Electronics Corp 配線プログラム、配線方法、配線装置、および半導体装置
JP2009003545A (ja) * 2007-06-19 2009-01-08 Fujitsu Ltd 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法
JP2009049107A (ja) * 2007-08-16 2009-03-05 Nec Electronics Corp ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置
JP2009272336A (ja) * 2008-04-30 2009-11-19 Fujitsu Ltd ダミーメタル挿入処理プログラム、方法及び装置
JP2010117963A (ja) * 2008-11-14 2010-05-27 Fujitsu Microelectronics Ltd 設計支援方法
US8056042B2 (en) 2007-06-26 2011-11-08 Renesas Electronics Corporation Automatic delay adjusting method for semiconductor integrated circuit by using dummy wiring
KR102686724B1 (ko) * 2023-10-06 2024-07-19 위더맥스(주) 메탈 레이어 1 밀도 에러 방지 장치 및 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4182199B2 (ja) * 2002-06-28 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体設計装置
US7096442B2 (en) * 2003-07-10 2006-08-22 Lsi Logic Corporation Optimizing IC clock structures by minimizing clock uncertainty
US7007259B2 (en) * 2003-07-31 2006-02-28 Lsi Logic Corporation Method for providing clock-net aware dummy metal using dummy regions
US7313769B1 (en) * 2004-03-01 2007-12-25 Advanced Micro Devices, Inc. Optimizing an integrated circuit layout by taking into consideration layout interactions as well as extra manufacturability margin
US7701034B2 (en) * 2005-01-21 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy patterns in integrated circuit fabrication
JP2007042990A (ja) * 2005-08-05 2007-02-15 Nec Electronics Corp 半導体装置の設計方法、その設計プログラムおよびその設計装置
US7741221B2 (en) * 2005-12-14 2010-06-22 Freescale Semiconductor, Inc. Method of forming a semiconductor device having dummy features
KR100755667B1 (ko) * 2006-02-13 2007-09-05 삼성전자주식회사 패턴 밀도가 조절된 반도체 소자의 패턴 데이터 형성방법
US7392496B1 (en) * 2006-10-03 2008-06-24 Lsi Corporation Device for avoiding timing violations resulting from process defects in a backfilled metal layer of an integrated circuit
JP2008091722A (ja) * 2006-10-03 2008-04-17 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2008270276A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置
JP2011124423A (ja) * 2009-12-11 2011-06-23 Toshiba Corp セルライブラリ、レイアウト方法およびレイアウト装置
WO2012124117A1 (ja) * 2011-03-17 2012-09-20 富士通株式会社 タイミングエラー除去方法、設計支援装置、及びプログラム
US9208277B1 (en) * 2011-08-19 2015-12-08 Cadence Design Systems, Inc. Automated adjustment of wire connections in computer-assisted design of circuits
KR20140133123A (ko) * 2013-05-09 2014-11-19 삼성디스플레이 주식회사 지연 파라미터 추출 장치 및 방법
US9977325B2 (en) * 2015-10-20 2018-05-22 International Business Machines Corporation Modifying design layer of integrated circuit (IC)
JP6798318B2 (ja) * 2017-01-05 2020-12-09 富士通株式会社 設計支援装置、設計支援方法、および設計支援プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3806016B2 (ja) * 2000-11-30 2006-08-09 富士通株式会社 半導体集積回路
JP2002368088A (ja) * 2001-06-05 2002-12-20 Fujitsu Ltd ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム
JP3481222B2 (ja) * 2001-09-07 2003-12-22 松下電器産業株式会社 配線構造及びその設計方法
KR100396900B1 (ko) * 2001-12-11 2003-09-02 삼성전자주식회사 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
US6751785B1 (en) * 2002-03-12 2004-06-15 Ubitech, Inc. System and method for limiting increase in capacitance due to dummy metal fills utilized for improving planar profile uniformity

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006028066A1 (ja) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. パターン生成方法
JP2007005536A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
JP2007165487A (ja) * 2005-12-12 2007-06-28 Nec Electronics Corp 半導体装置及びその設計方法
JP2007286915A (ja) * 2006-04-17 2007-11-01 Toshiba Corp 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
JP2007335855A (ja) * 2006-05-18 2007-12-27 Nec Electronics Corp 配線プログラム、配線方法、配線装置、および半導体装置
JP2009003545A (ja) * 2007-06-19 2009-01-08 Fujitsu Ltd 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法
US8056042B2 (en) 2007-06-26 2011-11-08 Renesas Electronics Corporation Automatic delay adjusting method for semiconductor integrated circuit by using dummy wiring
JP2009049107A (ja) * 2007-08-16 2009-03-05 Nec Electronics Corp ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置
JP2009272336A (ja) * 2008-04-30 2009-11-19 Fujitsu Ltd ダミーメタル挿入処理プログラム、方法及び装置
JP2010117963A (ja) * 2008-11-14 2010-05-27 Fujitsu Microelectronics Ltd 設計支援方法
KR102686724B1 (ko) * 2023-10-06 2024-07-19 위더맥스(주) 메탈 레이어 1 밀도 에러 방지 장치 및 방법

Also Published As

Publication number Publication date
US7039890B2 (en) 2006-05-02
US20030177464A1 (en) 2003-09-18

Similar Documents

Publication Publication Date Title
JP2003273221A (ja) 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム
US8239803B2 (en) Layout method and layout apparatus for semiconductor integrated circuit
US7404173B2 (en) Intermediate layout for resolution enhancement in semiconductor fabrication
US20050229130A1 (en) Method and apparatus for selective, incremental, reconfigurable and reusable semiconductor manufacturing resolution-enhancements
US20060033049A1 (en) Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium
JP4530049B2 (ja) 半導体装置の設計プログラムおよび半導体装置の設計システム
JP2006209702A (ja) 半導体装置設計プログラム
JPH10335472A (ja) レイアウト設計方法およびレイアウト設計装置
CN101311825A (zh) 修正光学邻近效应的方法
US20110294239A1 (en) Sub-resolution assist feature arranging method and computer program product and manufacturing method of semiconductor device
JP2006220771A (ja) 半導体集積回路のレイアウト方法、製造方法及びレイアウトプログラム
US20070022400A1 (en) Method, program, and apparatus for designing layout of semiconductor integrated circuit
US8191017B2 (en) Site selective optical proximity correction
JP5121435B2 (ja) 半導体集積回路の設計装置及び方法
CN115755522A (zh) 一种掩模图形优化方法及掩模板
CN117348333B (zh) 掩膜版、光学临近修正方法、装置及电子设备
JP4133047B2 (ja) 補正マスクパターン検証装置および補正マスクパターン検証方法
JP2009272336A (ja) ダミーメタル挿入処理プログラム、方法及び装置
Hu et al. Pattern sensitive placement for manufacturability
JP5515255B2 (ja) 自動配線装置、自動配線方法および自動配線プログラム
JP2006023873A (ja) 半導体集積回路の設計方法、その設計支援装置及び遅延ライブラリ
US6854094B2 (en) Method and apparatus for laying out power supply wiring
JP2009271607A (ja) 回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置
JP2009302179A (ja) 半導体集積回路のレイアウトシステム及び方法
JP3288336B2 (ja) 半導体集積回路の設計方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080812