CN114722768B - 一种芯片虚拟部件设计方法及其装置 - Google Patents

Abstract

本发明公开了一种芯片虚拟部件设计方法及其装置，所述方法包括以下步骤：获取芯片的设计版图；对设计版图进行验证操作，得到验证结果；根据验证结果，得到设计版图的阻拦层；对设计版图上阻拦层以外的位置添加虚拟部件，得到虚拟部件设计版图；对虚拟部件设计版图进行二次验证操作。通过对设计版图上阻拦层以外的位置添加虚拟部件，能有效地减少虚拟部件的数据量，避免了产生大量的寄生电容，进而降低虚拟部件对芯片验证结果的影响，提高了芯片虚拟部件的设计速度。

Description

一种芯片虚拟部件设计方法及其装置

技术领域

本发明涉及芯片设计技术领域，尤其是一种芯片虚拟部件设计方法及其装置。

背景技术

在芯片顶层版图设计过程中，为了满足设计规则中密度的要求，对于密度过小的区域需要用工艺厂提供的脚本补上相应的层次，此过程称为添加虚拟部件（dummy）。现有的添加虚拟部件设计思路是除了带有虚拟部件阻挡层的特殊模块外，将版图上的其他区域都作为添加虚拟部件的对象。这种设计方法存在数据量大，导致版图的仿真验证速度变慢；产生大量的寄生电容，影响验证结果的真实性；容易引起电子元件密度过高的问题，从而带来多次迭代验证的风险，大大地影响了芯片版图设计的时效性。

发明内容

为解决上述问题，本发明的目的在于提供一种芯片虚拟部件设计方法及其装置，以减少虚拟部件的数据量，降低对验证结果的影响，提高芯片版图设计的时效性。

本发明解决其问题所采用的技术方案是：

本发明的第一方面，一种芯片虚拟部件设计方法，包括以下步骤：获取芯片的设计版图；对所述设计版图进行验证操作，得到验证结果，包括：对所述设计版图进行版图与电路对比检查、天线效应检查和设计规则检查，得到所述设计版图上每个区域的电子元件密度信息；根据所述验证结果，得到所述设计版图的阻拦层，包括：在所述设计版图通过所述验证操作的情况下，根据所述电子元件密度信息，将符合所述设计规则检查的所述设计版图区域设为所述设计版图的阻拦层，以使整个芯片需要添加虚拟部件的区域只占所述芯片总面积的1%-5%；对所述设计版图上所述阻拦层以外的位置添加所述虚拟部件，得到虚拟部件设计版图，以使所述虚拟部件版图的数据量至少缩小90%；对所述虚拟部件设计版图进行二次验证操作。

上述芯片虚拟部件设计方法至少具有以下的有益效果：通过对设计版图上阻拦层以外的位置添加虚拟部件，能有效地减少虚拟部件的数据量，避免了产生大量的寄生电容，进而降低虚拟部件对芯片验证结果的影响，提高了芯片虚拟部件的设计速度；通过对虚拟部件设计版图进行二次验证操作，能快速地对虚拟部件设计版图进行验证和调整阻拦层，简化芯片虚拟部件设计的流程，保证芯片虚拟部件的设计速度；通过将符合设计规则检查的设计版图区域设为设计版图的阻拦层，能扩大阻拦层的范围，进而减少虚拟部件的数据量；通过版图与电路对比检查、天线效应检查和设计规则检查，能保证设计版图在进行添加虚拟部件前满足设计需求，并能获取设计版图上每个区域的电子元件密度信息，提高芯片虚拟部件的设计速度。

进一步，所述对所述虚拟部件设计版图进行二次验证操作，包括：对所述虚拟部件设计版图进行版图与电路对比检查、天线效应检查和设计规则检查；对所述虚拟部件设计版图进行数字部分时序仿真验证，得到二次验证结果。通过对虚拟部件设计版图进行二次验证操作，保证了虚拟部件并不影响设计版图的性能，确保虚拟部件设计版图能满足设计需求。

进一步，所述对所述虚拟部件设计版图进行二次验证操作之后，还包括：在所述虚拟部件设计版图没有通过所述二次验证的情况下，根据所述二次验证结果调整所述设计版图的阻拦层。通过对阻拦层进行调整，能快速、高效地对虚拟部件进行调整，以保证虚拟部件设计的时效性。

本发明的第二方面，一种芯片虚拟部件设计装置，包括：获取单元，用于获取芯片的设计版图；验证单元，用于对所述设计版图进行验证操作，得到验证结果；用于对所述设计版图进行版图与电路对比检查、天线效应检查和设计规则检查，得到所述设计版图上每个区域的电子元件密度信息；添加单元，用于根据所述验证结果，得到所述设计版图的阻拦层；用于在所述设计版图通过所述验证操作的情况下，根据所述电子元件密度信息，将符合所述设计规则检查的所述设计版图区域设为所述设计版图的阻拦层，以使整个芯片需要添加虚拟部件的区域只占所述芯片总面积的1%-5%；对所述设计版图上所述阻拦层以外的位置添加虚拟部件，得到虚拟部件设计版图，以使所述虚拟部件版图的数据量至少缩小90%；二次验证单元，用于对所述虚拟部件设计版图进行二次验证操作。

上述芯片虚拟部件设计装置至少具有以下的有益效果：通过设置验证单元和添加单元，能有效地减少虚拟部件的数据量，避免了产生大量的寄生电容，进而降低虚拟部件对芯片验证结果的影响，提高了芯片虚拟部件的设计速度；通过设置二次验证单元，能快速地对虚拟部件设计版图进行验证和调整阻拦层，简化芯片虚拟部件设计的流程，保证芯片虚拟部件的设计速度；通过将符合设计规则检查的设计版图区域设为设计版图的阻拦层，能扩大阻拦层的范围，进而减少虚拟部件的数据量；通过版图与电路对比检查、天线效应检查和设计规则检查，能保证设计版图在进行添加虚拟部件前满足设计需求，并能获取设计版图上每个区域的电子元件密度信息，提高芯片虚拟部件的设计速度。

进一步，所述二次验证单元还用于对所述虚拟部件设计版图进行数字部分时序仿真验证，得到二次验证结果。通过对虚拟部件设计版图进行二次验证操作，保证了虚拟部件并不影响设计版图的性能，确保虚拟部件设计版图能满足设计需求。

进一步，所述添加单元还包括调整模块；所述调整模块用于在所述虚拟部件设计版图没有通过所述二次验证的情况下，根据所述二次验证结果调整所述设计版图的阻拦层。通过设置调整模块，能快速、高效地对虚拟部件进行调整，以保证虚拟部件设计的时效性。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

下面结合附图和实例对本发明作进一步说明。

图1为本发明实施例一种芯片虚拟部件设计方法的流程图；

图2为本发明另一实施例一种芯片虚拟部件设计方法的流程图；

图3为现有的芯片虚拟部件设计效果图;

图4为本发明实施例一种芯片虚拟部件设计方法的效果图；

图5为图4添加阻拦层后的效果图；

图6为本发明实施例一种芯片虚拟部件设计装置的结构图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

本发明实施例涉及的芯片虚拟部件设计方法及其装置，是基于电子元件密度信息对芯片的设计版图进行虚拟部件设计。可以理解的是，芯片顶层版图包含模拟版图和数字版图两大部分。目前，现有的芯片虚拟部件设计方法是将整个芯片除了带有阻挡层的特殊模块外的所有区域都作为添加虚拟部件的对象。请参见图3，图3示出了现有的芯片虚拟部件设计效果图。可以看出，现有的芯片虚拟部件设计只将设计版图上的部分电子元件所在区域设为阻拦层。阻拦层的范围占设计版图的比率较小，因而需要添加虚拟部件的范围较大。这样大大增加了虚拟部件的数据量，进而产生大量的寄生电容，影响了设计版图的验证效率。

基于以上，本发明实施例提供一种芯片虚拟部件设计方法及其装置，通过电子元件密度信息确定设计版图的阻拦层，进而有效地减少虚拟部件的数据量，避免了产生大量的寄生电容，进而降低虚拟部件对芯片验证结果的影响，提高了芯片虚拟部件的设计速度。

请参见图1，图1示出了本发明实施例提供的一种芯片虚拟部件设计方法的流程。如图1所示，本发明实施例的芯片虚拟部件设计方法包括以下步骤：

步骤S100、获取芯片的设计版图700。

可以理解的是，获取未添加虚拟部件的芯片顶层版图，能确保将所有模块的版图都调入设计版图700中，且保证其模拟模块的后仿真结果满足设计要求，数字部分的时序仿真满足设计要求，保证添加虚拟部件操作的准确性。

步骤S200、对设计版图700进行验证操作，得到验证结果。

可以理解的是，在添加虚拟部件前对设计版图700进行验证操作，能保证设计版图700符合设计需求和生产条件，避免在添加虚拟部件之后出现相关问题，造成返工，增加工作量，延长设计周期。

可以理解的是，对设计版图700进行验证操作，包括版图与电路对比（LayoutVerse Schematics，LVS）、天线效应检查（Antenna，ANT）和设计规则检查（Design RuleCheck，DRC）。其中，版图与电路对比包括电路提取、比较；从几何描述提取电路信息的方式称作电路提取，电路提取软件将集成电路的几何定义文件扩展为一层一层的几何图形和其布局的描述，经过对此描述的扫描可找出所有晶体管和电路的连接。通过提取的电路能与设计者原始设计的电路进行比较，以发现不同之点，并及时发现错误。其次，在芯片制造过程中，在晶片表面会淀积电荷，暴露的导体会收集这些电荷。在电荷过多的情况下，可能击穿栅氧化层，造成器件损坏，此过程称为天线效应。最后，设计规则检查是版图验证中的重要环节，包括设计规则检查、检查连线间距、连线宽度等是否满足工艺要求；它在版图几何图形上执行检查，确保版图数据能够进行生产，并在给定的集成电路工艺技术上得到高成品率。

可以理解的是，设计版图700经过设计规则检查后，只剩下电子元件710密度过小相关的错误，即如图4和图5所示的设计版图700上存在密度过小的特殊区域730，以及其他不影响设计版图700正常运作的错误。

步骤S300、根据验证结果，得到设计版图700的阻拦层720。

可以理解的是，在设计版图700通过验证操作的情况下，根据步骤S200得到的扩散层（diffusion）、多晶硅层（poly）、金属层（metal）、过孔层（via）等各层的密度信息，将符合设计规则检查的设计版图700区域设为设计版图700的阻拦层720。即将密度过小的特殊区域730都显示出来，然后在密度满足设计要求的区域标记为设计版图700的阻拦层720。示例性的，假如该设计版图700上没有违反密度设计规则的区域，可将阻挡层完全覆盖整个芯片顶层。这样能有效地保证阻拦层720的覆盖范围，进而有效减小虚拟部件的数据量。

可以理解的是，根据验证结果，得到设计版图700的阻拦层720，能够有效避免发生加完虚拟部件后密度过大而违反设计规则的情况。示例性的，在开窗区域，金属的密度会在最大密度设计规则值附近，若再在其附近添加虚拟部件，就会出现密度过大的情况，此时需要删除部分虚拟部件、重新进行DRC验证，增加了验证次数，延长了设计周期。在设计版图700加上阻拦层720，就不会出现密度过大的情况。

可以理解的是，在实际设计环境中，如图3所示，现有的芯片虚拟部件设计没有额外设置阻挡层，整个芯片需要添加虚拟部件的区域将占芯片总面积的60%-80%；如图4和图5所示，若将满足密度要求的区域均标记为阻挡层，整个芯片需要添加虚拟部件的区域将占芯片总面积的1%-5%，虚拟部件版图数据量至少缩小90%，加快了后续的LVS、ANT、DRC、数字部分时序仿真等验证，缩短了芯片的设计和研发周期。

示例性的，部分电子元件710自带阻挡层，还有密封圏垫等部件上也自带阻挡层，以保证电子元件710等部件的功能性。

可以理解的是，设置阻挡层显著降低了虚拟部件的寄生电容对数字版图时序的影响。在数字版图区域，扩散层、多晶硅层、低层金属层、低层过孔层的密度一般都能满足设计要求，只有上层金属的部分区域会存在密度不符合设计规则的情况。通过设置阻挡层的方式可以显著减少加在数字版图区域的虚拟部件的数量，从而显著降低寄生电容对数字版图时序的影响。

步骤S400、对设计版图700上阻拦层720以外的位置添加虚拟部件，得到虚拟部件设计版图700。

可以理解的是，通过设置阻拦层720，在实际设计过程中能使用现有的脚本对设计版图700进行添加虚拟部件的操作，无需针对本申请的芯片虚拟部件设计方法对脚本进行重新的设计，进一步节省了设计成本和工作效率。

可以理解的是，在芯片设计后期，常常存在局部改动的情况。若没有采用阻挡层的方法添加虚拟部件，在局部改动的地方附近就可能会加上虚拟部件，改动之后的版图会和虚拟部件之间产生LVS、ANT、DRC等验证错误，从而需要重新添加虚拟部件、重新验证，大大降低了设计效率。采用阻挡层的方式添加的虚拟部件具有适用性强的特点，在满足设计要求的区域不加虚拟部件，若改动点发生在密度满足设计规则的区域，则不需要重新加虚拟部件也能通过LVS、ANT、DRC等验证。

可以理解的是，在芯片顶层版图中需要加虚拟部件的层次为：扩散层（diffusion）、多晶硅层（poly）、金属层（metal）和过孔层（via）。因此，在芯片顶层版图设计过程中，需要依次对以上各个层次进行芯片虚拟部件设计，其过程与上述步骤中添加虚拟部件的方法一致，此处不再赘述。

步骤S500、对虚拟部件设计版图700进行二次验证操作。

可以理解的是，对虚拟部件设计版图700进行二次验证操作，包括：对虚拟部件设计版图700进行版图与电路对比检查、天线效应检查和设计规则检查；对虚拟部件设计版图700进行数字部分时序仿真验证，得到二次验证结果。

可以理解的是，为了保证设计版图700在完成添加虚拟部件操作后仍然满足设计需求，需要对虚拟部件设计版图700进行二次验证操作，即LVS、ANT、DRC和数字部分时序仿真验证，以确保添加的虚拟部件不影响设计版图700的设计性能并满足设计规则。

此外，模拟模块的后仿需要的时间较长，往往是几周或几月，这在设计项目末期是难以满足的，因此模拟模块的版图一般不会再次进行后仿。因此要避免在已经做完后仿的模拟模块上添加虚拟部件，避免后仿结果发生不真实准确的情况。通过添加阻挡层的方式可以有效减少加在模拟模块版图上的虚拟部件数量，从而显著降低对模拟版图后仿结果的影响。

请参见图2，图2示出了本发明另一实施例提供的一种芯片虚拟部件设计方法的流程。如图2所示，步骤S500之后还包括以下步骤：

步骤S510、 在虚拟部件设计版图700没有通过二次验证的情况下，根据二次验证结果调整设计版图700的阻拦层720。

可以理解的是，若发现验证不通过的情况，只需根据验证结果来调整阻挡层即可，所有的模拟版图和数字版图都不需要修改。添加的虚拟部件不会影响LVS和ANT的验证结果，DRC验证结果可能会存在密度相关的错，此时通过调整阻挡层改变添加虚拟部件的区域，可以消除这些错误。若数字部分时序仿真验证不通过，也是由于部分的虚拟部件的寄生效应大引起的，此时同样通过调整阻挡层改变添加虚拟部件的区域，也可以消除这些错误。由步骤S300得到的阻挡层，能保证添加虚拟部件的区域基本在不满足设计规则的区域，满足设计规则的区域不会添加虚拟部件，所以使用本申请提供的芯片虚拟部件设计方法所添加的虚拟部件对DRC和数字部分时序仿真验证的结果影响很小，能简化和加快整个设计、验证流程。

步骤S600、 在虚拟部件设计版图700通过二次验证的情况下，完成设计版图700的虚拟部件添加。

可以理解的是，在添加完虚拟部件后，虚拟部件设计版图700通过二次验证，表示添加的虚拟部件不影响设计版图700的设计性能并满足设计规则，以满足设计规则中密度的要求。

通过对设计版图700上阻拦层720以外的位置添加虚拟部件，能有效地减少虚拟部件的数据量，避免了产生大量的寄生电容，进而降低虚拟部件对芯片验证结果的影响，提高了芯片虚拟部件的设计速度；通过对虚拟部件设计版图700进行二次验证操作，能快速地对虚拟部件设计版图700进行验证和调整阻拦层720，简化芯片虚拟部件设计的流程，保证芯片虚拟部件的设计速度。

请参见图6，图6示出了本发明另一实施例提供的一种芯片虚拟部件设计装置800。如图6所示，本发明实施例的一种芯片虚拟部件设计装置800包括：获取单元810，用于获取芯片的设计版图700；验证单元820，用于对设计版图700进行验证操作，得到验证结果；添加单元830，用于根据验证结果，得到设计版图700的阻拦层720；对设计版图700上阻拦层720以外的位置添加虚拟部件，得到虚拟部件设计版图700；添加单元830还包括调整模块831，用于在虚拟部件设计版图700没有通过二次验证的情况下，根据二次验证结果调整设计版图700的阻拦层720；二次验证单元840，用于对虚拟部件设计版图700进行二次验证操作。

通过设置验证单元820和添加单元830，能有效地减少虚拟部件的数据量，避免了产生大量的寄生电容，进而降低虚拟部件对芯片验证结果的影响，提高了芯片虚拟部件的设计速度；通过设置二次验证单元840，能快速地对虚拟部件设计版图700进行验证和调整阻拦层720，简化芯片虚拟部件设计的流程，保证芯片虚拟部件的设计速度。

需要说明的是，上述芯片虚拟部件设计装置的各个单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参见方法实施例部分，此处不再赘述。

本发明实施例还提供了一种计算设备，包括：存储器以及处理器；存储器，用于存储程序指令；处理器，用于调用所述存储器中存储的程序指令，按照获得的程序执行如上所述的芯片虚拟部件设计方法。

需要说明的是，由于本实施例中的计算设备与上述实施例中的芯片虚拟部件设计方法基于相同的发明构思，因此，方法实施例中的相应内容同样适用于本计算设备实施例，此处不再详述。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (6)

1.一种芯片虚拟部件设计方法，其特征在于，包括以下步骤：

获取芯片的设计版图；

对所述设计版图进行验证操作，得到验证结果，包括：对所述设计版图进行版图与电路对比检查、天线效应检查和设计规则检查，得到所述设计版图上每个区域的电子元件密度信息；

根据所述验证结果，得到所述设计版图的阻拦层，包括：在所述设计版图通过所述验证操作的情况下，根据所述电子元件密度信息，将符合所述设计规则检查的所述设计版图区域设为所述设计版图的阻拦层，以使整个芯片需要添加虚拟部件的区域只占所述芯片总面积的1%-5%；

对所述设计版图上所述阻拦层以外的位置添加所述虚拟部件，得到虚拟部件设计版图，以使所述虚拟部件设计 版图的数据量至少缩小90%；

对所述虚拟部件设计版图进行二次验证操作。

2.根据权利要求1所述的一种芯片虚拟部件设计方法，其特征在于，所述对所述虚拟部件设计版图进行二次验证操作，包括：

对所述虚拟部件设计版图进行版图与电路对比检查、天线效应检查和设计规则检查；

对所述虚拟部件设计版图进行数字部分时序仿真验证，得到二次验证结果。

3.根据权利要求2所述的一种芯片虚拟部件设计方法，其特征在于，所述对所述虚拟部件设计版图进行二次验证操作之后，还包括：

在所述虚拟部件设计版图没有通过所述二次验证的情况下，根据所述二次验证结果调整所述设计版图的阻拦层。

4.一种芯片虚拟部件设计装置，其特征在于，包括：

获取单元，用于获取芯片的设计版图；

验证单元，用于对所述设计版图进行验证操作，得到验证结果；用于对所述设计版图进行版图与电路对比检查、天线效应检查和设计规则检查，得到所述设计版图上每个区域的电子元件密度信息；

添加单元，用于根据所述验证结果，得到所述设计版图的阻拦层；用于在所述设计版图通过所述验证操作的情况下，根据所述电子元件密度信息，将符合所述设计规则检查的所述设计版图区域设为所述设计版图的阻拦层，以使整个芯片需要添加虚拟部件的区域只占所述芯片总面积的1%-5%；对所述设计版图上所述阻拦层以外的位置添加所述虚拟部件，得到虚拟部件设计版图，以使所述虚拟部件设计 版图的数据量至少缩小90%；

二次验证单元，用于对所述虚拟部件设计版图进行二次验证操作。

5.根据权利要求4所述的一种芯片虚拟部件设计装置，其特征在于，所述二次验证单元还用于对所述虚拟部件设计版图进行数字部分时序仿真验证，得到二次验证结果。

6.根据权利要求5所述的一种芯片虚拟部件设计装置，其特征在于，所述添加单元还包括调整模块；所述调整模块用于在所述虚拟部件设计版图没有通过所述二次验证的情况下，根据所述二次验证结果调整所述设计版图的阻拦层。

Images