JP2010117963A - 設計支援方法 - Google Patents
設計支援方法 Download PDFInfo
- Publication number
- JP2010117963A JP2010117963A JP2008291759A JP2008291759A JP2010117963A JP 2010117963 A JP2010117963 A JP 2010117963A JP 2008291759 A JP2008291759 A JP 2008291759A JP 2008291759 A JP2008291759 A JP 2008291759A JP 2010117963 A JP2010117963 A JP 2010117963A
- Authority
- JP
- Japan
- Prior art keywords
- neighboring
- wiring
- shape
- target
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】設計支援装置800は、レイアウトデータに含まれる配線の中から、対象配線と隣接配線の組み合わせを配線検出部801により検出し、対象配線上の対象ビアと、隣接配線上の近傍ビアとの組み合わせをビア検出部802により検出する。つぎに、検出した対象ビアと近傍ビアとのビア間距離を算出部803により算出し、置換部804により対象ビアと近傍ビアの少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する。そして、置換した近傍ビアの位置が算出したビア間距離となる位置を探索部805により探索し、変換部806により、探索した位置に近傍ビアの位置を変換し、レイアウトデータを保持するデータベースに保存する。そして、保存されたデータを出力部807により出力する。
【選択図】図8
Description
本実施の形態では、レイアウトデータに含まれている電源配線および配線上に存在するビアの形状を製造後のビアパターンに変換することにより、2つのビアが近接するように自動配置することができる。さらに、ビアの形状変換後のビア間距離を設計基準の基準値以上、ビアの形状を変換前のビア同士のビア間距離以下とすることができる。図1−1および図1−2に、レイアウトデータに含まれている配線の例を示す。
図3は、レイアウトデータの物理情報の一例を示す説明図である。たとえば、物理情報の信号配線情報300は、信号名、配線層名/ビア名、始点座標(X,Y)と終点座標(X,Y)が記述されている。ここで、信号名OUT2においてMETAL1とMETAL2の交差している情報を例に挙げると、METAL1が始点座標(a,b)から終点座標(c,b)まで配線されている。そして、METAL2が始点座標(c,g)から終点座標(c,b)まで配線されている。VIA12が、座標(c,b)の位置で2つの配線を接続している。なお、物理情報の信号配線情報300は、記憶装置に記憶されている。
図4は、設計基準のテーブルを示す説明図である。テーブル400は、基準名および基準値を属性とするレコードを設計基準ごとに保持している。レコード401は、ビア間距離が基準値N[μm]である設計基準(以下、設計基準401)である。レコード402は、配線間距離が基準値M[μm]である設計基準(以下、設計基準402)である。レコード403は、冗長ビア間距離が基準値V[μm]である設計基準(以下、設計基準403)である。なお、テーブル400は、記憶装置に記憶されている。
図7は、実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。図7において、設計支援装置は、CPU(Central Processing Unit)701と、ROM(Read‐Only Memory)702と、RAM(Random Access Memory)703と、磁気ディスクドライブ704と、磁気ディスク705と、光ディスクドライブ706と、光ディスク707と、ディスプレイ708と、I/F(Interface)709と、キーボード710と、マウス711と、スキャナ712と、プリンタ713と、を備えている。また、各構成部はバス700によってそれぞれ接続されている。
図8は、設計支援装置の機能的構成を示すブロック図である。設計支援装置800は、配線検出部801と、ビア検出部802と、算出部803と、置換部804と、探索部805と、変換部806と、出力部807と、を含む構成である。
つぎに、本実施の形態にかかる設計支援装置800の設計支援処理手順について説明する。図13は、本実施の形態にかかる設計支援装置の設計支援処理手順を示すフローチャートである。図13において、まず、レイアウトデータを記憶するデータベースにアクセスし、ビア検出処理(ステップS1301)をおこなう。つぎに、ビア置換・再配置処理(ステップS1302)をおこなう。これにより、一連の処理を終了する。
前記レイアウトデータに含まれている配線の中から選ばれた対象配線と、前記対象配線に並列かつ同一層である隣接配線との配線組み合わせを検出する配線検出工程と、
前記対象配線上に配置されている矩形形状のビアの中から選ばれた対象ビアと、当該対象ビアと同一層であり前記隣接配線上に配置されている近傍ビアとのビア組み合わせを検出するビア検出工程と、
前記ビア検出工程によって検出されたビア組み合わせを構成する前記対象ビアと前記近傍ビアとのビア間距離を算出する算出工程と、
前記対象ビアと前記近傍ビアのうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行する置換工程と、
前記置換処理を実行後の対象ビアから前記算出工程によって算出されたビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索する探索工程と、
前記置換処理を実行後の近傍ビアの位置を、前記探索工程によって探索された位置に変換し、前記データベースに記憶する変換工程と、
前記変換工程によって変換されたレイアウトデータを出力する出力工程と、
を実行することを特徴とする設計支援方法。
前記対象ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
前記探索工程は、
前記置換処理を実行後の対象ビアから前記ビア間距離以下となる前記近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
前記近傍ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
前記探索工程は、
前記対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
前記対象ビアの形状と前記近傍ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
前記探索工程は、
前記置換処理実行の実行後の対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
前記置換処理を実行後の対象ビアから設計基準以上、前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
前記隣接配線と、前記隣接配線と前記近傍ビアを介して接続される接続先配線との組み合わせを検出し、
前記変換工程は、
前記探索工程により探索された位置に基づいて前記接続先配線の位置を変換することを特徴とする付記1〜5のいずれか一つに記載の設計支援方法。
前記近傍ビアと、前記当該近傍ビアから前記隣接配線上の所定距離内に配置されている前記近傍ビアと同一層の隣接ビアとの組み合わせを検出し、
前記置換工程は、
前記近傍ビアの形状を、前記隣接ビアに対向する辺以外の形状が当該ビアの露光パターンである形状に置換する置換処理を実行し、
前記探索工程は、
前記対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
前記レイアウトデータに含まれている配線の中から選ばれた対象配線と、前記対象配線に並列かつ同一層である隣接配線との配線組み合わせを検出する配線検出手段、
前記対象配線上に配置されている矩形形状のビアの中から選ばれた対象ビアと、当該対象ビアと同一層であり前記隣接配線上に配置されている近傍ビアとのビア組み合わせを検出するビア検出手段、
前記ビア検出手段によって検出されたビア組み合わせを構成する前記対象ビアと前記近傍ビアとのビア間距離を算出する算出手段、
前記対象ビアと前記近傍ビアのうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行する置換手段、
前記置換処理を実行後の対象ビアから前記算出手段によって算出されたビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索する探索手段、
前記置換処理を実行後の近傍ビアの位置を、前記探索手段によって探索された位置に変換し、前記データベースに記憶する変換手段、
前記変換手段によって変換されたレイアウトデータを出力する出力手段、として機能させることを特徴とする設計支援プログラム。
前記対象配線上に配置されている矩形形状のビアの中から選ばれた対象ビアと、当該対象ビアと同一層であり前記隣接配線上に配置されている近傍ビアとのビア組み合わせを検出するビア検出手段と、
前記ビア検出手段によって検出されたビア組み合わせを構成する前記対象ビアと前記近傍ビアとのビア間距離を算出する算出手段と、
前記対象ビアと前記近傍ビアのうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行する置換手段と、
前記置換処理を実行後の対象ビアから前記算出手段によって算出されたビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索する探索手段と、
前記置換処理を実行後の近傍ビアの位置を、前記探索手段によって探索された位置に変換し、前記データベースに記憶する変換手段、
前記変換手段によって変換されたレイアウトデータを出力する出力手段と、
を備えることを特徴とする設計支援装置。
102 隣接配線
103,203 対象ビア
104,201 近傍ビア
105 接続先配線
401 設計基準
501 露光パターンの形状
601,602 ビアの形状
801 配線検出部
802 ビア検出部
803 算出部
804 置換部
805 探索部
806 変換部
807 出力部
Claims (7)
- レイアウトデータを記憶するデータベースにアクセス可能なコンピュータが、
前記レイアウトデータに含まれている配線の中から選ばれた対象配線と、前記対象配線に並列かつ同一層である隣接配線との配線組み合わせを検出する配線検出工程と、
前記対象配線上に配置されている矩形形状のビアの中から選ばれた対象ビアと、当該対象ビアと同一層であり前記隣接配線上に配置されている近傍ビアとのビア組み合わせを検出するビア検出工程と、
前記ビア検出工程によって検出されたビア組み合わせを構成する前記対象ビアと前記近傍ビアとのビア間距離を算出する算出工程と、
前記対象ビアと前記近傍ビアのうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行する置換工程と、
前記置換処理を実行後の対象ビアから前記算出工程によって算出されたビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索する探索工程と、
前記置換処理を実行後の近傍ビアの位置を、前記探索工程によって探索された位置に変換し、前記データベースに記憶する変換工程と、
前記変換工程によって変換されたレイアウトデータを出力する出力工程と、
を実行することを特徴とする設計支援方法。 - 前記置換工程は、
前記対象ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
前記探索工程は、
前記置換処理を実行後の対象ビアから前記ビア間距離以下となる前記近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。 - 前記置換工程は、
前記近傍ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
前記探索工程は、
前記対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。 - 前記置換工程は、
前記対象ビアの形状と前記近傍ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
前記探索工程は、
前記置換処理実行の実行後の対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。 - 前記探索工程は、
前記置換処理を実行後の対象ビアから設計基準以上、前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。 - 前記配線検出工程は、
前記隣接配線と、前記隣接配線と前記近傍ビアを介して接続される接続先配線との組み合わせを検出し、
前記変換工程は、
前記探索工程により探索された位置に基づいて前記接続先配線の位置を変換することを特徴とする請求項1〜5のいずれか一つに記載の設計支援方法。 - 前記ビア検出工程は、
前記近傍ビアと、前記当該近傍ビアから前記隣接配線上の所定距離内に配置されている前記近傍ビアと同一層の隣接ビアとの組み合わせを検出し、
前記置換工程は、
前記近傍ビアの形状を、前記隣接ビアに対向する辺以外の形状が当該ビアの露光パターンである形状に置換する置換処理を実行し、
前記探索工程は、
前記対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291759A JP5136371B2 (ja) | 2008-11-14 | 2008-11-14 | 設計支援方法 |
US12/588,919 US20100125821A1 (en) | 2008-11-14 | 2009-11-02 | Design support method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291759A JP5136371B2 (ja) | 2008-11-14 | 2008-11-14 | 設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010117963A true JP2010117963A (ja) | 2010-05-27 |
JP5136371B2 JP5136371B2 (ja) | 2013-02-06 |
Family
ID=42172962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291759A Expired - Fee Related JP5136371B2 (ja) | 2008-11-14 | 2008-11-14 | 設計支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100125821A1 (ja) |
JP (1) | JP5136371B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015149358A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社メガチップス | 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140282295A1 (en) * | 2013-03-14 | 2014-09-18 | United Microelectronics Corp. | Method for Forming Photo-masks and OPC Method |
US10964639B2 (en) | 2017-10-20 | 2021-03-30 | Samsung Electronics Co., Ltd. | Integrated circuits including via array and methods of manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120373A (ja) * | 1991-10-30 | 1993-05-18 | Mitsubishi Electric Corp | 設計検証装置 |
JP2003273221A (ja) * | 2002-03-15 | 2003-09-26 | Fujitsu Ltd | 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム |
JP2006165091A (ja) * | 2004-12-03 | 2006-06-22 | Nec Electronics Corp | 半導体集積装置、その設計方法、設計装置、およびプログラム |
JP2007115959A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 冗長ビア構造を有する半導体装置 |
JP2008157746A (ja) * | 2006-12-22 | 2008-07-10 | Digital Electronics Corp | 熱解析方法、熱解析プログラムおよびその熱解析プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3077757B2 (ja) * | 1999-02-02 | 2000-08-14 | 日本電気株式会社 | レイアウトコンパクション方法及びレイアウトコンパクション装置 |
US6915500B1 (en) * | 2001-06-03 | 2005-07-05 | Cadence Design Systems, Inc. | Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated Euclidean wiring |
US6760901B2 (en) * | 2002-04-11 | 2004-07-06 | International Business Machines Corporation | Trough adjusted optical proximity correction for vias |
US6864171B1 (en) * | 2003-10-09 | 2005-03-08 | Infineon Technologies Ag | Via density rules |
US7707528B1 (en) * | 2007-02-24 | 2010-04-27 | Cadence Design Systems, Inc. | System and method for performing verification based upon both rules and models |
US7939222B2 (en) * | 2007-03-16 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for improving printing accuracy of a contact layout |
-
2008
- 2008-11-14 JP JP2008291759A patent/JP5136371B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-02 US US12/588,919 patent/US20100125821A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120373A (ja) * | 1991-10-30 | 1993-05-18 | Mitsubishi Electric Corp | 設計検証装置 |
JP2003273221A (ja) * | 2002-03-15 | 2003-09-26 | Fujitsu Ltd | 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム |
JP2006165091A (ja) * | 2004-12-03 | 2006-06-22 | Nec Electronics Corp | 半導体集積装置、その設計方法、設計装置、およびプログラム |
JP2007115959A (ja) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | 冗長ビア構造を有する半導体装置 |
JP2008157746A (ja) * | 2006-12-22 | 2008-07-10 | Digital Electronics Corp | 熱解析方法、熱解析プログラムおよびその熱解析プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015149358A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社メガチップス | 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル |
Also Published As
Publication number | Publication date |
---|---|
JP5136371B2 (ja) | 2013-02-06 |
US20100125821A1 (en) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7921390B2 (en) | Method and system for creating, viewing, editing, and sharing output from a design checking system | |
US10395001B2 (en) | Multiple patterning layout decomposition considering complex coloring rules | |
JP2010079737A (ja) | タイミング解析支援装置 | |
US20100169851A1 (en) | Support method and design support apparatus | |
JP2018073228A (ja) | ケーブル配線プログラム、情報処理装置、およびケーブル配線方法 | |
JP5136371B2 (ja) | 設計支援方法 | |
US7367005B2 (en) | Method and apparatus for designing a layout, and computer product | |
JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP5299198B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP5239766B2 (ja) | レイアウト設計方法 | |
JP2008009787A (ja) | 階層設計レイアウト装置、および階層設計レイアウト方法、階層設計レイアウトプログラム、および該プログラムを記録した記録媒体 | |
JP2009134439A (ja) | ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法 | |
JP2006085635A (ja) | タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体 | |
JP5434355B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP4946655B2 (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法 | |
JP2008204349A (ja) | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置 | |
JP2006344165A (ja) | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 | |
US20100318949A1 (en) | Computer product, design support apparatus, and design support method | |
JP4783712B2 (ja) | レイアウト設計方法、レイアウト設計プログラムおよびレイアウト設計装置 | |
JP4509703B2 (ja) | 配線容量算出装置、配線容量算出方法および配線容量算出プログラム | |
CN116956810A (zh) | 布线方法及装置、计算装置和存储介质 | |
JP5473197B2 (ja) | 半導体レイアウト装置、方法、およびプログラム | |
CN116167322A (zh) | 电路仿真方法及装置、服务器和存储介质 | |
US7302665B2 (en) | Method and apparatus for designing a layout, and computer product |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |