JP2010117963A - 設計支援方法 - Google Patents

設計支援方法 Download PDF

Info

Publication number
JP2010117963A
JP2010117963A JP2008291759A JP2008291759A JP2010117963A JP 2010117963 A JP2010117963 A JP 2010117963A JP 2008291759 A JP2008291759 A JP 2008291759A JP 2008291759 A JP2008291759 A JP 2008291759A JP 2010117963 A JP2010117963 A JP 2010117963A
Authority
JP
Japan
Prior art keywords
neighboring
wiring
shape
target
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008291759A
Other languages
English (en)
Other versions
JP5136371B2 (ja
Inventor
Shogo Tajima
正吾 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008291759A priority Critical patent/JP5136371B2/ja
Priority to US12/588,919 priority patent/US20100125821A1/en
Publication of JP2010117963A publication Critical patent/JP2010117963A/ja
Application granted granted Critical
Publication of JP5136371B2 publication Critical patent/JP5136371B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】半導体集積回路の集積度の向上を図ること。
【解決手段】設計支援装置800は、レイアウトデータに含まれる配線の中から、対象配線と隣接配線の組み合わせを配線検出部801により検出し、対象配線上の対象ビアと、隣接配線上の近傍ビアとの組み合わせをビア検出部802により検出する。つぎに、検出した対象ビアと近傍ビアとのビア間距離を算出部803により算出し、置換部804により対象ビアと近傍ビアの少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する。そして、置換した近傍ビアの位置が算出したビア間距離となる位置を探索部805により探索し、変換部806により、探索した位置に近傍ビアの位置を変換し、レイアウトデータを保持するデータベースに保存する。そして、保存されたデータを出力部807により出力する。
【選択図】図8

Description

この発明は、半導体集積回路の電源配線および配線を実行するための設計支援方法に関する。
従来より、半導体集積回路のレイアウト設計において、電源配線や配線をおこなう際に、集積度を向上させるため配置配線方法が知られている。たとえば、半導体集積回路を構成する部品間の距離を短くするレイアウトコンパクションとよばれる処理が開示されている(たとえば、下記特許文献1を参照。)。
また、レイアウトデータを構成する部品形状と製造後の当該部品形状とに生じるずれを防ぐ方法が知られている。たとえば、製造後の実際の形状を基にして設計基準を定めてレイアウト検証をおこなう処理が開示されている(たとえば、下記特許文献2を参照。)。
特開2000−222453号公報 特開平5−120373号公報
しかしながら、レイアウトコンパクションでは、部品間の距離のみに着目しているため、部品の形状によって半導体集積回路の面積が変化するという問題点がある。また、製造後の形状を基にして設計基準を定めてレイアウト検証をおこなう処理では、設計基準が増加することにより自動配置配線ツールの処理が増加する。そのため、処理時間がかかるという問題点がある。また、人手によるレイアウト設計の場合、設計基準が増加することにより設計時間が増加する。また、設計基準違反が増加する可能性があり、検証時間が増加するという問題点がある。
この発明は、上述した従来技術による問題点を解消するため、製造工程で生じる現象を想定した設計により、半導体集積回路の集積度を向上することができる設計支援方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この設計支援方法は、レイアウトデータに含まれている配線の中から選ばれた対象配線と、対象配線に並列かつ同一層である隣接配線との配線組み合わせを検出し、対象配線上に配置されている矩形形状のビアの中から選ばれた対象ビアと、当該対象ビアと同一層であり隣接配線上に配置されている近傍ビアとのビア組み合わせを検出するビア検出手段、ビア検出手段によって検出されたビア組み合わせを構成する対象ビアと近傍ビアとのビア間距離を算出する算出手段、対象ビアと近傍ビアのうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、置換処理実行後の対象ビアから算出されたビア間距離以下となる置換処理実行後の近傍ビアの隣接配線と接続できる位置を探索し、置換処理実行後の近傍ビアの位置を、探索された位置に変換し、データベースに記憶し、変換されたレイアウトデータを出力する機能を備えることを要件とする。
この設計支援方法によれば、ビアの形状が露光パターンの形状に変換されることにより、変換前のビア間距離を維持したまま、ビア同士が近接する方向に自動再配置することができる。
この設計支援方法によれば、製造工程で生じる現象を想定した設計により、半導体集積回路の集積度の向上を図ることができるという効果を奏する。
以下に添付図面を参照して、この設計支援方法の好適な実施の形態を詳細に説明する。
(本実施の形態の概要)
本実施の形態では、レイアウトデータに含まれている電源配線および配線上に存在するビアの形状を製造後のビアパターンに変換することにより、2つのビアが近接するように自動配置することができる。さらに、ビアの形状変換後のビア間距離を設計基準の基準値以上、ビアの形状を変換前のビア同士のビア間距離以下とすることができる。図1−1および図1−2に、レイアウトデータに含まれている配線の例を示す。
図1−1は、ビア間距離が設計基準の基準値であるレイアウトデータの一例を示す説明図である。図1−1のレイアウトデータには、対象配線101と、対象配線101と並列かつ同一層である隣接配線102と、対象配線101上の対象ビア103と、隣接配線102上の近傍ビア104と、近傍ビア104を介して隣接配線102と接続されている接続先配線105が形成されている。対象ビア103および近傍ビア104の形状は、矩形形状である。
また、対象配線101と隣接配線102との距離である配線間距離は基準値Mである。基準値Mは後述する設計基準のテーブルに含まれている配線間距離の基準値である。ビア間距離は、対象ビア103の点P1から近傍ビア104の点P2までの距離である。図1−1においてビア間距離は基準値Nである。基準値Nは後述する設計基準のテーブルに含まれているビア間距離の基準値である。つぎに、図1−2において、ビア間距離が基準値N以上である場合の例を示す。
図1−2は、ビア間距離が基準値N以上であるレイアウトデータの一例を示す説明図である。図1−2において対象ビア103から近傍ビア104までのビア間距離は、基準値Nと比べて長い値であるL[μm]である。ビア間距離は、対象ビア103の点P1から近傍ビア104の点P3までの距離である。本実施の形態では、ビアの形状を矩形形状から露光パターンの形状に変換する。露光パターンの形状とは、製造時においてビアを露光することにより得られる露光後のビアのパターン形状である。そして、対象ビア103と近傍ビア104が近接する方向に自動再配置される。
また、本実施の形態では、図1−2のレイアウトパターンを一例に説明する。まず、図2−1〜図2−3にビアの形状が変換されて再配置された図を示す。
図2−1は、形状の変換後に再配置された近傍ビアのレイアウトデータを示す説明図である。近傍ビア201は、近傍ビア104の形状を変換したビアである。図2−1では、対象ビア103の点P1から近傍ビア201の点P4までの距離が基準値Nとなるように再配置されている。近傍ビア104の配置されていた位置(点線の四角形の位置)に比べて再配置された近傍ビア201の位置は対象ビア103の位置に近接している。つぎに、図2−2に対象ビア103の形状が変換され再配置された図を示す。
図2−2は、形状の変換後に再配置された対象ビアのレイアウトデータを示す説明図である。対象ビア203は、対象ビア103の形状が変換されたビアである。図2−2では、対象ビア203の点P5から近傍ビア104の点P6までの距離が基準値Nとなるように近傍ビア104が再配置される。再配置前の近傍ビア104の位置(点線の四角形の位置)に比べて再配置された近傍ビア104の位置は対象ビア103の位置に近接している。
図2−3は、形状の変換後に再配置された対象ビアおよび近傍ビアのレイアウトデータを示す説明図である。対象ビア203は、対象ビア103の形状が変換されたビアである。そして、近傍ビア201は、近傍ビア104の形状が変換されたビアである。図2−3では、対象ビア203の点P5から近傍ビア201の点P7までの距離が基準値Nとなるように近傍ビア201が再配置される。再配置前の近傍ビア104の位置(点線の四角形の位置)に比べて、再配置された近傍ビア201の位置は、対象ビア203の位置に近接している。
(物理情報)
図3は、レイアウトデータの物理情報の一例を示す説明図である。たとえば、物理情報の信号配線情報300は、信号名、配線層名/ビア名、始点座標(X,Y)と終点座標(X,Y)が記述されている。ここで、信号名OUT2においてMETAL1とMETAL2の交差している情報を例に挙げると、METAL1が始点座標(a,b)から終点座標(c,b)まで配線されている。そして、METAL2が始点座標(c,g)から終点座標(c,b)まで配線されている。VIA12が、座標(c,b)の位置で2つの配線を接続している。なお、物理情報の信号配線情報300は、記憶装置に記憶されている。
(設計基準)
図4は、設計基準のテーブルを示す説明図である。テーブル400は、基準名および基準値を属性とするレコードを設計基準ごとに保持している。レコード401は、ビア間距離が基準値N[μm]である設計基準(以下、設計基準401)である。レコード402は、配線間距離が基準値M[μm]である設計基準(以下、設計基準402)である。レコード403は、冗長ビア間距離が基準値V[μm]である設計基準(以下、設計基準403)である。なお、テーブル400は、記憶装置に記憶されている。
たとえば、設計基準に基づいて配置をおこなうときには、テーブル400が参照される。また、近年では、設計基準401の基準値Nは設計基準402の基準値Mより長い。図5−1と図5−2を用いて基準値Nが基準値Mより長い例を説明する。
図5−1は、基準値Mの間隔でビアが配置された例を示す説明図である。図5−1において、対象ビア103と近傍ビア104のビア間距離は、基準値Mである。このように、ビア同士が基準値Mの間隔で対向された場合、集積度は向上する。そのため、レイアウト設計では、できる限りビア同士が近接するように配置される。つぎに、ビア同士が対向されたレイアウトデータを用いて製造された場合の例を図5−2に示す。
図5−2は、矩形形状のビアの露光パターンの形状を示す説明図である。露光パターンの形状とは、製造時においてビアを露光することにより得られる露光後のビアのパターン形状である。たとえば、ビアの形状が矩形である場合、図5−2では、露光後のビアのパターン形状(露光パターンの形状501)は、露光前の矩形形状をはみ出した円形形状となる。そのため、ビア間距離Dは、基準値Mに比べて短い。したがって、ビア間距離Dは、設計基準違反である。このため、基準値Nは、基準値Mより長い値に設定されている。
したがって、基準値Mにより配線を配置した場合、ビア同士は対向して配置されない。しかし、露光パターンの形状501は円形形状であるため、矩形形状より小さい箇所が存在する。そのため、矩形形状のビアが露光パターンの形状501の形状に変換されることにより、ビア同士が近接される。つぎに、図6−1および図6−2により、露光パターンの形状501を基に用意されたビアの形状を示す。
図6−1は、ビアの形状を示す説明図である。図6−1には、露光パターンの形状を基に用意されたビアの形状が示されている。本実施の形態では、矩形形状であるビアの形状をビアの形状601に変換する。たとえば、各ビアの層ごとにビアの形状601が用意される。そして、物理情報の信号配線情報300の中から、置換されるビア名がビアの形状601の名前に変更されることにより、ビアの形状が変換される。
図6−2は、隣接ビアが存在する場合のビアの形状を示す説明図である。たとえば、後述する隣接ビアが近傍ビア104に存在する場合、近傍ビア104は、一辺以外の形状が当該ビアの露光パターンである形状に変換される。本実施の形態では、ビアの形状602を変換後のビアの形状の一例として説明する。
(設計支援装置のハードウェア構成)
図7は、実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。図7において、設計支援装置は、CPU(Central Processing Unit)701と、ROM(Read‐Only Memory)702と、RAM(Random Access Memory)703と、磁気ディスクドライブ704と、磁気ディスク705と、光ディスクドライブ706と、光ディスク707と、ディスプレイ708と、I/F(Interface)709と、キーボード710と、マウス711と、スキャナ712と、プリンタ713と、を備えている。また、各構成部はバス700によってそれぞれ接続されている。
ここで、CPU701は、設計支援装置の全体の制御を司る。ROM702は、ブートプログラムなどのプログラムを記憶している。RAM703は、CPU701のワークエリアとして使用される。磁気ディスクドライブ704は、CPU701の制御にしたがって磁気ディスク705に対するデータのリード/ライトを制御する。磁気ディスク705は、磁気ディスクドライブ704の制御で書き込まれたデータを記憶する。
光ディスクドライブ706は、CPU701の制御にしたがって光ディスク707に対するデータのリード/ライトを制御する。光ディスク707は、光ディスクドライブ706の制御で書き込まれたデータを記憶したり、光ディスク707に記憶されたデータをコンピュータに読み取らせたりする。
ディスプレイ708は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ708は、たとえば、CRT、TFT液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
インターフェース(以下、「I/F」と略する。)709は、通信回線を通じてLAN(Local Area Network)、WAN(Wide Area Network)、インターネットなどのネットワーク714に接続され、このネットワーク714を介して他の装置に接続される。そして、I/F709は、ネットワーク714と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F709には、たとえばモデムやLANアダプタなどを採用することができる。
キーボード710は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス711は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
スキャナ712は、画像を光学的に読み取り、設計支援装置内に画像データを取り込む。なお、スキャナ712は、OCR(Optical Character Reader)機能を持たせてもよい。また、プリンタ713は、画像データや文書データを印刷する。プリンタ713には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
(設計支援装置の機能的構成)
図8は、設計支援装置の機能的構成を示すブロック図である。設計支援装置800は、配線検出部801と、ビア検出部802と、算出部803と、置換部804と、探索部805と、変換部806と、出力部807と、を含む構成である。
なお、設計支援装置800は、配線検出部801と、ビア検出部802と、算出部803と、置換部804と、探索部805と、変換部806と、出力部807は、具体的には、たとえば、図7に示したROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶されたプログラムをCPU701に実行させることにより、または、I/F709により、その機能を実現する。
配線検出部801は、レイアウトデータの中から対象配線101を決定し、対象配線101と、対象配線101と並列かつ同一層である隣接配線102との組み合わせを検出する。具体的には、CPU701が、記憶装置にアクセスして、物理情報の信号配線情報300の中から配線を順次選択し、選択された配線を対象配線101とする。たとえば、選択された配線に、対象配線101であることを示す識別情報を付加して記憶装置に記憶する。
つぎに、対象配線101の配線層名と座標から並列であり隣接している配線を抽出し、隣接配線102とする。たとえば、抽出された配線に、隣接配線102であることを示す識別情報を付加して記憶装置に記憶する。そして、対象配線101と隣接配線102とを配線組み合わせとする。
たとえば、CPU701が、対象配線101であることを示す識別情報および隣接配線102であることを示す識別情報が付加された配線のペアに、対象/隣接配線組み合わせを示す識別情報を付加して記憶装置に記憶する。
また、配線検出部801は、後述するビア検出部802によって近傍ビア104を検出した後、隣接配線102と近傍ビア104を介して接続されている接続先配線105を検出する。そして、隣接配線102と、接続先配線105との組み合わせを検出する。
具体的には、たとえば、CPU701が、記憶装置にアクセスして、識別情報を基にして近傍ビア104の情報を読み出す。つぎに、記憶装置にアクセスして、物理情報の信号配線情報300の中から近傍ビア104の座標を検索する。そして、検索した近傍ビア104の座標上にあり隣接配線102でない配線を接続先配線105として検出する。たとえば、接続先配線105であることを示す識別情報を付加して記憶装置に記憶する。
そして、隣接配線102と接続先配線105とを配線組み合わせとする。たとえば、隣接配線102であることを示す識別情報および接続先配線105であることを示す識別情報が付加された配線のペアに、隣接/接続先配線組み合わせを示す識別情報を付加して記憶装置に記憶される。
つぎに、ビア検出部802は、配線検出部801によって検出された配線組み合わせの対象配線101上に存在するビアの中から対象ビア103を決定し、対象ビア103と、対象ビア103と同一層であり隣接配線上に存在する近傍ビア104との組み合わせを検出する。
具体的には、たとえば、CPU701が、記憶装置にアクセスして、識別情報を基にして対象配線101の情報を読み出す。つぎに、記憶装置にアクセスして、物理情報の信号配線情報300の中から対象配線101の座標を検索する。そして、対象配線101の座標上と重なるビアを検出する。そして、検出したビアを対象ビア103とする。たとえば、検出されたビアに、対象ビア103であることを示す識別情報を付加して記憶装置に記憶する。
つぎに、記憶装置にアクセスして、物理情報の信号配線情報300の中から隣接配線102の座標を検索し、隣接配線102と重なるビアを検出する。そして、検出したビアを近傍ビア104とする。たとえば、検出されたビアに、近傍ビア104であることを示す識別情報を付加して記憶装置に記憶する。つぎに、対象ビア103と近傍ビア104をビア組み合わせとする。
たとえば、CPU701が、対象ビア103であることを示す識別情報および近傍ビア104であることを示す識別情報が付加されたビアのペアに、対象/近傍ビア組み合わせを示す識別情報を付加して、記憶装置に記憶する。
また、ビア検出部802は、近傍ビア104と、隣接配線102上にある近傍ビア104から所定距離以内に存在する隣接ビアとをビアの組み合わせとして検出する。
隣接ビアが存在する場合は、後述する置換部804により近傍ビア104の形状をビアの形状602に置換する。たとえば、近傍ビア104と同電位である隣接ビアが、近傍ビア104とのビア間距離が基準値Vである位置に配置されているとする。この場合、後述する置換部804により近傍ビア104の形状がビアの形状601に置換されると、近傍ビア104と隣接ビアとのビア間距離が設計基準違反となる可能性がある。そのため、ビア検出部802により隣接ビアが検出される。
具体的には、たとえば、CPU701が、記憶装置にアクセスして、識別情報を基にして近傍ビア104の情報と隣接配線102の情報を読み出す。そして、記憶装置にアクセスして、物理情報の信号配線情報300の中から隣接配線102の座標と近傍ビア104の座標を探索する。つぎに、探索した隣接配線102上であり近傍ビア104から所定距離Q[μm]以内であるビアを検出する。そして、検出したビアを隣接ビアとする。たとえば、検出されたビアに、隣接ビアであることを示す識別情報を付加して記憶装置に記憶する。
つぎに、近傍ビア104と隣接ビアをビア組み合わせとする。たとえば、近傍ビア104であることを示す識別情報および隣接ビアであることを示す識別情報が付加されたビアのペアに、近傍/隣接ビア組み合わせを示す識別情報を付加して記憶装置に記憶される。図9−1および図9−2に隣接ビアの例を示す。
図9−1は、隣接ビアである冗長ビアの一例を示す説明図である。冗長ビアとは、2つの配線を接続するための複数のビアである。図9−1では、隣接配線102と接続先配線105が、近傍ビア104と隣接ビア901を介して接続されている。冗長ビア間距離は基準値Vである。たとえば、近傍ビア104が冗長ビアである場合、同じ2つの配線を接続しているビアが隣接ビア901である。図9−2に冗長ビアでない隣接ビア901の例を示す。
図9−2は、隣接ビアの一例を示す説明図である。たとえば、隣接ビア901は、近傍ビア104とのビア間距離が基準値Nとなる位置に配置されているビアである。
つぎに、算出部803は、ビア検出部802によって検出された対象ビア103から近傍ビア104までの距離を算出する。具体的には、たとえば、CPU701は、記憶装置にアクセスして、識別情報を基にして対象ビア103の情報を読み出す。つぎに、物理情報の信号配線情報300の中から対象ビア103の座標を探索する。そして、対象ビア103の点P1の座標を算出する。
つぎに、近傍ビア104の座標を探索する。そして、近傍ビア104の点P3の座標を算出する。さらに、算出した対象ビア103の点P1と近傍ビア104の点P3の距離を算出する。算出された結果が、対象ビア103から近傍ビア104までのビア間距離である。なお、算出されたビア間距離(以下、「算出値L」と称す。)は、ROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶される。
つぎに、置換部804は、対象ビア103と近傍ビア104のうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する。この場合、置換処理の対象となるビアが、1つ目は、近傍ビア104のみである。2つ目は、対象ビア103のみである。そして3つ目は、対象ビア103と近傍ビア104である。
本実施の形態では、1つ目と3つ目の場合を例とする。まず、1つ目の場合の置換部804と、探索部805と、変換部806の処理を示す。そして、つぎに3つ目の場合の置換部804と、探索部805と、変換部806の処理を示す。
まず、1つ目の場合は、具体的には、たとえば、CPU701が、記憶装置にアクセスして、識別情報を基にして近傍ビア104の情報を読み出す。つぎに、記憶装置にアクセスして、物理情報の信号配線情報300の中から近傍ビア104を検索する。そして、近傍ビア104のビア名にビアの形状601のビア名を書き込む。そして、置換処理した近傍ビア104を近傍ビア201とする。たとえば、置換処理された近傍ビア104に、近傍ビア201であることを示す識別情報を付加して記憶装置に記憶する。
なお、置換処理後のレイアウトデータは、ROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶される。図10−1に近傍ビア104が置換された例を示す。
図10−1は、近傍ビア104の形状がビアの形状601に置換された例1を示す説明図である。近傍ビア201は、置換部804によって近傍ビア104の形状をビアの形状601に置換されたビアである。ビア間距離は、対象ビア103の点P1からビア201の点P8の距離である。つまり、算出値Lと比べて置換処理後のビア間距離が長くなり、近傍ビア201が対象ビア103に近接する方向へ再配置される。
また、図8に戻って、置換部804は、ビア検出部802により近傍ビア104と隣接ビア901の組み合わせが検出された場合、近傍ビア104の形状をビアの形状602に置換する。具体的には、たとえば、CPU701が、記憶装置にアクセスして、識別情報を基にして近傍ビア104の情報を読み出す。つぎに、記憶装置にアクセスして、物理情報の信号配線情報300の中から近傍ビア104を検索する。そして、近傍ビア104のビア名にビアの形状602のビア名を書き込む。そして、置換処理した近傍ビア104を近傍ビア201とする。たとえば、置換処理された近傍ビア104に、近傍ビア201であることを示す識別情報を付加して記憶装置に記憶する。
なお、置換処理後のレイアウトデータは、ROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶される。そして、図10−2〜図10−5に隣接ビア901が存在する場合に近傍ビア104の形状が置換された例を示す。
図10−2は、近傍ビア104の形状がビアの形状601に置換された例2を示す説明図である。図10−2では、近傍ビア104の形状がビアの形状601に置換されている。置換処理後の近傍ビア201から冗長ビアである隣接ビア901までのビア間距離はR[μm]である。ビア間距離Rは設計基準403の基準値Vに比べて短いため、ビア間距離Rが設計基準違反となってしまう。そのため、隣接ビア901が存在する場合、近傍ビア104の形状はビアの形状602に置換される。図10−3に近傍ビア104の形状がビアの形状602に置換された例を示す。
図10−3は、近傍ビア104の形状がビアの形状602に置換された例1を示す説明図である。図10−3では、近傍ビア104の形状がビアの形状602に置換されている。そのため、ビア間距離は基準値Vとなり、設計基準を遵守することができる。図10−4に近傍ビア104の形状がビアの形状601に置換された例を示す。
図10−4は、近傍ビア104の形状がビアの形状601に置換された例3を示す説明図である。図10−4では、近傍ビア104の形状がビアの形状601に置換されている。置換処理後の近傍ビア201から隣接ビア901までのビア間距離はS[μm]である。ビア間距離Sは設計基準401の基準値Nに比べて短いため、ビア間距離Sが設計基準違反となってしまう。そのため、隣接ビア901が存在する場合、近傍ビア104の形状はビアの形状602に置換される。図10−5に近傍ビア104の形状がビアの形状602に置換された例を示す。
図10−5は、近傍ビア104の形状がビアの形状602に置換された例2を示す説明図である。近傍ビア104の形状がビアの形状602に置換されたため、ビア間距離が設計基準401の基準値Nを遵守することができる。
したがって、近傍ビア201から隣接ビア901までのビア間距離は、近傍ビア201の形状が変換されても変化しない。これにより、隣接ビア901を再配置する手間を省くことができる。
図8に戻って、探索部805は、対象ビア103から置換部804によって置換処理された近傍ビア201のビア間距離が基準値N以上、算出値L以下となる近傍ビア201が配置される位置を探索する。
具体的に、たとえば、CPU701は、記憶装置にアクセスして、識別情報を基にして近傍ビア201の情報を読み出す。つぎに、記憶装置にアクセスして、物理情報の信号配線情報300の中から近傍ビア201の座標を探索する。そして、近傍ビア201の座標に、隣接配線102上であり対象ビア103が配置されている方向にA[μm](たとえば、0.1[μm])を加算する。つぎに、ビア間距離を算出する。さらに、Aを加算してビア間距離を算出する処理を繰り返す。そして、ビア間距離が算出値Lとなる近傍ビア201の位置を探索する。さらに、ビア間距離が基準値Nとなる近傍ビア201の位置を探索する。
なお、探索結果は、ROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶される。図11−1に探索部805によって探索された位置を示す。
図11−1は、探索部805によって探索された位置を示す説明図である。点P10が、ビア間距離が算出値Lとなる位置である。そして、点P4が、ビア間距離が基準値Nとなる位置である。点P10から点P4の位置に、近傍ビア201は配置される。
したがって、設計基準を違反することなくビアの形状が変換される前に比べてビア同士を近接する方向に近傍ビア201が自動再配置されることができる。これにより、近傍ビア201が算出値Lに基づいてのみ再配置される場合に比べて、ビア同士が近接する。したがって、半導体集積回路の面積を縮小することができる。また、検証により発見される設計基準違反の要因を減らすことができる。よって、レイアウト検証後に配置し直す手戻りを減らすことができる。
図8に戻って、変換部806は、近傍ビア201の位置を探索部805によって探索された位置に変換する。具体的には、たとえば、CPU701が、記憶装置にアクセスして、識別情報を基にして近傍ビア201の情報と接続先配線105を読み出す。そして、記憶装置にアクセスして、物理情報の信号配線情報300の中に含まれている近傍ビア201を検索する。そして、近傍ビア201の座標を探索部805により探索された位置の座標に変換する。なお、変換結果は、ROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶される。
また、変換部806は、接続先配線105の位置を、変換部806により位置を変換された近傍ビア201を介して隣接配線102と接続される位置に変換する。具体的には、たとえば、CPU701が、記憶装置にアクセスして、識別情報を基にして接続先配線105を読み出す。つぎに、記憶装置にアクセスして、物理情報の信号配線情報300に含まれている接続先配線105の始点座標と終点座標を探索する。そして、接続先配線105の始点座標を近傍ビア201の座標に変換する。変換前の始点座標から変換後の始点座標までのX座標およびY座標の移動量を算出する。つぎに、接続先配線105の終点座標に算出した移動量を足し合わせた座標を接続先配線105の終点座標とする。
そして、近傍ビア201と接続先配線105の位置が変換されたレイアウトデータをデータベースに保存する。なお、変換結果は、ROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶される。図11−2および図11−3に位置を変換された近傍ビア201を示す。
図11−2は、位置が変換された近傍ビア201を示す説明図である。近傍ビア201の位置が、ビア間距離が算出値Lとなる位置に変換された。変換前の位置(四角形の点線の位置)に比べて、変換された近傍ビア201の位置は、対象ビア103に近接する位置となった。図11−3にビア間距離が基準値Nとなる位置に変換された近傍ビア201を示す。
図11−3は、ビア間距離が基準値Nとなる位置に変換された近傍ビア201を示す説明図である。近傍ビア201の位置が、ビア間距離が基準値Nとなる位置に変換された。変換前の配置位置(四角形の点線の位置)およびビア間距離が算出値Lとなる位置に比べて、ビア間距離が基準値Nとなる位置は対象ビア103に近接する位置となった。
したがって、近傍ビア104の形状を自動置換することにより、近傍ビア201の形状置換前に比べてビア同士が近接する方向に近傍ビア201が自動再配置された。これにより、半導体集積回路の面積を縮小することができる。そのため、低廉化を図ることができる。また、手作業で配置をする手間が省け、設計者の負担を減らすことができる。さらに、近傍ビア104のみ変換することにより、位置の探索の範囲が狭くなり、処理を高速化することができる。
さらに、接続先配線105が、位置変換後の近傍ビア201により接続される位置に自動再配置された。そのため、手作業により配線の配置をおこなう手間が省け、設計者の負担を減らすことができる。
また、対象ビア103の形状のみを自動変換した場合は、近傍ビア104のみを変換した場合と同様に、対象ビア203の形状変換前に比べてビア同士を近接する方向に自動再配置される。これにより、半導体集積回路の面積を縮小することができる。そのため、低廉化を図ることができる。また、手作業で配置をする手間が省け、設計者の負担を減らすことができる。さらに、対象ビア103のみ変換することにより、位置の探索の範囲が狭くなり、処理を高速化することができる。
図8に戻って、先に述べた置換部804の置換対象であるビアを対象ビア103と近傍ビア104とした3つ目の場合の、置換部804と、探索部805と、変換部806との処理を示す。
置換部804は、対象ビア103と近傍ビア104の形状を、露光パターンの形状であるビアの形状601に置換する。まず、対象ビア103の形状をビアの形状601に置換する処理について示す。
具体的には、たとえば、CPU701は、記憶装置にアクセスして、識別情報を基にして対象ビア103の情報を読み出す。つぎに、記憶装置にアクセスして、物理情報の信号配線情報300の中から対象ビア103を検索する。続いて、対象ビア103のビア名にビアの形状601のビア名を書き込む。そして、置換処理した近傍ビア104を近傍ビア201とする。たとえば、置換処理された近傍ビア104に、近傍ビア201であることを示す識別情報を付加して記憶装置に記憶する。
つぎに、近傍ビア104の形状をビアの形状601に置換する処理について示す。具体的には、たとえば、CPU701は、記憶装置にアクセスして、物理情報の信号配線情報300の中から近傍ビア104を検索する。続いて、近傍ビア104のビア名にビアの形状601のビア名を書き込む。そして、置換処理した近傍ビア104を近傍ビア201とする。たとえば、置換処理された近傍ビア104に、近傍ビア201であることを示す識別情報を付加して記憶装置に記憶する。図12−1に対象ビア103と近傍ビア104の形状が置換された例を示す。
図12−1は、置換部804によって形状が置換された対象ビアと近傍ビアを示す説明図である。対象ビア203は、置換部804によって対象ビア103の形状がビアの形状601に置換処理されたビアである。また、近傍ビア201は、置換部804によって近傍ビア104の形状がビアの形状601に置換処理されたビアである。ビア間距離は、対象ビア203の点P5から近傍ビア201の点P11の距離である。つまり、算出値Lと比べてビア間距離が長くなり、ビア同士が近接する方向に配置される。
図8に戻って、探索部805は、置換処理された対象ビア203から置換処理された近傍ビア201のビア間距離が基準値N以上、算出値L以下となる位置を探索する。
具体的に、たとえば、CPU701は、記憶装置にアクセスして、識別情報を基にして近傍ビア201の情報を読み出す。つぎに、記憶装置にアクセスして、物理情報の信号配線情報300の中から近傍ビア201の座標を探索する。そして、隣接配線102上であり、対象ビア203が配置されている方向にB[μm](たとえば、0.1[μm])を足す。つぎに、ビア間距離を算出する。さらに、Bを加算してビア間距離を算出する処理を繰り返す。そして、ビア間距離が算出部803によって算出された算出値Lとなる近傍ビア201の位置を探索する。さらに、ビア間距離が基準値Nとなる近傍ビア201の位置を探索する。
なお、探索結果は、ROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶される。図12−2に探索部805によって探索された位置を示す。
図12−2は、探索部805によって探索された位置を示す説明図である。点P9が、ビア間距離が算出部803によって算出された算出値Lとなる位置である。そして、点P7が、ビア間距離が基準値Nとなる位置である。点P9から点P7の間の位置に、近傍ビア201は配置される。
したがって、設計基準を違反することなくビア形状の変換前に比べてビア同士を近接する方向に近傍ビア201が自動再配置される。これにより、近傍ビア201が、算出部803により算出されたビア間距離に基づいてのみ再配置される場合に比べて、ビア同士が近接し、半導体集積回路の面積を縮小することができる。また、検証により発見される設計基準違反の要因を減らすことができる。よって、レイアウト検証後に配置し直す手戻りを減らすことができる。
図8に戻って、変換部806は、近傍ビア201の位置を探索部805によって探索された位置に変換する。そして、接続先配線105の位置を、近傍ビア201を介して隣接配線102と接続される位置に変換する。具体的には、たとえば、CPU701が、記憶装置にアクセスして、物理情報の信号配線情報300の中に含まれている近傍ビア201の座標を、探索された位置の座標に変換する。そして、接続先配線105の始点座標を近傍ビア201の座標に変換する。変換前の始点座標から変換後の始点座標までのX座標およびY座標の移動量を算出する。つぎに、接続先配線105の終点座標に算出した移動量を足し合わせた座標を接続先配線105の終点座標とする。
そして、近傍ビア201と接続先配線105の位置が変換されたレイアウトデータをデータベースに保存する。なお、変換結果は、ROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶される。図12−3および図12−4に位置を変換された近傍ビア201を示す。
図12−3は、位置が変換された近傍ビア201を示す説明図である。近傍ビア201の位置が、ビア間距離が算出値Lとなる位置に変換された。変換前の配置位置(四角形の点線の位置)に比べて、変換された位置は、対象ビア203に近接する位置となった。図12−4にビア間距離が基準値Nとなる位置に変換された近傍ビア201を示す。
図12−4は、ビア間距離が基準値Nとなる位置に変換された近傍ビア201を示す説明図である。近傍ビア201の位置が、ビア間距離が基準値Nとなる位置に変換された。変換前の配置位置(四角形の点線の位置)とビア間距離が算出値Lとなる位置に比べて、変換された位置は、対象ビア203に近接する位置となった。
また、対象ビア103と近傍ビア104の形状が自動変換されることにより、対象ビア203と近傍ビア201の形状変換前に比べてビア同士が近接する方向に自動再配置された。対象ビア103と近傍ビア104の形状が変換されることにより、片方のビアのみが変換される場合に比べてビア同士が近接する。したがって、半導体集積回路の面積を縮小することができる。そのため、低廉化を図ることができる。また、手作業で配置をする手間が省け、設計者の負担を減らすことができる。
図8に戻って、出力部807は、変換部806によって保存された結果を出力する機能を有する。具体的には、たとえば、CPU701が、保存されたレイアウトデータを出力する。出力形式としては、たとえば、ディスプレイ708への表示、プリンタ713への印刷出力、I/F709による外部装置への送信がある。また、ROM702、RAM703、磁気ディスク705、光ディスク707などの記憶装置に記憶することとしてもよい。
(設計支援装置800の設計支援処理手順)
つぎに、本実施の形態にかかる設計支援装置800の設計支援処理手順について説明する。図13は、本実施の形態にかかる設計支援装置の設計支援処理手順を示すフローチャートである。図13において、まず、レイアウトデータを記憶するデータベースにアクセスし、ビア検出処理(ステップS1301)をおこなう。つぎに、ビア置換・再配置処理(ステップS1302)をおこなう。これにより、一連の処理を終了する。
つぎに、上述したビア検出処理(ステップS1301)について説明する。図14は、ビア検出処理を示すフローチャートである。まず、配線検出処理をしていない配線はあるか否かを判断する(ステップS1401)。配線検出処理をしていない配線はあると判断された場合(ステップS1401:Yes)、配線検出部801により、対象配線101と隣接配線102との組み合わせを検出(ステップS1402)し、ビア検出処理をしていない対象配線上のビアはあるか否かを判断(ステップS1403)する。
ビア検出処理をしていない対象配線上のビアはあると判断された場合(ステップS1403:Yes)、ビア検出部802により、対象ビア103と近傍ビア104との組み合わせを検出(ステップS1404)し、算出部803により、ビア間距離を算出(ステップS1405)する。そして、ビアの組み合わせと算出結果を記憶装置に保存(ステップS1406)し、ステップS1403に戻る。
一方、ビア検出処理をしていない対象配線上のビアはないと判断された場合(ステップS1403:No)、ステップS1401に戻る。また、配線検出処理をしていない配線はないと判断された場合(ステップS1401:No)、ステップS1302へ移行する。
つぎに、上述したビア置換・再配置処理(ステップS1302)について説明する。図15は、ビア置換・再配置処理を示すフローチャートである。まず、ビア置換・再配置処理をしていないビア組み合わせはあるか否かを判断(ステップS1501)する。
ビア置換・再配置処理をしていないビア組み合わせはあると判断された場合(ステップS1501:Yes)、置換部804により、ビアの形状を置換(ステップS1502)する。つぎに、隣接配線上に隣接ビア901があるか否かを判断(ステップS1503)する。隣接配線上に隣接ビア901があると判断された場合(ステップS1503:Yes)、ビアの形状をビアの形状602に置換(ステップS1504)する。また、隣接配線上に隣接ビア901がないと判断された場合(ステップS1503:No)、ステップS1505に移行する。
つぎに、探索部805により、近傍ビア201の配置位置を探索(ステップS1505)し、変換部806により、近傍ビア201の配置位置を変換(ステップS1506)する。そして、レイアウトデータを記憶装置に保存(ステップS1507)し、ステップS1501に戻る。
一方、ビア置換・再配置処理をしていないビア組み合わせはないと判断された場合(ステップS1501:No)、出力部807により、結果を出力(ステップS1508)し、一連の処理を終了する。
以上説明したように、本実施の形態によれば、レイアウトデータに含まれている電源配線および配線上に存在するビアの形状を製造後のビアパターンに変換させることにより、2つのビアが近接するように自動配置することができる。さらに、ビアの形状を変換後のビア間距離を設計基準以上、ビアの形状を変換前のビア同士のビア間距離以下とすることができる。
したがって、ビアの形状が自動変換されることにより、変換前に比べてビア同士が近接する方向に自動再配置される。
この設計支援方法によれば、製造工程で生じる現象を想定した設計により、半導体集積回路の集積度の向上を図ることができるという効果を奏する。
なお、本実施の形態で説明した設計支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な媒体であってもよい。
上述した実施の形態に関し、さらに以下の付記を開示する。
(付記1)レイアウトデータを記憶するデータベースにアクセス可能なコンピュータが、
前記レイアウトデータに含まれている配線の中から選ばれた対象配線と、前記対象配線に並列かつ同一層である隣接配線との配線組み合わせを検出する配線検出工程と、
前記対象配線上に配置されている矩形形状のビアの中から選ばれた対象ビアと、当該対象ビアと同一層であり前記隣接配線上に配置されている近傍ビアとのビア組み合わせを検出するビア検出工程と、
前記ビア検出工程によって検出されたビア組み合わせを構成する前記対象ビアと前記近傍ビアとのビア間距離を算出する算出工程と、
前記対象ビアと前記近傍ビアのうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行する置換工程と、
前記置換処理を実行後の対象ビアから前記算出工程によって算出されたビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索する探索工程と、
前記置換処理を実行後の近傍ビアの位置を、前記探索工程によって探索された位置に変換し、前記データベースに記憶する変換工程と、
前記変換工程によって変換されたレイアウトデータを出力する出力工程と、
を実行することを特徴とする設計支援方法。
(付記2)前記置換工程は、
前記対象ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
前記探索工程は、
前記置換処理を実行後の対象ビアから前記ビア間距離以下となる前記近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
(付記3)前記置換工程は、
前記近傍ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
前記探索工程は、
前記対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
(付記4)前記置換工程は、
前記対象ビアの形状と前記近傍ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
前記探索工程は、
前記置換処理実行の実行後の対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
(付記5)前記探索工程は、
前記置換処理を実行後の対象ビアから設計基準以上、前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
(付記6)前記配線検出工程は、
前記隣接配線と、前記隣接配線と前記近傍ビアを介して接続される接続先配線との組み合わせを検出し、
前記変換工程は、
前記探索工程により探索された位置に基づいて前記接続先配線の位置を変換することを特徴とする付記1〜5のいずれか一つに記載の設計支援方法。
(付記7)前記ビア検出工程は、
前記近傍ビアと、前記当該近傍ビアから前記隣接配線上の所定距離内に配置されている前記近傍ビアと同一層の隣接ビアとの組み合わせを検出し、
前記置換工程は、
前記近傍ビアの形状を、前記隣接ビアに対向する辺以外の形状が当該ビアの露光パターンである形状に置換する置換処理を実行し、
前記探索工程は、
前記対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする付記1に記載の設計支援方法。
(付記8)レイアウトデータを記憶するデータベースにアクセス可能なコンピュータを、
前記レイアウトデータに含まれている配線の中から選ばれた対象配線と、前記対象配線に並列かつ同一層である隣接配線との配線組み合わせを検出する配線検出手段、
前記対象配線上に配置されている矩形形状のビアの中から選ばれた対象ビアと、当該対象ビアと同一層であり前記隣接配線上に配置されている近傍ビアとのビア組み合わせを検出するビア検出手段、
前記ビア検出手段によって検出されたビア組み合わせを構成する前記対象ビアと前記近傍ビアとのビア間距離を算出する算出手段、
前記対象ビアと前記近傍ビアのうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行する置換手段、
前記置換処理を実行後の対象ビアから前記算出手段によって算出されたビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索する探索手段、
前記置換処理を実行後の近傍ビアの位置を、前記探索手段によって探索された位置に変換し、前記データベースに記憶する変換手段、
前記変換手段によって変換されたレイアウトデータを出力する出力手段、として機能させることを特徴とする設計支援プログラム。
(付記9)前記レイアウトデータに含まれている配線の中から選ばれた対象配線と、前記対象配線に並列かつ同一層である隣接配線との配線組み合わせを検出する配線検出手段と、
前記対象配線上に配置されている矩形形状のビアの中から選ばれた対象ビアと、当該対象ビアと同一層であり前記隣接配線上に配置されている近傍ビアとのビア組み合わせを検出するビア検出手段と、
前記ビア検出手段によって検出されたビア組み合わせを構成する前記対象ビアと前記近傍ビアとのビア間距離を算出する算出手段と、
前記対象ビアと前記近傍ビアのうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行する置換手段と、
前記置換処理を実行後の対象ビアから前記算出手段によって算出されたビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索する探索手段と、
前記置換処理を実行後の近傍ビアの位置を、前記探索手段によって探索された位置に変換し、前記データベースに記憶する変換手段、
前記変換手段によって変換されたレイアウトデータを出力する出力手段と、
を備えることを特徴とする設計支援装置。
ビア間距離が設計基準の基準値であるレイアウトデータの一例を示す説明図である。 ビア間距離が基準値N以上であるレイアウトデータの一例を示す説明図である。 形状の変換後に再配置された近傍ビアのレイアウトデータを示す説明図である。 形状の変換後に再配置された対象ビアのレイアウトデータを示す説明図である。 形状の変換後に再配置された対象ビアおよび近傍ビアのレイアウトデータを示す説明図である。 レイアウトデータの物理情報の一例を示す説明図である。 設計基準のテーブルを示す説明図である。 基準値Mの間隔でビアが配置された例を示す説明図である。 矩形形状のビアの露光パターンの形状を示す説明図である。 ビアの形状を示す説明図である。 隣接ビアが存在する場合のビアの形状を示す説明図である。 実施の形態にかかる設計支援装置のハードウェア構成を示すブロック図である。 設計支援装置の機能的構成を示すブロック図である。 隣接ビアである冗長ビアの一例を示す説明図である。 隣接ビアの一例を示す説明図である。 近傍ビア104の形状がビアの形状601に置換された例1を示す説明図である。 近傍ビア104の形状がビアの形状601に置換された例2を示す説明図である。 近傍ビア104の形状がビアの形状602に置換された例1を示す説明図である。 近傍ビア104の形状がビアの形状601に置換された例3を示す説明図である。 近傍ビア104の形状がビアの形状602に置換された例2を示す説明図である。 探索部805によって探索された位置を示す説明図である。 位置が変換された近傍ビア201を示す説明図である。 ビア間距離が基準値Nとなる位置に変換された近傍ビア201を示す説明図である。 置換部804によって形状が置換された対象ビアと近傍ビアを示す説明図である。 探索部805によって探索された位置を示す説明図である。 位置が変換された近傍ビア201を示す説明図である。 ビア間距離が基準値Nとなる位置に変換された近傍ビア201を示す説明図である。 本実施の形態にかかる設計支援装置の設計支援処理手順を示すフローチャートである。 ビア検出処理を示すフローチャートである。 ビア置換・再配置処理を示すフローチャートである。
符号の説明
101 対象配線
102 隣接配線
103,203 対象ビア
104,201 近傍ビア
105 接続先配線
401 設計基準
501 露光パターンの形状
601,602 ビアの形状
801 配線検出部
802 ビア検出部
803 算出部
804 置換部
805 探索部
806 変換部
807 出力部

Claims (7)

  1. レイアウトデータを記憶するデータベースにアクセス可能なコンピュータが、
    前記レイアウトデータに含まれている配線の中から選ばれた対象配線と、前記対象配線に並列かつ同一層である隣接配線との配線組み合わせを検出する配線検出工程と、
    前記対象配線上に配置されている矩形形状のビアの中から選ばれた対象ビアと、当該対象ビアと同一層であり前記隣接配線上に配置されている近傍ビアとのビア組み合わせを検出するビア検出工程と、
    前記ビア検出工程によって検出されたビア組み合わせを構成する前記対象ビアと前記近傍ビアとのビア間距離を算出する算出工程と、
    前記対象ビアと前記近傍ビアのうち少なくともいずれか一方のビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行する置換工程と、
    前記置換処理を実行後の対象ビアから前記算出工程によって算出されたビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索する探索工程と、
    前記置換処理を実行後の近傍ビアの位置を、前記探索工程によって探索された位置に変換し、前記データベースに記憶する変換工程と、
    前記変換工程によって変換されたレイアウトデータを出力する出力工程と、
    を実行することを特徴とする設計支援方法。
  2. 前記置換工程は、
    前記対象ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
    前記探索工程は、
    前記置換処理を実行後の対象ビアから前記ビア間距離以下となる前記近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。
  3. 前記置換工程は、
    前記近傍ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
    前記探索工程は、
    前記対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。
  4. 前記置換工程は、
    前記対象ビアの形状と前記近傍ビアの形状を、当該ビアの露光パターンの形状に置換する置換処理を実行し、
    前記探索工程は、
    前記置換処理実行の実行後の対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。
  5. 前記探索工程は、
    前記置換処理を実行後の対象ビアから設計基準以上、前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。
  6. 前記配線検出工程は、
    前記隣接配線と、前記隣接配線と前記近傍ビアを介して接続される接続先配線との組み合わせを検出し、
    前記変換工程は、
    前記探索工程により探索された位置に基づいて前記接続先配線の位置を変換することを特徴とする請求項1〜5のいずれか一つに記載の設計支援方法。
  7. 前記ビア検出工程は、
    前記近傍ビアと、前記当該近傍ビアから前記隣接配線上の所定距離内に配置されている前記近傍ビアと同一層の隣接ビアとの組み合わせを検出し、
    前記置換工程は、
    前記近傍ビアの形状を、前記隣接ビアに対向する辺以外の形状が当該ビアの露光パターンである形状に置換する置換処理を実行し、
    前記探索工程は、
    前記対象ビアから前記ビア間距離以下となる前記置換処理を実行後の近傍ビアの前記隣接配線と接続できる位置を探索することを特徴とする請求項1に記載の設計支援方法。
JP2008291759A 2008-11-14 2008-11-14 設計支援方法 Expired - Fee Related JP5136371B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008291759A JP5136371B2 (ja) 2008-11-14 2008-11-14 設計支援方法
US12/588,919 US20100125821A1 (en) 2008-11-14 2009-11-02 Design support method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008291759A JP5136371B2 (ja) 2008-11-14 2008-11-14 設計支援方法

Publications (2)

Publication Number Publication Date
JP2010117963A true JP2010117963A (ja) 2010-05-27
JP5136371B2 JP5136371B2 (ja) 2013-02-06

Family

ID=42172962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008291759A Expired - Fee Related JP5136371B2 (ja) 2008-11-14 2008-11-14 設計支援方法

Country Status (2)

Country Link
US (1) US20100125821A1 (ja)
JP (1) JP5136371B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149358A (ja) * 2014-02-05 2015-08-20 株式会社メガチップス 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140282295A1 (en) * 2013-03-14 2014-09-18 United Microelectronics Corp. Method for Forming Photo-masks and OPC Method
US10964639B2 (en) 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05120373A (ja) * 1991-10-30 1993-05-18 Mitsubishi Electric Corp 設計検証装置
JP2003273221A (ja) * 2002-03-15 2003-09-26 Fujitsu Ltd 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム
JP2006165091A (ja) * 2004-12-03 2006-06-22 Nec Electronics Corp 半導体集積装置、その設計方法、設計装置、およびプログラム
JP2007115959A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 冗長ビア構造を有する半導体装置
JP2008157746A (ja) * 2006-12-22 2008-07-10 Digital Electronics Corp 熱解析方法、熱解析プログラムおよびその熱解析プログラムを記録したコンピュータ読み取り可能な記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3077757B2 (ja) * 1999-02-02 2000-08-14 日本電気株式会社 レイアウトコンパクション方法及びレイアウトコンパクション装置
US6915500B1 (en) * 2001-06-03 2005-07-05 Cadence Design Systems, Inc. Method and arrangement for layout and manufacture of nonmanhattan semiconductor integrated circuit using simulated Euclidean wiring
US6760901B2 (en) * 2002-04-11 2004-07-06 International Business Machines Corporation Trough adjusted optical proximity correction for vias
US6864171B1 (en) * 2003-10-09 2005-03-08 Infineon Technologies Ag Via density rules
US7707528B1 (en) * 2007-02-24 2010-04-27 Cadence Design Systems, Inc. System and method for performing verification based upon both rules and models
US7939222B2 (en) * 2007-03-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for improving printing accuracy of a contact layout

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05120373A (ja) * 1991-10-30 1993-05-18 Mitsubishi Electric Corp 設計検証装置
JP2003273221A (ja) * 2002-03-15 2003-09-26 Fujitsu Ltd 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム
JP2006165091A (ja) * 2004-12-03 2006-06-22 Nec Electronics Corp 半導体集積装置、その設計方法、設計装置、およびプログラム
JP2007115959A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 冗長ビア構造を有する半導体装置
JP2008157746A (ja) * 2006-12-22 2008-07-10 Digital Electronics Corp 熱解析方法、熱解析プログラムおよびその熱解析プログラムを記録したコンピュータ読み取り可能な記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149358A (ja) * 2014-02-05 2015-08-20 株式会社メガチップス 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル

Also Published As

Publication number Publication date
JP5136371B2 (ja) 2013-02-06
US20100125821A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
US7921390B2 (en) Method and system for creating, viewing, editing, and sharing output from a design checking system
US10395001B2 (en) Multiple patterning layout decomposition considering complex coloring rules
JP2010079737A (ja) タイミング解析支援装置
US20100169851A1 (en) Support method and design support apparatus
JP2018073228A (ja) ケーブル配線プログラム、情報処理装置、およびケーブル配線方法
JP5136371B2 (ja) 設計支援方法
US7367005B2 (en) Method and apparatus for designing a layout, and computer product
JP2005202928A (ja) レイアウト処理装置、レイアウト処理方法、及びプログラム
JP5167740B2 (ja) 設計支援プログラム、設計支援装置、および設計支援方法
JP5299198B2 (ja) 設計支援プログラム、設計支援装置、および設計支援方法
JP5239766B2 (ja) レイアウト設計方法
JP2008009787A (ja) 階層設計レイアウト装置、および階層設計レイアウト方法、階層設計レイアウトプログラム、および該プログラムを記録した記録媒体
JP2009134439A (ja) ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法
JP2006085635A (ja) タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体
JP5434355B2 (ja) 設計支援プログラム、設計支援装置、および設計支援方法
JP4946655B2 (ja) 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法
JP2008204349A (ja) レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置
JP2006344165A (ja) レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体
US20100318949A1 (en) Computer product, design support apparatus, and design support method
JP4783712B2 (ja) レイアウト設計方法、レイアウト設計プログラムおよびレイアウト設計装置
JP4509703B2 (ja) 配線容量算出装置、配線容量算出方法および配線容量算出プログラム
CN116956810A (zh) 布线方法及装置、计算装置和存储介质
JP5473197B2 (ja) 半導体レイアウト装置、方法、およびプログラム
CN116167322A (zh) 电路仿真方法及装置、服务器和存储介质
US7302665B2 (en) Method and apparatus for designing a layout, and computer product

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees