JP4509703B2 - 配線容量算出装置、配線容量算出方法および配線容量算出プログラム - Google Patents
配線容量算出装置、配線容量算出方法および配線容量算出プログラム Download PDFInfo
- Publication number
- JP4509703B2 JP4509703B2 JP2004254576A JP2004254576A JP4509703B2 JP 4509703 B2 JP4509703 B2 JP 4509703B2 JP 2004254576 A JP2004254576 A JP 2004254576A JP 2004254576 A JP2004254576 A JP 2004254576A JP 4509703 B2 JP4509703 B2 JP 4509703B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacity
- adjacent
- diagonal
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Cf1=「容量値テーブル1」の値
=Cfa1
Cg1=「容量テーブル2」の値+「容量テーブル3」の値
=Cb1+Cl1+Cr1+Cs1
であり、「仮想モデル2」より
Ct0=容量テーブル1+容量テーブル2+容量テーブル3
=Ca0+Cb0+Cl0+Cr0+Cs0
である。
l:着目配線要素の長さ。
aa:Naの端と着目配線要素の中心との距離の水平方向成分。
da:Naと着目配線要素との間の距離の垂直方向成分。
pa:Naが着目配線と平行している場合pa=w。Naが着目配線と平行している場合pa=l。
ab:Nbの端と着目配線要素の中心との距離の水平方向成分。
db:Nbと着目配線要素との間の距離の垂直方向成分。
pb:Nbが着目配線と平行している場合pb=w。Nbが着目配線と平行している場合pb=l。
Cfa=Cfa1・g(aa,da,pa)
Cfb=Cfb1・g(ab,db,pb)
Cf=Cfa+Cfb
となる。ここで、Cfa1およびCfb1は、容量値テーブルより求める。
着目配線層(pの値)
[NaもしくはNbの配線層]
(aの値, gの値) (aの値, gの値) …
[NaもしくはNbの配線層]
…
LD(900)
[LA]
(900,950) (1800,900) (2700,850) (3600,800) (4500,750) (5400,700)
[LB]
…
なお、上記テーブル例においては、dの値が配線層により決まることから、dの値は明示されていない。
はほとんど変化しないはずであるから
前記斜め上下方向の隣接配線に基づく配線容量である斜め容量を算出する斜め容量算出手段と、
前記上下左右の隣接配線に基づく配線容量である基本容量を前記斜め上下方向の隣接配線に基づいて補正する基本容量補正手段と、
前記斜め容量算出手段により算出された斜め容量と前記基本容量補正手段により補正された基本容量とを加えて上下左右および斜め上下方向の隣接配線に基づく配線容量を算出する総容量算出手段と、
を備えたことを特徴とする配線容量算出装置。
前記斜め隣接配線判定手段により斜め上下方向の隣接配線がないと判断された場合には、算出する配線容量として上下左右の隣接配線に基づく配線容量を用いることを特徴とする付記1に記載の配線容量算出装置。
前記斜め上下方向の隣接配線に基づく配線容量である斜め容量を算出する斜め容量算出工程と、
前記上下左右の隣接配線に基づく配線容量である基本容量を前記斜め上下方向の隣接配線に基づいて補正する基本容量補正工程と、
前記斜め容量算出工程により算出された斜め容量と前記基本容量補正工程により補正された基本容量とを加えて上下左右および斜め上下方向の隣接配線に基づく配線容量を算出する総容量算出工程と、
を含んだことを特徴とする配線容量算出方法。
前記斜め上下方向の隣接配線に基づく配線容量である斜め容量を算出する斜め容量算出手順と、
前記上下左右の隣接配線に基づく配線容量である基本容量を前記斜め上下方向の隣接配線に基づいて補正する基本容量補正手順と、
前記斜め容量算出手順により算出された斜め容量と前記基本容量補正手順により補正された基本容量とを加えて上下左右および斜め上下方向の隣接配線に基づく配線容量を算出する総容量算出手順と、
をコンピュータに実行させることを特徴とする配線容量算出プログラム。
20 三角形
100 配線容量算出装置
110 容量値テーブル
120 配線データ記憶部
130 斜め隣接配線探索部
140 斜め容量算出部
150 基本容量補正部
160 容量算出制御部
200,211 コンピュータシステム
201 本体部
202 ディスプレイ
202a 表示画面
203 キーボード
204 マウス
206 LAN
207 公衆回線
208 フロッピィディスク
209 CD−ROM
212 サーバ
213 プリンタ
221 CPU
222 RAM
223 ROM
224 ハードディスクドライブ
225 CD−ROMドライブ
226 フロッピィディスクドライブ
227 I/Oインタフェース
228 LANインタフェース
229 モデム
Claims (5)
- 上下左右および斜め上下方向の隣接配線に基づく配線容量を算出する配線容量算出装置であって、
前記斜め上下方向の隣接配線に基づく配線容量である斜め容量を算出する斜め容量算出手段と、
前記上下左右の隣接配線に基づく配線容量である基本容量を前記斜め上下方向の隣接配線に基づいて補正する基本容量補正手段と、
前記斜め容量算出手段により算出された斜め容量と前記基本容量補正手段により補正された基本容量とを加えて上下左右および斜め上下方向の隣接配線に基づく配線容量を算出する総容量算出手段と、
を備えたことを特徴とする配線容量算出装置。 - 前記斜め容量算出手段は、真上の隣接配線に基づく配線容量を補正して斜め上方向の隣接配線に基づく配線容量を算出することを特徴とする請求項1に記載の配線容量算出装置。
- 前記基本容量補正手段は、斜め上方向の隣接配線を仮想的に真上に移動した場合の第1の仮想配線容量と斜め上方向の隣接配線を仮想的になくした第2の仮想配線容量とを算出し、該算出した第1の仮想配線容量と第2の仮想配線容量との補間により前記基本容量を補正することを特徴とする請求項1に記載の配線容量算出装置。
- 上下左右および斜め上下方向の隣接配線に基づく配線容量を算出する配線容量算出方法であって、
前記斜め上下方向の隣接配線に基づく配線容量である斜め容量を算出する斜め容量算出工程と、
前記上下左右の隣接配線に基づく配線容量である基本容量を前記斜め上下方向の隣接配線に基づいて補正する基本容量補正工程と、
前記斜め容量算出工程により算出された斜め容量と前記基本容量補正工程により補正された基本容量とを加えて上下左右および斜め上下方向の隣接配線に基づく配線容量を算出する総容量算出工程と、
を含んだ、上下左右および斜め上下方向の隣接配線に基づく配線容量の算出をコンピュータが有するCPUにより実行することを特徴とする配線容量算出方法。 - 上下左右および斜め上下方向の隣接配線に基づく配線容量を算出する配線容量算出プログラムであって、
前記斜め上下方向の隣接配線に基づく配線容量である斜め容量を算出する斜め容量算出手順と、
前記上下左右の隣接配線に基づく配線容量である基本容量を前記斜め上下方向の隣接配線に基づいて補正する基本容量補正手順と、
前記斜め容量算出手順により算出された斜め容量と前記基本容量補正手順により補正された基本容量とを加えて上下左右および斜め上下方向の隣接配線に基づく配線容量を算出する総容量算出手順と、
をコンピュータに実行させることを特徴とする配線容量算出プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254576A JP4509703B2 (ja) | 2004-09-01 | 2004-09-01 | 配線容量算出装置、配線容量算出方法および配線容量算出プログラム |
US11/033,299 US7861194B2 (en) | 2004-09-01 | 2005-01-12 | Method and apparatus for calculating wiring capacitance, and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254576A JP4509703B2 (ja) | 2004-09-01 | 2004-09-01 | 配線容量算出装置、配線容量算出方法および配線容量算出プログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006072641A JP2006072641A (ja) | 2006-03-16 |
JP2006072641A5 JP2006072641A5 (ja) | 2007-09-27 |
JP4509703B2 true JP4509703B2 (ja) | 2010-07-21 |
Family
ID=35941815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004254576A Expired - Fee Related JP4509703B2 (ja) | 2004-09-01 | 2004-09-01 | 配線容量算出装置、配線容量算出方法および配線容量算出プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7861194B2 (ja) |
JP (1) | JP4509703B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11176308B1 (en) | 2020-06-19 | 2021-11-16 | International Business Machines Corporation | Extracting parasitic capacitance from circuit designs |
US11314916B2 (en) | 2020-07-31 | 2022-04-26 | International Business Machines Corporation | Capacitance extraction |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299456A (ja) * | 2001-04-03 | 2002-10-11 | Seiko Epson Corp | 半導体集積回路の配線容量抽出方法 |
JP2004038395A (ja) * | 2002-07-01 | 2004-02-05 | Fujitsu Ltd | 集積回路の開発方法及び開発装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185722B1 (en) | 1997-03-20 | 2001-02-06 | International Business Machines Corporation | Three dimensional track-based parasitic extraction |
JP4018309B2 (ja) | 2000-02-14 | 2007-12-05 | 松下電器産業株式会社 | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 |
US6574782B1 (en) * | 2000-11-15 | 2003-06-03 | International Business Machines Corporation | Decoupled capacitance calculator for orthogonal wiring patterns |
US6581198B1 (en) * | 2001-06-13 | 2003-06-17 | Cadence Design Systems, Inc. | Method and arrangement for extracting capacitance in integrated circuits having non Manhattan wiring |
US6701505B1 (en) * | 2001-11-30 | 2004-03-02 | Sequence Design, Inc. | Circuit optimization for minimum path timing violations |
JP2004178285A (ja) * | 2002-11-27 | 2004-06-24 | Renesas Technology Corp | 寄生素子抽出装置 |
JP2004326654A (ja) * | 2003-04-28 | 2004-11-18 | Renesas Technology Corp | 配線構造決定方法 |
JP3990339B2 (ja) * | 2003-10-30 | 2007-10-10 | 株式会社東芝 | 回路自動設計装置、回路自動設計方法及び回路自動設計プログラム |
JP4178241B2 (ja) * | 2004-02-12 | 2008-11-12 | 富士通マイクロエレクトロニクス株式会社 | 配線容量抽出用の容量値ルールテーブルを生成する方法および容量値ルールファイル生成プログラム |
JP4178242B2 (ja) * | 2004-02-26 | 2008-11-12 | 富士通マイクロエレクトロニクス株式会社 | 斜め配線を有するlsiの配線容量の抽出方法およびその抽出プログラム |
-
2004
- 2004-09-01 JP JP2004254576A patent/JP4509703B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-12 US US11/033,299 patent/US7861194B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299456A (ja) * | 2001-04-03 | 2002-10-11 | Seiko Epson Corp | 半導体集積回路の配線容量抽出方法 |
JP2004038395A (ja) * | 2002-07-01 | 2004-02-05 | Fujitsu Ltd | 集積回路の開発方法及び開発装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006072641A (ja) | 2006-03-16 |
US20060043426A1 (en) | 2006-03-02 |
US7861194B2 (en) | 2010-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4455359B2 (ja) | 半導体装置設計プログラム | |
US9852251B2 (en) | Manipulating parameterized cell devices in a custom layout design | |
JP2002134619A (ja) | 集積回路の設計方法、その設計装置、および記録媒体 | |
JP4846605B2 (ja) | タイミング検証方法、及びタイミング検証装置 | |
US20060156266A1 (en) | Probabilistic congestion prediction with partial blockages | |
US8347253B2 (en) | Designing supply wirings in semiconductor integrated circuit by detecting power supply wiring of specific wiring layer in projection area | |
JP2009054172A (ja) | 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体 | |
US8166432B2 (en) | Timing verification method and timing verification apparatus | |
US7960836B2 (en) | Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same | |
US20050283750A1 (en) | Method and apparatus for designing a layout, and computer product | |
JP2015166981A (ja) | レイアウト検証方法、検証装置、及び検証プログラム | |
JP2013109498A (ja) | 設計支援装置 | |
JP4509703B2 (ja) | 配線容量算出装置、配線容量算出方法および配線容量算出プログラム | |
US10733354B2 (en) | System and method employing three-dimensional (3D) emulation of in-kerf optical macros | |
JP5167740B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP5136371B2 (ja) | 設計支援方法 | |
JP5299198B2 (ja) | 設計支援プログラム、設計支援装置、および設計支援方法 | |
JP5087900B2 (ja) | シミュレーションプログラムおよびシミュレーション装置 | |
JP2007328745A (ja) | フロアプラン生成装置及びその制御方法、プログラム、記憶媒体 | |
JPH118308A (ja) | 遅延時間計算方法 | |
US20200364316A1 (en) | Circuit layout similarity metric for semiconductor testsite coverage | |
JP5098688B2 (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法 | |
JP2007272686A (ja) | 半導体集積回路装置の修正方法及び修正装置 | |
JP2005301618A (ja) | 寄生容量抽出方法およびプログラム | |
JPH10223765A (ja) | 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |