JP5098688B2 - 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法 - Google Patents

設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法 Download PDF

Info

Publication number
JP5098688B2
JP5098688B2 JP2008036145A JP2008036145A JP5098688B2 JP 5098688 B2 JP5098688 B2 JP 5098688B2 JP 2008036145 A JP2008036145 A JP 2008036145A JP 2008036145 A JP2008036145 A JP 2008036145A JP 5098688 B2 JP5098688 B2 JP 5098688B2
Authority
JP
Japan
Prior art keywords
wiring
wiring structure
error
design support
crosstalk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008036145A
Other languages
English (en)
Other versions
JP2009193516A (ja
Inventor
敏彦 横丸
隆英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008036145A priority Critical patent/JP5098688B2/ja
Publication of JP2009193516A publication Critical patent/JP2009193516A/ja
Application granted granted Critical
Publication of JP5098688B2 publication Critical patent/JP5098688B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

この発明は、半導体集積回路のレイアウト設計を支援する設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法に関する。
LSI設計では、従来から設計期間の短縮による作業効率化が要求されている。特に、大規模化、高機能化、高速化および低消費電力化が要求されているLSIについては、高品質を維持するためにも設計作業の効率化は重要である。
一方で、LSI設計のレイアウト設計においては、遅延、配線間隔、消費電力、クロストークノイズなどに関する設計制約を満たす必要がある。特に、クロストークノイズについては、一方の配線が並走する他方の配線から受けるノイズによって回路の誤動作を引き起こすため注意深く対処する必要がある。
一般に、クロストークノイズを考慮した配線修正の手法としては、バッファを挿入する、配線間隔を広げる、配線層を変更する、駆動セルの種類を変更する、並走距離を短くするなどの手法がある。これら手法のうち、バッファを挿入する手法が最も効果的であり、周辺の配線に対する影響が小さい。
このため、ASIC(Application Specific Integrated Circuit)などのタイミング制約に余裕のあるチップでは、ほとんどのクロストークエラー対策がバッファ挿入によっておこなわれている。ところが、プロセッサのようなチップでは、バッファ挿入によるクロストークエラー対策をおこなうことができない。
その理由としては、例えば、動作周波数が高いためタイミング制約に余裕がない、また、チップ面積に対するセル密度が高いため新たにバッファを挿入する場所を確保することができないなどが挙げられる。このため、クロストークエラー対策として、バッファ挿入をおこなわない手法が求められており、様々な手法が開示されている。
例えば、下記特許文献1には、配線パターンに基づいて回路動作させた場合に発生するノイズを解析し、その解析結果および配線パターンに基づいて、その配線パターン内のノイズの発生箇所を特定する。そして、そのノイズ発生箇所をディスプレイに表示し、該ノイズ発生箇所の配線パターンが編集される都度、編集後の配線パターンのノイズ値を解析して表示する技術が記載されている。
また、下記特許文献2には、隣接する配線層の間に発生するクロストークエラーを対象として、詳細配線前に、概略配線された配線パターン内のノイズの発生箇所を検出し、その発生箇所のアグレッサ配線に対して斜め配線を使用した事前配線を適用する技術が記載されている。
また、下記特許文献3には、回路内でクロストークエラーの原因となるアグレッサ配線とビクティム配線とのペアを、相対距離を維持したまま他の場所にコピーし、コピー元(アグレッサ配線とビクティム配線とのペア)が形成されていた場所にダミー配線を追加することで、コピー前の配線間の容量を補償する記述が記載されている。
特開平10−74216号公報 特開2006−147894号公報 特開2006−215688号公報
しかしながら、上述した特許文献1〜3の従来技術によれば、クロストークエラーが発生したエラー箇所の配線パターンを修正することで、エラー箇所のクロストークノイズがどの程度解消されるのかを考慮していない。したがって、配線パターンの修正により解消されるクロストークノイズが小さい場合には、結果的に多くの修正回数が必要となり作業工数が増大してしまう。
また、多くのエラー箇所の配線パターンを修正することで、それまでクロストークエラーが発生していなかった箇所に新たなクロストークエラーを発生させ、作業工数の増大化を招く可能性があった。このように、従来の手法では作業工数の増大による作業効率の低下を招き、レイアウト設計にかかる設計期間が増大するという問題があった。
この発明は、上述した従来技術による問題点を解消するため、配線構造の変更によるクロストークノイズ値の減少量を考慮してエラー箇所の配線修正をおこなうことにより、LSI設計の作業効率を向上させ、設計期間の短縮化を図ることができる設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法は、設計対象回路の中から、クロストーク解析によりエラーが発生したアグレッサ配線とビクティム配線とからなる1対のエラーセグメントを特定し、特定されたエラーセグメントの配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出し、算出された算出結果に基づいて、前記エラーセグメントの配線構造を決定し、前記エラーセグメントの配線構造を決定された配線構造に修正し、修正された修正結果を出力することを要件とする。
この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法によれば、1対のエラーセグメントの配線構造を変更することによるクロストークノイズ値の減少量を考慮して配線構造を修正することにより、配線修正によるクロストークノイズ値の削減効果を向上させることができる。
また、この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法において、特定されたエラーセグメントのビクティム配線の配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出し、算出された算出結果に基づいて、前記ビクティム配線の配線構造を決定することとしてもよい。
この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法によれば、1対のエラーセグメントのアグレッサ配線およびビクティム配線のうち、配線構造の変更により周囲の配線に与える影響が少ないビクティム配線の配線構造を優先して修正することができる。
また、この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法において、予め設定された配線構造の変更に関する変更ルールと算出された算出結果とに基づいて、前記エラーセグメントの配線構造を決定することとしてもよい。
この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法によれば、配線構造を特徴付ける配線幅、配線間隔、並走距離、配線層および駆動セルなどの複数の要素のうち、任意の要素を変更対象として設定することができる。
また、この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法において、前記エラーセグメントの配線構造を、算出されたクロストークノイズ値の減少量が最大となる配線構造に決定することとしてもよい。
この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法によれば、1対のエラーセグメントの配線構造を、配線修正によるクロストークノイズ値の削減効果が最大となる配線構造に修正することができる。
また、この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法において、前記エラーセグメントの配線構造を用いて、クロストークエラーが発生する配線構造とクロストークノイズ値とを対応付けて記憶するテーブルを参照することにより、前記減少量を算出することとしてもよい。
この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法によれば、予め作成されたテーブルの記憶内容を用いてクロストークノイズ値の減少量を簡易的に見積もることにより算出処理を簡素化することができる。
また、この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法において、前記設計対象回路の中から、クロストーク解析によりエラーが発生したエラー箇所のうちクロストークノイズ値が予め設定された閾値以上となるエラー箇所の1対のエラーセグメントを特定することとしてもよい。
この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法によれば、修正対象とするエラー箇所を、設計対象回路の誤動作を引き起こす程度のクロストークノイズが発生しているエラー箇所に絞り込むことができる。
また、この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法において、前記エラーセグメントの配線構造が修正された修正後のエラー箇所のクロストークノイズ値が予め設定された閾値以上か否かを判定し、前記エラーセグメントの配線構造が修正された修正後のエラーセグメントの配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出することとしてもよい。
この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法によれば、エラー箇所のクロストークノイズが設計対象回路の誤動作を引き起こさない程度に改善されるまで、算出処理、決定処理および修正処理を繰り返し実行することができる。
この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法によれば、配線構造の変更によるクロストークノイズ値の減少量を考慮してエラー箇所の配線修正をおこなうことにより、LSI設計の作業効率を向上させ、設計期間の短縮化を図ることができるという効果を奏する。
以下に添付図面を参照して、この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法の好適な実施の形態を詳細に説明する。
(本実施の形態の概要)
まず、本実施の形態の概要について説明する。本実施の形態では、タイミング制約の厳しいプロセッサなどのLSI設計において、クロストーク解析によるクロストークエラーを効率的に改善する手法を提案する。
図1は、本実施の形態の概要を示す説明図である。図1において、まず、設計対象回路100の中から、クロストーク解析によりクロストークエラーが発生している任意のエラー箇所E1〜Ejを特定する。具体的には、例えば、クロストーク解析の解析結果を用いて、複数のエラー箇所E1〜Ejのうちクロストークノイズ値が最大のエラー箇所Eiを特定する。
つぎに、エラー箇所Eiの中から、クロストークエラーを引き起こしているセグメントの組み合わせからなる1対のエラーセグメントEi−1,Ei−2を特定する。このとき、セグメントの組み合わせが複数存在する場合には、例えば、クロストークノイズ値が最大の1対のエラーセグメントEi−1を特定する。
このあと、1対のエラーセグメントEi−1の配線構造を変更することで減少するクロストークノイズ値の減少量を見積もる。具体的には、例えば、配線構造を特徴付ける配線幅、配線間隔、並走距離、配線層および駆動セルを変更した場合の変更後の配線構造ごとにクロストークノイズ値の減少量を見積もる。
つぎに、その見積もり結果に基づいて、変更すべき1対のエラーセグメントEi−1の配線構造を決定する。例えば、クロストークノイズ値の減少量が最大となる配線構造に決定する。そして、1対のエラーセグメントEi−1の配線構造を、決定された配線構造に修正する。
このように、クロストークノイズ値の減少量を考慮して配線構造を修正することにより、配線修正によるクロストークノイズ値の削減効果を向上させることができる。さらに、上述の処理を設計対象回路100内の各エラー箇所E1〜Ejに施すことで、回路全体のクロストークノイズを効率的かつ効果的に削減することができる。
また、配線修正する都度、設計対象回路100が誤動作しない程度にクロストークエラーが解消されているのかをクロストーク解析により繰り返し確認する必要がある。上述した手法によれば、1回の修正作業でクロストークノイズが効果的に削減されているため、結果的にクロストーク解析の実行回数が少なくなり、クロストーク対策にかかる作業時間および作業負担の軽減化を図ることができる。
(設計支援装置のハードウェア構成)
つぎに、本実施の形態にかかる設計支援装置のハードウェア構成について説明する。図2は、設計支援装置のハードウェア構成を示す説明図である。図2において、設計支援装置200は、コンピュータ本体210と、入力装置220と、出力装置230と、から構成されており、不図示のルータやモデムを介してLAN(Local Area Network),WAN(Wide Area Network)やインターネットなどのネットワーク240に接続可能である。
コンピュータ本体210は、CPU(Central Processing Unit),メインメモリ,インターフェースなどを有する。CPUは、設計支援装置200の全体の制御を司る。メインメモリには、RAM(Random Access Memory)などが用いられる。また、補助記憶装置としてHDD(Hard Disk Drive),光ディスク211,フラッシュメモリなどが備えられる。ただし、必ずしもコンピュータ本体210内に構成する必要はない。メインメモリはCPUのワークエリアとして使用される。
また、HDDには各種プログラムが格納されており、CPUからの命令に応じてメインメモリにロードされる。光ディスク211は光ディスクドライブによりデータのリード/ライトが制御される。インターフェースは、入力装置220からの入力、出力装置230への出力、ネットワーク240に対する送受信の制御をおこなう。
また、入力装置220としては、キーボード221、マウス222、スキャナ223などがある。キーボード221は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式であってもよい。マウス222は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。スキャナ223は、画像を光学的に読み取る。読み取られた画像は画像データとして取り込まれ、コンピュータ本体210内のメモリに格納される。なお、スキャナ223にOCR機能を持たせてもよい。
また、出力装置230としては、ディスプレイ231、スピーカ232、プリンタ233などがある。ディスプレイ231は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。また、スピーカ232は、効果音や読み上げ音などの音声を出力する。また、プリンタ233は、画像データや文書データを印刷する。
(設計対象回路の回路情報)
つぎに、設計支援装置200に用いられる設計対象回路の回路情報について説明する。ここでは、図1に示した設計対象回路100の回路情報について説明する。図3は、回路情報の一例を示す説明図である。図3において、回路情報300は、設計対象回路100に関する配置情報310および配線情報320を有している。
具体的には、配置情報310は、設計対象回路のレイアウト上に配置されたセルごとに、セル名、セルタイプ、セル座標、端子名および端子座標に関する情報を有している。セル名は、セルを識別する識別子である。セルタイプは、セルの駆動能力などを特定する種類である。
セル座標は、レイアウト上のセルの座標位置である。この座標位置は、セル内の1点(例えば、セルの中心点)を代表して表わしている。端子名は、セルの端子を識別する識別子である。端子座標は、レイアウト上の端子の座標位置である。ここで、セルC1を例に挙げると、セルタイプはT1、セル座標は(XC1,YC1)、端子名はP11,P12、端子座標はそれぞれ(XP11,YP11),(XP12,YP12)である。
また、配線情報320は、設計対象回路のレイアウト上のネットごとに、ネット名、接続端子名、およびネット内のセグメントとビアに関する情報を有している。ネット名は、ネットを識別する識別子である。ネットとは、複数のセルから構成される回路部分である。接続端子名は、ネット内のセル間を接続する端子を識別する識別子である。
セグメントとは、ネット内の配線のうち1つの配線層で真っ直ぐに形成された連続部分である。ここでは、セグメント情報として、セグメント名、配線幅、両端座標、配線層に関する情報を有している。セグメント名は、セグメントを識別する識別子である。配線幅は、セグメントの配線幅である。両端座標は、セグメントの両端の座標位置である。配線層は、セグメントが形成されている配線層である。
また、ビアとは、多層配線における下層の配線と上層の配線を電気的につなぐ接続領域である。ここでは、ビア情報として、ビア座標、配線層に関する情報を有している。ビア座標は、ビアが配置されている座標位置である。配線層は、ビアが配置されている配線層である。
ここで、ネットN1を例に挙げると、ネットN1はセグメントS11,S12,S13の区間に分かれている。例えば、セグメントS11の両端座標は(XaS11,YaS11)−(XbS11,YbS11)、配線層はLS11であり、また、ビアのビア座標は(XV11,YV11)、配線層はLV11である。
(エラー箇所の具体例)
ここで、クロストークエラーが発生したエラー箇所の具体例について説明する。図4は、エラー箇所の具体例を示す回路図である。図4において、図1に示したエラー箇所Eiの回路図が示されている。具体的には、エラー箇所Eiは、ネットN7とネットN8とネットN9とから構成されている。ここでは、ネットN8,N9がネットN7に対してクロストークノイズの影響を及ぼしている。
より具体的には、ネットN8のセグメントS81がネットN7のセグメントS72に対してクロストークノイズの影響を及ぼしている。さらに、ネットN9のセグメントS92がネットN7のセグメントS72に対してクロストークノイズの影響を及ぼしている。なお、図4中太線は、クロストークエラーが発生しているエラー区間を表わしている。
(クロストーク解析の解析結果)
つぎに、設計支援装置200に用いられるクロストーク解析の解析結果について説明する。図5は、クロストーク解析の解析結果の一例を示す説明図である。図5において、解析結果500は、設計対象回路100のクロストーク解析によりエラーが発生したエラー箇所に関するクロストーク情報500−1〜500−jを有している。
具体的には、クロストーク情報500−1〜500−jは、エラー箇所ごとに、エラーIDおよびノイズ値を有している。エラーIDは、エラー箇所を識別する識別子である。ノイズ値は、エラー箇所のクロストークノイズ値である。
さらに、クロストーク情報500−1〜500−jは、エラー箇所の1対のエラーセグメントごとに、エラーID、セグメント、種別、ネット、ノイズ値、エラー区間の両端座標および並走距離に関する情報を有している。エラーIDは、1対のエラーセグメントを識別する識別子である。セグメントは、1対のエラーセグメントを構成するセグメントである。
種別は、クロストークノイズの影響を及ぼすアグレッサまたはクロストークノイズの影響を受けるビクティムを識別する識別子である。ネットは、各セグメントが属するネットである。ノイズ値は、1対のエラーセグメントのクロストークノイズ値である。エラー区間の両端座標は、クロストークエラーが発生したアグレッサ配線またはビクティム配線の両端座標である。
アグレッサ配線とは、他の配線に対してクロストークノイズの影響を及ぼす配線である。また、ビクティム配線とは、アグレッサ配線によりクロストークノイズの影響を受ける配線である。また、並走距離は、エラー区間の両端座標から算出されるエラー区間の距離である。
ここで、クロストーク情報500−i(図4に示したエラー箇所Ei)を例に挙げると、ノイズ値NZiのクロストークエラーが発生している。詳細化すると、エラー箇所Ei内のエラーセグメントEi−1およびエラーセグメントEi−2でクロストークエラーが発生している。なお、エラー箇所Eiのノイズ値NZiは、エラーセグメントEi−1のノイズ値NZi−1と、エラーセグメントEi−2のノイズ値NZi−2とを加算した値となる。
例えば、エラーセグメントEi−1では、ネットN8のセグメントS81がネットN7のセグメントS72に対してクロストークノイズの影響を及ぼしている。また、アグレッサ配線の両端座標は(Xa11,Ya11)−(Xa12,Ya12)、ビクティム配線の両端座標は(Xv11,Yv11)−(Xv12,Yv12)である。また、並走距離はDi1である。
(設計支援装置の機能的構成)
つぎに、設計支援装置200の機能的構成について説明する。図6は、設計支援装置の機能的構成を示すブロック図である。図6において、設計支援装置200は、特定部601と、取得部602と、算出部603と、決定部604と、修正部605と、出力部606と、判定部607と、を備えている。
これら各機能601〜607は、設計支援装置200のHDDに記憶された当該機能601〜607に関するプログラムをCPUに実行させることにより、または、入出力I/Fを介して、当該機能を実現することができる。また、各機能601〜607からの出力データは上記HDDや光ディスク211、フラッシュメモリなどの記憶部に保持される。また、図6中矢印で示した接続先の機能は、接続元の機能からの出力データを上記記憶部から読み込んで、当該機能に関するプログラムをCPUに実行させるものとする。
まず、特定部601は、設計対象回路の中から、クロストーク解析によりエラーが発生したアグレッサ配線とビクティム配線とからなる1対のエラーセグメントを特定する機能を有する。具体的には、例えば、設計対象回路のクロストーク解析の解析結果を用いて、1対のエラーセグメントを特定する。
より詳細に説明すると、例えば、図5に示した解析結果500から任意のクロストーク情報500−1〜500−jを抽出することで、設計対象回路100の中からクロストーク解析によりエラーが発生した任意のエラー箇所E1〜Ejを特定する。このとき、クロストークノイズ値が最大のエラー箇所E1〜Ej(ここでは、エラー箇所Ei)を特定することとしてもよい。
例えば、エラー箇所Eiが特定されると、このあと、エラー箇所Eiの中からアグレッサ配線とビクティム配線とからなる1対のエラーセグメントEi−1,Ei−2を特定する。このとき、クロストークノイズ値が最大の1対のエラーセグメントEi−1,Ei−2(ここでは、1対のエラーセグメントEi−1)を特定することとしてもよい。
取得部602は、設計対象回路の回路情報の中から、特定部601によって特定された1対のエラーセグメントに関する配線構造情報を取得する機能を有する。回路情報とは、設計対象回路のレイアウト上に配置されるセルの配置情報および配線情報を含む情報である。
この回路情報は、例えば、設計支援装置200に直接入力することとしてもよく、また、不図示の外部装置からの取得、不図示のデータベースやライブラリからの抽出によって取得することとしてもよい。例えば、特定部601によってエラーセグメントEi−1が特定された場合、取得部602は、図3に示した回路情報300の中から、エラーセグメントEi−1に関する配置情報310および配線情報320を取得することとなる。
算出部603は、特定部601によって特定されたエラーセグメントの配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出する機能を有する。配線構造は、例えば、配線幅、配線間隔、並走距離、配線層および駆動セルの少なくともいずれかによって特徴付けられる。
また、エラーセグメントの配線構造とは、1対のエラーセグメントのいずれか一方のセグメントの配線構造であってもよく、また、双方のセグメントの配線構造であってもよい。具体的には、配線幅は、1対のエラーセグメントのアグレッサ配線またはビクティム配線の配線幅である。配線間隔は、アグレッサ配線とビクティム配線との配線間隔である。並走距離は、アグレッサ配線とビクティム配線とが並走するエラー区間の距離である。配線層は、アグレッサ配線またはビクティム配線が属する配線層である。駆動セルは、アグレッサ配線またはビクティム配線を含むセグメントの駆動セルである。
算出部603による算出処理の具体例としては、例えば、特定部601によって特定されたエラーセグメントの配線構造を用いて、クロストークエラーが発生する配線構造とクロストークノイズ値とを対応付けて記憶するテーブルを参照することにより、変更後の配線構造ごとにクロストークノイズ値の減少量を算出することとしてもよい。
このとき、算出部603は、1対のエラーセグメントのビクティム配線の配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出することとしてもよい。一般的に配線構造を変更する場合、クロストークノイズの影響を受ける側を変更するほうが周囲の配線に与える影響が少ないため、ビクティム配線の配線構造を優先して変更することが好ましい。
ここで、算出部603による算出処理に用いられるテーブルについて説明する。図7は、テーブルの記憶内容を示す説明図である。なお、図面では、記憶内容の一部を抜粋して表示している。図7において、テーブル700には、クロストークエラーが発生する配線構造P1〜P6ごとに、該配線構造を特徴付ける配線幅、配線間隔、並走距離、配線層、駆動セルおよびノイズ値が記憶されている。
テーブル700は、例えば、配線構造が「P1」から「P2」に変更されると、クロストークノイズ値が「3.00」から「1.35」になることを表わしている。つまり、配線間隔を1[grid]から2[grid]に変更することで、クロストークノイズ値を「1.65」減少させることができる。
なお、テーブル700に記憶するクロストークノイズ値は、過去のクロストーク解析の解析結果などから簡易的に見積もることとしてもよい。この場合、正確にクロストークノイズ値を計算していないため、実際のクロストークノイズ値との誤差が生じてしまう可能性がある。しかし、ここではクロストークノイズ値の減少量に着目するため、最終的なクロストークノイズ値には大きな誤差は生じない。
また、クロストークノイズ値の減少量は設計対象回路のテクノロジによって決まるものであるため、同じテクノロジであれば、異なる設計対象回路であっても同じテーブル700を用いることができる。なお、テーブル700は、RAM,HD,光ディスク211(図2参照)などの記憶部を用いてその機能を実現する。
以下、エラーセグメントEi−1のビクティム配線(セグメントS72)を例に挙げてクロストークノイズ値の減少量を算出する。具体的には、算出部603は、取得部602によって取得されたエラーセグメントEi−1に関する配線構造情報を用いて、テーブル700を参照することにより、変更後の配線構造ごとにクロストークノイズ値の減少量を算出する。
より具体的には、まず、セグメントS72の配線構造と一致する配線構造を配線構造P1〜P6の中から選択する。ここでは、配線構造情報から特定されるセグメントS72の配線幅が2[grid]、配線間隔が1[grid]、並走距離(クロストーク情報500−iから特定)が500[μm]、配線層がLC、駆動セルがAとする。この場合、セグメントS72の配線構造は配線構造P1と一致するため配線構造P1が選択される。
このあと、配線構造P1を他の配線構造P2〜P6に変更することで減少するクロストークノイズ値の減少量をそれぞれ算出する。例えば、配線構造P2に変更(配線間隔を2[grid]に変更)すると、クロストークノイズ値の減少量は「3.00−1.35=1.65」となる。このように、他の配線構造P2〜P6に変更した場合の減少量をそれぞれ算出する。
なお、テーブル700にセグメントS72の配線構造と一致する配線構造が記憶されていない場合には、その都度、セグメントS72の配線構造に相当する配線構造のノイズ値を算出することとしてもよい。ここで、セグメントS72の並走距離が400[μm]であり、それ以外については配線構造P1と一致する場合を例に挙げる。
この場合、セグメントS72の配線構造と同一の配線構造のノイズ値として、配線構造P1のノイズ値「3.00」と、並走距離が300[μm]であり、それ以外については配線構造P1と一致する配線構造P3のノイズ値「2.64」とを加算し、2で除算した値「2.82」を採用することとしてもよい。このように、予め作成されたテーブル700の記憶内容を用いてクロストークノイズ値の減少量を簡易的に見積もることにより、算出部603による算出処理を簡素化することができる。
図6の説明に戻り、算出部603による算出処理の他の具体例としては、例えば、取得部602によって取得されたエラーセグメントに関する配線構造情報を用いて、配線構造を特徴付けるパラメータを変更することで、変更後の配線構造ごとにクロストークノイズ値の減少量を算出することとしてもよい。
より詳細に説明すると、例えば、配線構造を特徴付ける配線幅、配線間隔、並走距離をパラメータとしてクロストークノイズ値を求める方程式(例えば、下記式(1))をたてる。ただし、Kはクロストークノイズ値、Xは配線幅、Yは配線間隔、Zは並走距離、a,b,cは定数)である。
K=aX+bY+cZ …(1)
このあと、例えば、パラメータY、Zを固定して、パラメータXを変化させることにより、配線幅が変化したときのクロストークノイズ値を求める。そして、求めたクロストークノイズ値と元のエラーセグメントのクロストークノイズ値とを比較して減少量を算出することとしてもよい。なお、上記式の定数a,b,cには、例えば、過去のクロストーク解析の解析結果から経験的に求めた数値を採用することができる。
決定部604は、算出部603によって算出された算出結果に基づいて、特定部601によって特定されたエラーセグメントの配線構造を決定する機能を有する。具体的には、例えば、エラーセグメントの配線構造を、算出部603によって算出されたクロストークノイズ値の減少量が最大となる配線構造に決定することとしてもよい。これにより、配線修正によるクロストークノイズ値の削減効果が最大となる配線構造に決定することができる。
また、決定部604は、上記算出部603により、ビクティム配線の配線構造に基づいてクロストークノイズ値の減少量が算出された場合には、その算出結果に基づいてビクティム配線の配線構造を決定することとなる。一方で、アグレッサ配線の配線構造に基づいてクロストークノイズ値の減少量が算出された場合には、その算出結果に基づいてアグレッサ配線の配線構造を決定することとなる。
ここで、テーブル700を用いて算出されたエラーセグメントEi−1のセグメントS72に関する減少量を例に挙げると、セグメントS72の配線構造(配線構造P1)を、クロストークノイズ値の減少量が最大(ここでは、「1.97」)である配線構造P4(配線層をLCからLEに変更)に決定することとなる。
また、決定部604は、予め設定された配線構造の変更に関する変更ルールと算出部603によって算出された算出結果とに基づいて、エラーセグメントの配線構造を決定することとしてもよい。変更ルールは、例えば、変更対象の優先順位を規定するものである。具体的には、例えば、配線構造を特徴付ける配線幅、配線間隔、並走距離、配線層および駆動セルなどの複数の要素のうち、任意の要素を変更対象として設定することができる。
また、デザインルール違反とならない変更のみを許可する変更ルールを設定することとしてもよい。より具体的には、例えば、1対のエラーセグメントの配線構造を、配線間隔または駆動セルを変更する配線構造のうちクロストークノイズ値の減少量が最大となる配線構造に決定することができる。なお、変更ルールは、例えば、図2に示したキーボード221やマウス222などの入力装置220をユーザが操作することで、任意に設定可能である。
修正部605は、エラーセグメントの配線構造を、決定部604によって決定された配線構造に修正する機能を有する。具体的には、例えば、決定部604によって決定された配線構造に従って、取得部602によって取得されたエラーセグメントの配線構造情報の内容を修正する。
修正部605による修正例としては、例えば、1対のエラーセグメントのビクティム配線またはアグレッサ配線の配線幅、配線層、駆動セルの変更、あるいは、ビクティム配線とアグレッサ配線との配線間隔、並走距離の変更などが挙げられる。
ここで、図1に示したエラーセグメントEi−1を例に挙げて、修正後のエラーセグメントEi−1について説明する。図8は、修正部による修正例を示す説明図である。図8において、エラーセグメントEi−1のセグメントS72とセグメントS81との配線間隔が1[grid]から2[grid]に修正されている。具体的には、例えば、セグメントS81を動かさずに、セグメントS72を引き離すことにより修正する。
また、セグメントS72を動かさずに、セグメントS81を引き離すことにより修正することとしてもよい。また、セグメントS72およびセグメントS81をともに動かすことにより修正することとしてもよい。このように、セグメントS72とセグメントS81との間隔を広げることにより、クロストークエラーを改善することができる。
出力部606は、修正部605によって修正された修正結果を出力する機能を有する。具体的には、例えば、修正部605による修正が反映された設計対象回路を出力することとしてもよく、また、配線構造が修正された修正後のエラーセグメントを出力することとしてもよい。
より具体的には、例えば、回路情報300にエラーセグメントEi−1の修正が反映された回路情報を出力することとしてもよく、また、図8に示した修正後のエラーセグメントi−1を表わす回路情報を出力することとしてもよい。なお、出力部606による出力形式は、ディスプレイ231での画面表示、プリンタ233での印刷出力、HDDや光ディスク211、フラッシュメモリなどの記憶部へのデータ出力(保存)、外部のコンピュータ装置への送信のいずれであってもよい。
ここで、出力部606によって出力される修正結果の具体例について説明する。図9は、修正結果の具体例を示す説明図である。図9において、回路情報900は、修正部605によって配線構造が修正されたエラーセグメントEi−1の修正結果である。なお、図面では、修正された箇所にハッチが形成されている。
ここでは、エラーセグメントEi−1において、セグメントS81を動かさずにセグメントS72を引き離すことにより、セグメントS72とセグメントS81との配線間隔が変更されている。このため、セグメントS72の両端座標((XaS72',YaS72')−(XbS72',YbS72'))が変更されている。さらに、セグメントS72の配置位置が変更となることにより、セグメントS71の終点座標(XbS71',YbS71')およびセグメントS73の始点座標(XaS73',YaS73')が変更されている。
図6の説明に戻り、特定部601は、クロストーク解析によりエラーが発生したエラー箇所のうち、クロストークノイズ値が予め設定された閾値以上となるエラー箇所の1対のエラーセグメントを特定することとしてもよい。これにより、修正対象とするエラー箇所を、設計対象回路の誤動作を引き起こす程度のクロストークノイズが発生しているエラー箇所に絞り込むことができる。
また、上記閾値は、例えば、図2に示したキーボード221やマウス222などの入力装置220をユーザが操作することで、任意に設定可能である。具体的には、例えば、エラーセグメントのクロストークノイズ値が設計対象回路の誤動作を引き起こさない程度の値となるように閾値を設定する。
判定部607は、修正部605によって1対のエラーセグメントの配線構造が修正された修正後のエラー箇所のクロストークノイズ値が予め設定された閾値以上か否かを判定する機能を有する。具体的には、例えば、算出部603によって算出されたエラーセグメントEi−1の減少量が反映されたエラー箇所Eiのクロストークノイズ値が閾値以上か否かを判定する。
また、上記算出部603、決定部604および修正部605は、判定部607によって閾値以上と判定された場合、算出処理、決定処理および修正処理を繰り返し実行する機能を有する。すなわち、エラーセグメントのクロストークノイズ値が設計対象回路の誤動作を引き起こさない程度に改善されるまで、各機能部603〜607による処理を繰り返すこととなる。
(設計支援装置の設計支援処理手順)
つぎに、本実施の形態にかかる設計支援装置200の設計支援処理手順について説明する。図10は、設計支援装置の設計支援処理手順の一例を示すフローチャートである。図10のフローチャートにおいて、まず、設計対象回路の回路情報およびクロストーク解析の解析結果が入力されたか否かを判断する(ステップS1001)。
ここで、回路情報および解析結果が入力されるのを待って(ステップS1001:No)、入力された場合(ステップS1001:Yes)、特定部601により、入力された解析結果を用いて、クロストーク解析によりエラーが発生したエラー箇所のうち、クロストークノイズ値が予め設定された閾値以上となる任意のエラー箇所を特定する(ステップS1002)。
つぎに、特定部601により、特定されたエラー箇所内の任意の1対のエラーセグメントを特定し(ステップS1003)、取得部602により、ステップS1001において入力された回路情報の中から、特定された1対のエラーセグメントに関する配線構造情報を取得する(ステップS1004)。
このあと、算出部603により、取得された1対のエラーセグメントの配線構造情報に基づいて、配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出する(ステップS1005)。具体的には、例えば、図7に示したテーブル700を用いて減少量を算出してもよく、また、上記式(1)を用いて減少量を算出してもよい。
つぎに、決定部604により、算出部603によって算出された算出結果に基づいて、1対のエラーセグメントの配線構造を決定する(ステップS1006)。このとき、例えば、予め設定された配線構造の変更に関する変更ルールに従って、1対のエラーセグメントの配線構造を決定することとしてもよい。
そして、修正部605により、1対のエラーセグメントの配線構造を、決定部604によって決定された配線構造に修正する(ステップS1007)。このあと、判定部607により、1対のエラーセグメントの配線構造が修正された修正後のエラー箇所のクロストークノイズ値が予め設定された閾値以上か否かを判定する(ステップS1008)。
ここで、閾値以上と判定された場合(ステップS1008:Yes)、ステップS1003に戻り一連の処理を繰り返す。このとき、既に配線構造情報が取得された1対のエラーセグメントとは異なる他の1対のエラーセグメントを修正対象としてもよい。また、修正部605による修正内容が反映された配線構造情報を取得し、新たに配線構造を修正してもよい。
一方、閾値未満と判定された場合(ステップS1008:No)、クロストークノイズ値が閾値以上となるエラー箇所のうち未特定のエラー箇所があるか否かを判断する(ステップS1009)。ここで、未特定のエラー箇所がある場合には(ステップS1009:Yes)、ステップS1002に戻り、特定部601により、未特定のエラー箇所のうち、任意のエラー箇所を特定する(ステップS1002)。
一方、未特定のエラー箇所がない場合には(ステップS1009:No)、出力部606により、修正部605によって修正された修正結果を出力して(ステップS1010)、本フローチャートによる一連の処理を終了する。
なお、ステップS1008において、複数回(例えば、5回)連続して閾値以上と判定された場合には、それ以降ステップS1003に戻ることなく強制的にステップS1009に移行することとしてもよい。これにより、1つのエラー箇所に対する処理時間を削減することができるとともに、閾値未満となる修正ができないエラー箇所での無限ループを回避することができる。
以上説明した本実施の形態によれば、エラー箇所内の1対のエラーセグメントの配線構造を変更することによるクロストークノイズ値の減少量を考慮して配線構造を修正することができる。これにより、配線修正によるクロストークノイズ値の削減効果を向上させることができる。
また、1対のエラーセグメントのアグレッサ配線およびビクティム配線のうち、配線構造の変更により周囲の配線に与える影響が少ないビクティム配線の配線構造を優先して修正することができる。これにより、配線修正により新たなクロストークエラーが発生するなどの不具合を防ぐことができる。
また、配線構造の変更に関する変更ルールを、デザインルールなどに合わせて任意に設定することができるため、設計対象回路に要求される制約を満たす配線修正をおこなうことができる。また、1対のエラーセグメントの配線構造を、クロストークノイズ値の減少量が最大となる配線構造に修正することにより、配線修正によるクロストークノイズ値の削減効果が最大となる配線構造に修正することができる。
また、変更後の配線構造ごとのクロストークノイズ値の減少量を、予め作成されたテーブルの記憶内容を用いて簡易的に見積もることにより算出処理を簡素化することができる。さらに、修正対象とするエラー箇所を、設計対象回路の誤動作を引き起こす程度のクロストークノイズが発生しているエラー箇所に絞り込むことで、修正不要なエラー箇所に対する無駄な処理を削減することができる。
また、本実施の形態による手法により、エラー箇所のクロストークノイズが効率的かつ効果的に改善されるため、以降におけるクロストーク解析の実行回数を少なくすることができる。この結果、クロストーク対策にかかる作業時間および作業負担の軽減化を図ることができる。さらに、バッファ挿入をおこなうことなくクロストークノイズを効率的かつ効果的に改善することができるため、タイミング制約の厳しいプロセッサにも適用することができる。
このように、この設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法によれば、配線構造の変更によるクロストークノイズ値の減少量を考慮してエラー箇所の配線修正をおこなうことにより、LSI設計の作業効率を向上させ、設計期間の短縮化を図ることができる。
なお、本実施の形態で説明した設計支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、CD−ROM、MO、DVDなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
また、本実施の形態で説明した設計支援装置200は、スタンダードセルやストラクチャードASIC(Application Specific Integrated Circuit)などの特定用途向けIC(以下、単に「ASIC」と称す。)やFPGAなどのPLD(Programmable Logic Device)によっても実現することができる。具体的には、たとえば、上述した設計支援装置200の機能601〜607をHDL記述によって機能定義し、そのHDL記述を論理合成してASICやPLDに与えることにより、設計支援装置200を製造することができる。
上述した実施の形態に関し、さらに以下の付記を開示する。
(付記1)コンピュータを、
設計対象回路の中から、クロストーク解析によりエラーが発生したアグレッサ配線とビクティム配線とからなる1対のエラーセグメントを特定する特定手段、
前記特定手段によって特定されたエラーセグメントの配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出する算出手段、
前記算出手段によって算出された算出結果に基づいて、前記エラーセグメントの配線構造を決定する決定手段、
前記エラーセグメントの配線構造を前記決定手段によって決定された配線構造に修正する修正手段、
前記修正手段によって修正された修正結果を出力する出力手段、
として機能させることを特徴とする設計支援プログラム。
(付記2)前記算出手段は、
前記特定手段によって特定されたエラーセグメントのビクティム配線の配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出し、
前記決定手段は、
前記算出手段によって算出された算出結果に基づいて、前記ビクティム配線の配線構造を決定することを特徴とする付記1に記載の設計支援プログラム。
(付記3)前記決定手段は、
予め設定された配線構造の変更に関する変更ルールと前記算出手段によって算出された算出結果とに基づいて、前記エラーセグメントの配線構造を決定することを特徴とする付記1または2に記載の設計支援プログラム。
(付記4)前記決定手段は、
前記エラーセグメントの配線構造を前記算出手段によって算出されたクロストークノイズ値の減少量が最大となる配線構造に決定することを特徴とする付記1または2に記載の設計支援プログラム。
(付記5)前記算出手段は、
前記エラーセグメントの配線構造を用いて、クロストークエラーが発生する配線構造とクロストークノイズ値とを対応付けて記憶するテーブルを参照することにより、前記減少量を算出することを特徴とする付記1〜4のいずれか一つに記載の設計支援プログラム。
(付記6)前記配線構造は、配線幅、配線間隔、並走距離、配線層および駆動セルの少なくともいずれかによって特徴付けられることを特徴とする付記1〜5のいずれか一つに記載の設計支援プログラム。
(付記7)前記特定手段は、
前記設計対象回路の中から、クロストーク解析によりエラーが発生したエラー箇所のうちクロストークノイズ値が予め設定された閾値以上となるエラー箇所の1対のエラーセグメントを特定することを特徴とする付記1〜6のいずれか一つに記載の設計支援プログラム。
(付記8)前記コンピュータを、
前記修正手段によって前記エラーセグメントの配線構造が修正された修正後のエラー箇所のクロストークノイズ値が予め設定された閾値以上か否かを判定する判定手段として機能させ、
前記算出手段は、
前記エラーセグメントの配線構造が修正された修正後のエラーセグメントの配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出することを特徴とする付記7に記載の設計支援プログラム。
(付記9)付記1〜8のいずれか一つに記載の設計支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
(付記10)設計対象回路の中から、クロストーク解析によりエラーが発生したアグレッサ配線とビクティム配線とからなる1対のエラーセグメントを特定する特定手段と、
前記特定手段によって特定されたエラーセグメントの配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出する算出手段と、
前記算出手段によって算出された算出結果に基づいて、前記エラーセグメントの配線構造を決定する決定手段と、
前記エラーセグメントの配線構造を、前記決定手段によって決定された配線構造に修正する修正手段と、
前記修正手段によって修正された修正結果を出力する出力手段と、
を備えることを特徴とする設計支援装置。
(付記11)設計対象回路の中から、クロストーク解析によりエラーが発生したアグレッサ配線とビクティム配線とからなる1対のエラーセグメントを特定する特定工程と、
前記特定工程によって特定されたエラーセグメントの配線構造に基づいて、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出する算出工程と、
前記算出工程によって算出された算出結果に基づいて、前記エラーセグメントの配線構造を決定する決定工程と、
前記エラーセグメントの配線構造を、前記決定工程によって決定された配線構造に修正する修正工程と、
前記修正工程によって修正された修正結果を出力する出力工程と、
を含んだことを特徴とする設計支援方法。
本実施の形態の概要を示す説明図である。 設計支援装置のハードウェア構成を示す説明図である。 回路情報の一例を示す説明図である。 エラー箇所の具体例を示す回路図である。 クロストーク解析の解析結果の一例を示す説明図である。 設計支援装置の機能的構成を示すブロック図である。 テーブルの記憶内容を示す説明図である。 修正部による修正例を示す説明図である。 修正結果の具体例を示す説明図である。 設計支援装置の設計支援処理手順の一例を示すフローチャートである。
符号の説明
200 設計支援装置
300,900 回路情報
310 配置情報
320 配線情報
500 解析結果
601 特定部
602 取得部
603 算出部
604 決定部
605 修正部
606 出力部
607 判定部
700 テーブル

Claims (10)

  1. コンピュータを、
    設計対象回路の中から、クロストーク解析によりエラーが発生したアグレッサ配線とビクティム配線とからなる1対のエラーセグメントを特定する特定手段、
    前記特定手段によって特定されたエラーセグメントの配線構造に基づいて、クロストークエラーが発生する配線構造とクロストークノイズ値とを対応付けて作成されたテーブルの記憶内容を参照することにより、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出する算出手段、
    前記算出手段によって算出された算出結果に基づいて、前記エラーセグメントの配線構造を決定する決定手段、
    前記エラーセグメントの配線構造を前記決定手段によって決定された配線構造に修正する修正手段、
    前記修正手段によって修正された修正結果を出力する出力手段、
    として機能させることを特徴とする設計支援プログラム。
  2. 前記算出手段は、
    前記特定手段によって特定されたエラーセグメントのビクティム配線の配線構造に基づいて、前記テーブルの記憶内容を参照することにより、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出し、
    前記決定手段は、
    前記算出手段によって算出された算出結果に基づいて、前記ビクティム配線の配線構造を決定することを特徴とする請求項1に記載の設計支援プログラム。
  3. 前記決定手段は、
    予め設定された配線構造の変更に関する変更ルールと、前記算出手段によって算出された算出結果とに基づいて、前記エラーセグメントの配線構造を決定することを特徴とする請求項1または2に記載の設計支援プログラム。
  4. 前記決定手段は、
    前記エラーセグメントの配線構造を前記算出手段によって算出されたクロストークノイズ値の減少量が最大となる配線構造に決定することを特徴とする請求項1または2に記載の設計支援プログラム。
  5. 前記算出手段は、
    前記特定手段によって特定されたエラーセグメントのビクティム配線の配線構造に基づいて、前記テーブルの記憶内容を参照することにより、前記エラーセグメントのアグレッサ配線およびビクティム配線のうち、配線構造の変更により周囲の配線に与える影響が少ないビクティム配線の配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出し、
    前記決定手段は、
    前記算出手段によって算出された前記ビクティム配線の配線構造の変更により減少するクロストークノイズ値の減少量に基づいて、前記ビクティム配線の配線構造を決定し、
    前記修正手段は、
    前記ビクティム配線の配線構造を前記決定手段によって決定された配線構造に修正することを特徴とする請求項1〜4のいずれか一つに記載の設計支援プログラム。
  6. 前記配線構造は、配線幅、配線間隔、並走距離、配線層および駆動セルの少なくともいずれかによって特徴付けられることを特徴とする請求項1〜5のいずれか一つに記載の設計支援プログラム。
  7. 前記特定手段は、
    前記設計対象回路の中から、クロストーク解析によりエラーが発生したエラー箇所のうちクロストークノイズ値が予め設定された閾値以上となるエラー箇所の1対のエラーセグメントを特定することを特徴とする請求項1〜6のいずれか一つに記載の設計支援プログラム。
  8. 前記コンピュータを、
    前記修正手段によって前記エラーセグメントの配線構造が修正された修正後のエラー箇所のクロストークノイズ値が予め設定された閾値以上か否かを判定する判定手段として機能させ、
    前記算出手段は、
    前記エラーセグメントの配線構造が修正された修正後のエラーセグメントの配線構造に基づいて、前記テーブルの記憶内容を参照することにより、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出することを特徴とする請求項7に記載の設計支援プログラム。
  9. 設計対象回路の中から、クロストーク解析によりエラーが発生したアグレッサ配線とビクティム配線とからなる1対のエラーセグメントを特定する特定手段と、
    前記特定手段によって特定されたエラーセグメントの配線構造に基づいて、クロストークエラーが発生する配線構造とクロストークノイズ値とを対応付けて作成されたテーブルの記憶内容を参照することにより、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出する算出手段と、
    前記算出手段によって算出された算出結果に基づいて、前記エラーセグメントの配線構造を決定する決定手段と、
    前記エラーセグメントの配線構造を前記決定手段によって決定された配線構造に修正する修正手段と、
    前記修正手段によって修正された修正結果を出力する出力手段と、
    を備えることを特徴とする設計支援装置。
  10. コンピュータが、
    設計対象回路の中から、クロストーク解析によりエラーが発生したアグレッサ配線とビクティム配線とからなる1対のエラーセグメントを特定する特定工程と、
    前記特定工程によって特定されたエラーセグメントの配線構造に基づいて、クロストークエラーが発生する配線構造とクロストークノイズ値とを対応付けて作成されたテーブルの記憶内容を参照することにより、当該配線構造の変更により減少するクロストークノイズ値の減少量を変更後の配線構造ごとに算出する算出工程と、
    前記算出工程によって算出された算出結果に基づいて、前記エラーセグメントの配線構造を決定する決定工程と、
    前記エラーセグメントの配線構造を前記決定工程によって決定された配線構造に修正する修正工程と、
    前記修正工程によって修正された修正結果を出力する出力工程と、
    実行することを特徴とする設計支援方法。
JP2008036145A 2008-02-18 2008-02-18 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法 Expired - Fee Related JP5098688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008036145A JP5098688B2 (ja) 2008-02-18 2008-02-18 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008036145A JP5098688B2 (ja) 2008-02-18 2008-02-18 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法

Publications (2)

Publication Number Publication Date
JP2009193516A JP2009193516A (ja) 2009-08-27
JP5098688B2 true JP5098688B2 (ja) 2012-12-12

Family

ID=41075447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008036145A Expired - Fee Related JP5098688B2 (ja) 2008-02-18 2008-02-18 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法

Country Status (1)

Country Link
JP (1) JP5098688B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3933833B2 (ja) * 1999-12-27 2007-06-20 富士通株式会社 制約条件を自動的に遵守する配線装置および配線プログラムを記録した記録媒体
JP2003288381A (ja) * 2002-03-28 2003-10-10 Nec Corp クロストークノイズ量検証方法及び装置
JP2004013552A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 集積回路装置の配線設計方法,そのシステムおよびそのプログラム
JP2005107664A (ja) * 2003-09-29 2005-04-21 Sharp Corp クロストーク配線チェック方法、クロストーク配線チェックプログラム及び該クロストーク配線チェックプログラムを記録した記録媒体
JP2005294663A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd 半導体集積回路の配線方法
JP4511888B2 (ja) * 2004-07-16 2010-07-28 富士通株式会社 配線パターン作成装置、配線パターン作成方法、配線パターン作成プログラムおよび記録媒体
JP2006344165A (ja) * 2005-06-10 2006-12-21 Fujitsu Ltd レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体
JP2006313572A (ja) * 2006-08-11 2006-11-16 Matsushita Electric Ind Co Ltd クロストークチェック方法

Also Published As

Publication number Publication date
JP2009193516A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
US5724250A (en) Method and apparatus for performing drive strength adjust optimization in a circuit design
JP2954894B2 (ja) 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
US7360180B2 (en) Computer program product, method, and system for hardware model conversion
JP2007034584A (ja) 高位合成装置、自動高位合成方法、高位合成プログラム及びゲートネットリスト自動検証方法
JP5098970B2 (ja) リーク電流分布検証支援プログラム、リーク電流分布検証支援装置およびリーク電流分布検証支援方法
JP4261502B2 (ja) 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体
JP2009211655A (ja) 半導体装置の設計方法、設計プログラム及び設計システム
JP4530731B2 (ja) レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体
JP4706738B2 (ja) 遅延解析装置、遅延解析方法、及びプログラム
JP5098688B2 (ja) 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置、および設計支援方法
JP2010033493A (ja) レイアウト配線混雑予測装置およびその方法、並びにプログラム
JP5167740B2 (ja) 設計支援プログラム、設計支援装置、および設計支援方法
JP5299198B2 (ja) 設計支援プログラム、設計支援装置、および設計支援方法
JP5125385B2 (ja) 検証シナリオ作成プログラム、該プログラムを記録した記録媒体、検証シナリオ作成装置、および検証シナリオ作成方法
JP4985323B2 (ja) レイアウト支援プログラム、該プログラムを記録した記録媒体、レイアウト支援装置、およびレイアウト支援方法
JP2001109784A (ja) 配置配線最適化方法、および装置、ならびに配置配線の最適化に関するプログラムを記録した記録媒体
JP5541011B2 (ja) 最適化ネットリスト作成プログラム、最適化ネットリスト作成装置および最適化ネットリスト作成方法
JP2006344165A (ja) レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体
JP5263393B2 (ja) 設計支援方法、設計支援装置、および設計支援プログラム
JP4998213B2 (ja) 電気特性見積プログラム、電気特性見積装置および電気特性見積方法
US10372870B2 (en) Homotopy optimized parasitic extraction
JP4351245B2 (ja) 遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法
JP2006268478A (ja) クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体
JP2009003545A (ja) 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法
JP2019160108A (ja) ソフトウェアモデル自動作図システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees