JP4706738B2 - 遅延解析装置、遅延解析方法、及びプログラム - Google Patents
遅延解析装置、遅延解析方法、及びプログラム Download PDFInfo
- Publication number
- JP4706738B2 JP4706738B2 JP2008211549A JP2008211549A JP4706738B2 JP 4706738 B2 JP4706738 B2 JP 4706738B2 JP 2008211549 A JP2008211549 A JP 2008211549A JP 2008211549 A JP2008211549 A JP 2008211549A JP 4706738 B2 JP4706738 B2 JP 4706738B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- macro
- delay
- net list
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
c1,c2 クロックパス
1 記憶装置
1a チップネットリスト
1b 任意区域ネットリスト
1c レイアウト後任意区域ネットリスト
1d 任意区域外クロックパス込みの任意区域ネットリスト
1e 任意区域内回路遅延時間情報
1f マクロ切り出し後トップネットリスト
1g クロックスキューテーブル
1h 任意区域切り出し後チップネットリスト
2 データ処理装置
10 遅延解析情報
11 トップネットリスト
12 グローバルクロック分配後トップネットリスト
13 グローバルクロックパス遅延時間情報
14 マクロネットリスト
15 レイアウト後マクロネットリスト
16 マクロ外クロックパス込みのマクロネットリスト
17 セルライブラリ
18 マクロ内回路遅延時間情報
19 遅延制約情報
21 グローバルクロック分配部
22 遅延時間算出部
23 マクロ切り出し部
24 レイアウト部
25 ネットリストマージ部
26 遅延時間算出部
27 CRPR考慮遅延解析部
28 任意区域切り出し部
29 クロックスキューテーブル作成部
51a,51b,51c,51d,51e,51f,51g,51h セル
52a,52b,52c セル
52d,52e,52f,52g クロックツリー末端ドライバ
53a,53b,53c,53d FF
54a,54b,54c 外部入力端子
55a クロック配線分岐点
56a 一般信号配線
61a,61b,61c,61d,61e,61f,61g,61h,61i,61j,61k,61l,61m セル
62a,62b,62c セル
65a,65b,65c,65d,65e,65f クロック配線分岐点
66a PLL
200 遅延解析装置
270 遅延解析部
Claims (9)
- 電子回路の一部領域内外のクロックパス情報を包含するグローバルクロックリストおよび前記一部領域内の回路レイアウト後のネットリストであるレイアウト後領域ネットリストを格納する記憶装置と、前記グローバルクロックリストと前記レイアウト後領域ネットリストにもとづいて、前記電子回路内の当該一部領域外に存在するクロックソースから前記一部領域内回路上の第1の点に至るクロックパスと第2の点に至るクロックパスの、当該一部領域外に存在する重複箇所の情報を得て、CRPRを考慮したクロックスキューの計算を実行し、算出されたクロックスキューを用いて、前記電子回路のクロックパスまたは信号パスの遅延時間が遅延制約を満たすか否かを判定する遅延解析部を、備える遅延解析装置。
- 前記レイアウト後領域ネットリストのクロックツリー末端ドライバと前記一部領域の外周と前記電子回路のクロックパスとの交点に設けられた外部クロック端子の間のクロックパスのクロックパス記述を、前記グローバルクロックリストの前記クロックソースから前記クロックツリー末端ドライバまでのクロックパス記述に置換して、領域外クロックパス込みのマクロネットリストを生成するネットリストマージ部と、前記領域外クロックパス込みのマクロネットリストに基づいて前記一部領域内回路の遅延時間を計算して、領域内回路遅延時間情報を出力する遅延時間算出部と、前記領域内回路遅延時間情報と前記領域外クロックパス込みのマクロネットリストにもとづいて、前記CRPRを考慮したクロックスキューの計算を実行して、算出されたクロックスキューを用いて、前記電子回路のクロックパスまたは信号パスの遅延時間が遅延制約を満たすか否かを判定するCRPRベース遅延解析部を包含する前記遅延解析部を備える、請求項1の遅延解析装置。
- 前記グローバルクロックリストから前記一部領域のクロックパスを除いて領域切り出し後グローバルリストを作成する一部領域切り出し部と、前記電子回路の遅延時間情報と前記領域切り出し後グローバルリストに基づいて、前記クロックソースから前記一部領域の外周と前記電子回路のクロックパスとの交点に設けられた各外部クロック端子ペアの一方に至るクロックパスと前記外部クロック端子ペアの他方に至るクロックパスの重複箇所の情報を得て、前記CRPRを考慮したクロックスキューの計算を実行して、外部端子ペアごとのクロックスキューを格納するクロックスキューテーブルを作成するクロックスキューテーブル作成部と、前記レイアウト後領域ネットリストに基づいて前記一部領域内回路の遅延時間を計算して、領域内回路遅延時間情報を出力する遅延時間算出部と、前記領域内回路遅延時間情報から、前記一部領域内回路上の第1の点と外部クロック端子ペアの一方の間のクロックパスの遅延時間及び前記一部領域内回路上の第2の点と外部クロック端子ペアの他方の間のクロックパスの遅延時間情報を取得し、前記クロックスキューテーブルから前記外部クロック端子ペア間のクロックスキューを取得して、3者に基づいて前記一部領域内回路上の第1の点と第2の点の間のクロックスキューを計算して、算出したクロックスキューを用いて、前記電子回路のクロックパスまたは信号パスの遅延時間が遅延制約を満たすか否かを判定するCRPRベース遅延解析部を包含する前記遅延解析部を、備える請求項1の遅延解析装置。
- 前記一部領域がマクロとして配置されかつプリミティブセルが配置されたトップネットリストを入力して、前記マクロ内外にクロックを分配してグローバルクロック分配後トップネットリストを生成して、前記グローバルクロックリストとして前記記憶装置に格納するグローバルクロック分配部と、前記グローバルクロック分配後トップネットリストから前記マクロ部分のクロックパスを切り出すマクロ切り出し部と、切り出された前記マクロ部分に、回路レイアウトを実施してレイアウト後マクロネットリストを生成して、前記レイアウト後領域ネットリストとして前記記憶装置に格納するレイアウト部を備える、請求項2の遅延解析装置。
- 前記グローバルクロックリストは、前記電子回路の前記一部領域内外にセルの配置および配線処理されたチップネットリストであり、前記チップネットリストから前記一部領域のクロックパスを切り出す一部領域切り出し部と、切り出された前記一部領域に、回路レイアウトを実施してレイアウト後マクロネットリストを生成して、前記レイアウト後領域ネットリストとして前記記憶装置に格納するレイアウト部を備える、請求項2の遅延解析装置。
- 前記一部領域がマクロとして配置されかつプリミティブセルが配置されたトップネットリストを入力して、前記マクロ内外にクロックを分配してグローバルクロック分配後トップネットリストを生成して、前記グローバルクロックリストとして前記記憶装置に格納するグローバルクロック分配部と、前記グローバルクロック分配後トップネットリストから前記マクロ部分のクロックパスを切り出す前記一部領域切り出し部と、前記グローバルクロック分配後トップネットリストから前記電子回路の遅延情報を算出する遅延情報算出部と、切り出された前記マクロ部分に、回路レイアウトを実施してレイアウト後マクロネットリストを生成して、前記レイアウト後領域ネットリストとして前記記憶装置に格納するレイアウト部を備える、請求項3の遅延解析装置。
- 前記グローバルクロックリストは、前記電子回路の前記一部領域内外にセルの配置および配線処理されたチップネットリストであり、
前記記憶装置は、前記電子回路の遅延時間情報であるグローバルクロックパス遅延時間情報を格納し、前記グローバルクロック分配後トップネットリストから前記一部領域のクロックパスを切り出す前記一部領域切り出し部と、切り出された前記一部領域に、回路レイアウトを実施してレイアウト後マクロネットリストを生成して、前記レイアウト後領域ネットリストとして前記記憶装置に格納するレイアウト部を備える、請求項3の遅延解析装置。 - 記憶装置を備えるコンピュータが、電子回路の一部領域内外のクロックパス情報を包含するグローバルクロックリストおよび前記一部領域内の回路レイアウト後のネットリストであるレイアウト後領域ネットリストを前記記憶装置に記憶し、前記グローバルクロックリストと前記レイアウト後領域ネットリストにもとづいて、前記電子回路内の当該一部領域外に存在するクロックソースから前記一部領域内回路上の第1の点に至るクロックパスと第2の点に至るクロックパスの、当該一部領域外に存在する重複箇所の情報を得て、CRPRを考慮したクロックスキューの計算を実行し、算出されたクロックスキューを用いて、前記電子回路のクロックパスまたは信号パスの遅延時間が遅延制約を満たすか否かを判定する、遅延解析方法。
- 電子回路の一部領域内外のクロックパス情報を包含するグローバルクロックリストおよび前記一部領域内の回路レイアウト後のネットリストであるレイアウト後領域ネットリストを格納する記憶処理と、前記グローバルクロックリストと前記レイアウト後領域ネットリストにもとづいて、前記電子回路内の当該一部領域外に存在するクロックソースから前記一部領域内回路上の第1の点に至るクロックパスと第2の点に至るクロックパスの、当該一部領域外に存在する重複箇所の情報を得て、CRPRを考慮したクロックスキューの計算を実行し、算出されたクロックスキューを用いて、前記電子回路のクロックパスまたは信号パスの遅延時間が遅延制約を満たすか否かを判定する遅延解処理を、コンピュータに実行させる遅延解析プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008211549A JP4706738B2 (ja) | 2008-08-20 | 2008-08-20 | 遅延解析装置、遅延解析方法、及びプログラム |
US12/537,133 US8171440B2 (en) | 2008-08-20 | 2009-08-06 | Timing analyzing apparatus, timing analyzing method and program thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008211549A JP4706738B2 (ja) | 2008-08-20 | 2008-08-20 | 遅延解析装置、遅延解析方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010049386A JP2010049386A (ja) | 2010-03-04 |
JP4706738B2 true JP4706738B2 (ja) | 2011-06-22 |
Family
ID=41697496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008211549A Expired - Fee Related JP4706738B2 (ja) | 2008-08-20 | 2008-08-20 | 遅延解析装置、遅延解析方法、及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8171440B2 (ja) |
JP (1) | JP4706738B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8689158B2 (en) * | 2010-11-11 | 2014-04-01 | International Business Machines Corporation | System and method for performing static timing analysis in the presence of correlations between asserted arrival times |
CN102955869B (zh) | 2011-08-30 | 2015-04-08 | 国际商业机器公司 | 评估时钟偏移的方法和装置 |
JP5447547B2 (ja) * | 2012-02-02 | 2014-03-19 | 日本電気株式会社 | マクロ遅延解析装置、マクロ境界パスの遅延解析方法、マクロ境界パスの遅延解析プログラム |
US8843872B1 (en) * | 2013-03-15 | 2014-09-23 | Synopsys, Inc. | Automatic clock tree synthesis exceptions generation |
US10223493B1 (en) | 2016-06-28 | 2019-03-05 | Altera Corporation | Dynamic tag allocation for clock reconvergence pessimism removal |
US11914939B1 (en) * | 2020-08-07 | 2024-02-27 | Synopsys, Inc. | Clock re-convergence pessimism removal through pin sharing during clock tree planning |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003337844A (ja) * | 2002-05-21 | 2003-11-28 | Matsushita Electric Ind Co Ltd | 遅延調整方法および遅延値計算方法 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04211872A (ja) * | 1990-03-19 | 1992-08-03 | Nec Corp | 論理回路のタイミング検証方法 |
US5475830A (en) * | 1992-01-31 | 1995-12-12 | Quickturn Design Systems, Inc. | Structure and method for providing a reconfigurable emulation circuit without hold time violations |
US5452239A (en) * | 1993-01-29 | 1995-09-19 | Quickturn Design Systems, Inc. | Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system |
US5648913A (en) * | 1993-03-29 | 1997-07-15 | Xilinx, Inc. | Frequency driven layout system and method for field programmable gate arrays |
US5774371A (en) * | 1994-08-03 | 1998-06-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and layout designing method for the same |
US6301553B1 (en) * | 1996-05-31 | 2001-10-09 | Luc M. Burgun | Method and apparatus for removing timing hazards in a circuit design |
US6086621A (en) * | 1998-05-12 | 2000-07-11 | Vsli Technology, Inc. | Logic synthesis constraints allocation automating the concurrent engineering flows |
US6223329B1 (en) * | 1998-06-17 | 2001-04-24 | Prosper Design Systems Pte. Ltd. | Hybrid design method and apparatus for computer-aided circuit design |
JP3223888B2 (ja) | 1998-09-24 | 2001-10-29 | 日本電気株式会社 | 半導体集積回路の配線レイアウト方法及び配線レイアウト装置 |
JP2000172738A (ja) | 1998-12-09 | 2000-06-23 | Nec Corp | Lsiの自動レイアウト方法 |
JP3223902B2 (ja) | 1999-02-03 | 2001-10-29 | 日本電気株式会社 | 半導体集積回路の配線方法 |
JP3033759B1 (ja) | 1999-02-17 | 2000-04-17 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路の配置方法及び配置プログラムを記録したコンピュ―タ読取可能な記録媒体 |
JP3231728B2 (ja) | 1999-02-24 | 2001-11-26 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路のクロック分配レイアウト方法 |
JP3544885B2 (ja) | 1999-02-26 | 2004-07-21 | Necエレクトロニクス株式会社 | 論理回路の遅延計算方法、論理回路の遅延計算装置および論理回路の遅延計算プログラムを記録した媒体 |
JP3296320B2 (ja) | 1999-03-05 | 2002-06-24 | 日本電気株式会社 | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 |
JP2000305966A (ja) | 1999-04-21 | 2000-11-02 | Nec Corp | 遅延情報生成システム、遅延情報生成方法及び記録媒体 |
JP2001273338A (ja) | 2000-03-24 | 2001-10-05 | Nec Corp | 半導体集積回路の動作タイミング検証方法 |
US6651230B2 (en) * | 2001-12-07 | 2003-11-18 | International Business Machines Corporation | Method for reducing design effect of wearout mechanisms on signal skew in integrated circuit design |
US7805697B2 (en) * | 2002-12-06 | 2010-09-28 | Multigig Inc. | Rotary clock synchronous fabric |
US7240315B1 (en) * | 2003-08-29 | 2007-07-03 | Xilinx, Inc. | Automated local clock placement for FPGA designs |
JP2005235804A (ja) | 2004-02-17 | 2005-09-02 | Nec Electronics Corp | 半導体装置の設計方法及びプログラム |
JP4140013B2 (ja) | 2004-03-30 | 2008-08-27 | 日本電気株式会社 | 半導体集積回路のゲートリサイズ装置及び方法とそのプログラム |
JP2006039621A (ja) | 2004-07-22 | 2006-02-09 | Nec Electronics Corp | タイミング制約ライブラリの作成方法及び作成システム |
US20060080632A1 (en) * | 2004-09-30 | 2006-04-13 | Mathstar, Inc. | Integrated circuit layout having rectilinear structure of objects |
JP2007034668A (ja) | 2005-07-27 | 2007-02-08 | Oki Electric Ind Co Ltd | レイアウト方法 |
US7406669B2 (en) * | 2005-12-06 | 2008-07-29 | Lsi Corporation | Timing constraints methodology for enabling clock reconvergence pessimism removal in extracted timing models |
JP4666164B2 (ja) | 2006-03-23 | 2011-04-06 | 日本電気株式会社 | 集積回路の階層設計方法および装置 |
US7676768B1 (en) * | 2006-05-19 | 2010-03-09 | Altera Corporation | Automatic asynchronous signal pipelining |
JP2008009787A (ja) | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 階層設計レイアウト装置、および階層設計レイアウト方法、階層設計レイアウトプログラム、および該プログラムを記録した記録媒体 |
US7480881B2 (en) * | 2006-08-18 | 2009-01-20 | Lsi Logic Corporation | Method and computer program for static timing analysis with delay de-rating and clock conservatism reduction |
US7546567B2 (en) * | 2007-01-10 | 2009-06-09 | Synopsys, Inc. | Method and apparatus for generating a variation-tolerant clock-tree for an integrated circuit chip |
JP2007188517A (ja) | 2007-02-26 | 2007-07-26 | Fujitsu Ltd | タイミング配分装置 |
US7509598B1 (en) * | 2007-04-19 | 2009-03-24 | Lattice Semiconductor Corporation | Clock boosting systems and methods |
US7926019B1 (en) * | 2008-02-29 | 2011-04-12 | Altera Corporation | Common clock path pessimism analysis for circuit designs using clock tree networks |
US7765503B2 (en) * | 2008-02-29 | 2010-07-27 | Oracle America, Inc. | Half cycle common path pessimism removal method |
US8099702B2 (en) * | 2008-07-30 | 2012-01-17 | Synopsys, Inc. | Method and apparatus for proximate placement of sequential cells |
US7941774B2 (en) * | 2008-08-04 | 2011-05-10 | Texas Instruments Incorporated | Partial timing modeling for gate level simulation |
-
2008
- 2008-08-20 JP JP2008211549A patent/JP4706738B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-06 US US12/537,133 patent/US8171440B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003337844A (ja) * | 2002-05-21 | 2003-11-28 | Matsushita Electric Ind Co Ltd | 遅延調整方法および遅延値計算方法 |
Also Published As
Publication number | Publication date |
---|---|
US8171440B2 (en) | 2012-05-01 |
JP2010049386A (ja) | 2010-03-04 |
US20100050141A1 (en) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8015522B2 (en) | System for implementing post-silicon IC design changes | |
US8239795B2 (en) | Timing analyzing system for clock delay | |
JP4706738B2 (ja) | 遅延解析装置、遅延解析方法、及びプログラム | |
US9009645B2 (en) | Automatic clock tree routing rule generation | |
JP4540540B2 (ja) | 遅延計算装置 | |
US7367005B2 (en) | Method and apparatus for designing a layout, and computer product | |
JP4918934B2 (ja) | 半導体集積回路の遅延解析装置及び遅延解析方法並びにそのプログラム | |
US10509882B2 (en) | Systems and methods for cell abutment | |
JP2006155120A (ja) | 配線方法、プログラム及び装置 | |
JP5444985B2 (ja) | 情報処理装置 | |
JP5447547B2 (ja) | マクロ遅延解析装置、マクロ境界パスの遅延解析方法、マクロ境界パスの遅延解析プログラム | |
US20090064079A1 (en) | Apparatus and method for circuit layout | |
US11270052B2 (en) | System and method of timing characterization for semiconductor circuit | |
JP2009076679A (ja) | 設計支援プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、設計支援装置、および設計支援方法 | |
US10255396B2 (en) | Graphical analysis of complex clock trees | |
JPWO2008114397A1 (ja) | 半導体集積回路の設計方法およびその設計装置 | |
US10534889B2 (en) | Determining ECO aggressor nets during incremental extraction | |
JP5245861B2 (ja) | 半導体集積回路の設計装置、その設計方法、プログラム及び記録媒体 | |
Alpert et al. | Physical synthesis comes of age | |
Liao et al. | An Improved ASIC/SOC Design Methodology for Quick Design Convergence | |
Braasch et al. | Model-based verification and analysis for 65/45nm physical design | |
JP2009199466A (ja) | タイミング制約生成方法及びタイミング制約生成装置 | |
JP2005302062A (ja) | 大規模回路のレイアウト方法 | |
JP2010271853A (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP2001044287A (ja) | 半導体集積回路及び半導体集積回路の設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4706738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |