JP2000305966A - 遅延情報生成システム、遅延情報生成方法及び記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 処理時間の増大を招くことなく、遅延解析精
度を向上させることのできる遅延情報生成システムを提
供することである。 【解決手段】 過渡解析処理部４は、多入力セルにおい
て予め定められた１つのパスに対してのみ過渡解析を行
い、算出したセル遅延を差分補正処理部７に供給する。
テーブルルックアップ処理部６は、取得した実効負荷容
量と入力波形なまりとをキーにして、遅延テーブル５を
検索し、多入力セルの全てのパスのセル遅延を取得す
る。そして、取得したセル遅延を差分補正処理部７に供
給する。差分補正処理部７は、２系統から取得したセル
遅延を取得すると、同じパスにおけるそれぞれのセル遅
延の差分を求め、求めた差分に従って、テーブルルック
アップ処理部６から取得したセル遅延を補正する。差分
補正処理部７は、補正後のセル遅延を遅延情報出力部８
に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
のタイミング検証に用いられる論理ブロックの遅延解析
技術に関し、特にＣＭＯＳ（Complementary Metal Oxid
e Semiconductor）回路ブロックにおける入力ピンを多
数備えた多入力セルのセル遅延等を算出する遅延情報生
成システム、遅延情報生成方法及び記録媒体に関する。

【０００２】

【従来の技術】近年、ゲートアレイやセルベース（ビル
ディングブロック方式）及びマイクロプロセッサなどの
ＣＭＯＳディジタル回路は、高集積化及び大規模化が進
んでいる。このため、ＳＰＩＣＥ等の回路シミュレータ
を用いて行われていたトランジスタレベルでの回路動作
の検証（タイミング検証）には、膨大な計算時間（処理
時間）が必要とされるようになった。そして、回路にお
ける節点（ノード数）等が膨大な数に及んでいることか
ら、トランジスタレベルでの回路全体のタイミング検証
は、事実上ほとんど不可能となった。

【０００３】このようなトランジスタレベルでのタイミ
ング検証に代わるものとして、回路内で使用されている
各ゲートや、フリップフロップ等の論理ブロックに遅延
情報を持たせ、論理シミュレーションを行う方法が用い
られている。この論理シミュレーションは、回路内の各
論理ブロック（以下、「セル」という）に内部遅延時間
等からなる遅延情報を持たせ、セルの入出力ピン間の信
号遅延時間（以下、「セル遅延」という）を求めること
により、回路全体のタイミング検証を行うことができ
る。

【０００４】このような論理シミュレーションは、トラ
ンジスタレベルでの回路シミュレーションに比べ、回路
全体のタイミング検証を高速に行うことでき、また、回
路の大規模化が進んでも、適切に対応できるという利点
を有している。しかしながら、論理シミュレーション
は、トランジスタレベルでの回路シミュレーションに比
べ、回路全体のタイミング検証の精度が大幅に低下して
しまうという欠点をも有している。このタイミング検証
の精度低下は、主に遅延の解析精度の低下が要因となっ
ている。このため、論理シミュレーションは、この遅延
解析精度をいかに向上させるかが大きな課題となってい
る。

【０００５】このような遅延解析精度を向上させるため
の技術が、特開平１−２７１８６９号及び特開平９−２
５７８８０号において開示されている。特開平１−２７
１８６９号に開示されている技術は、伝搬遅延時間の計
算を、出力端子に接続される負荷容量（出力負荷容量）
と、入力される波形の立ち上がり・立ち下がり時間との
２つのパラメータに基づいて行う伝搬遅延時間計算方法
が提案されている。また、特開平９−２５７８８０号に
開示されている技術は、過渡解析により、上記の出力負
荷容量を高精度に算出する出力負荷容量計算方法が提案
されている。

【０００６】以下、これらの技術が採用された従来の遅
延情報生成システムについて図面を参照して説明する。
図１０は、従来の遅延情報生成システムの構成を示す模
式図である。図１０に示すシステムは、接続情報ファイ
ル１０１と、遅延パラメータファイル１０２と、過渡解
析処理部１０３と、負荷容量計算処理部１０４と、遅延
テーブル１０５と、テーブルルックアップ処理部１０６
と、遅延情報出力部１０７と、遅延情報ファイル１０８
とから構成される。

【０００７】接続情報ファイル１０１は、論理回路ブロ
ックを表すセル情報、配線抵抗、配線容量回路網等から
なる接続情報を記憶する。遅延パラメータファイル１０
２は、波形なまりテーブル、電源電圧、セルの出力抵抗
等からなる遅延パラメータを記憶する。

【０００８】過渡解析処理部１０３は、接続情報ファイ
ルから取得した接続情報中の各セルについて、遅延パラ
メータファイル１０２が読み込んだ遅延パラメータに従
って過渡解析（transient analysis）を行い、配線遅
延、入力波形なまり、及び、総電荷量をそれぞれ算出す
る。すなわち、過渡解析処理部１０３は、セルから次段
セルまでの配線遅延、次段セルの入力波形なまり、及
び、電位がしきい値に達するまでの間にセルの出力ピン
から放電された総電荷量をそれぞれ算出する。過渡解析
処理部１０３は、配線遅延を遅延情報出力部１０７に供
給し、また、総電荷量等を負荷容量計算処理部１０４に
供給する。

【０００９】負荷容量計算処理部１０４は、過渡解析処
理部１０３から総電荷量を取得すると、遅延パラメータ
ファイル１０２から取得した遅延パラメータ中の電源電
圧で除算することや、セルの出力ピンに接続されるＲＣ
回路を１つの容量に置き換えることにより、実効負荷容
量を算出する。負荷容量計算処理部１０４は、算出した
実効負荷容量をテーブルルックアップ処理部１０６に供
給する。

【００１０】遅延テーブル１０５は、実効負荷容量と入
力波形なまりとの２変数をキーにしてセル遅延の値を定
めることのできるテーブルである。テーブルルックアッ
プ処理部１０６は、負荷容量計算処理部１０４から実効
負荷容量等を取得すると、実効負荷容量及び入力波形な
まりをキーとして、遅延テーブル１０５を検索し、セル
遅延を取得する。テーブルルックアップ処理部１０６
は、取得したセル遅延を遅延情報出力部１０７に供給す
る。

【００１１】遅延情報出力部１０７は、テーブルルック
アップ処理部１０６から取得したセル遅延と、過渡解析
処理部１０３から取得した配線遅延とから、遅延情報を
生成し、生成した遅延情報を遅延情報ファイル１０８に
出力する。所定の遅延情報ファイルに出力する。遅延情
報ファイル１０８は、遅延情報出力部１０７から出力さ
れた遅延情報を取得し、ファイル内に記憶する。このよ
うな遅延情報生成システムは、回路全体のタイミング検
証を行うための遅延情報をある程度の精度を保ちながら
生成することができる。

【００１２】

【発明が解決しようとする課題】しかし、負荷容量計算
処理部１０４において、セルの出力ピンに接続されるＲ
Ｃ回路を１つの容量に置き換えることにより実効負荷容
量を算出する場合、正確に実効負荷容量を算出すること
は困難であり、算出した実効負荷容量には、ある程度の
誤差が含まれている場合が多い。そのため、テーブルル
ックアップ処理部１０６において、実効負荷容量等をキ
ーとして求めたセル遅延にも、誤差が含まれていること
となり、遅延解析精度の低下を招いていた。

【００１３】この対策として、過渡解析部１０３におい
て、セル遅延をも算出することにより、遅延解析精度の
向上を図ることが考えられるが、図１１に示すような複
数の入力ピンを有するセル１１１に対しては、すべての
入出力ピン間のセル遅延を過渡解析法により計算するこ
とが必要となるため、処理時間が増大してしまう。

【００１４】この発明は、上記実状に鑑みてなされたも
ので、処理時間の増大を招くことなく、遅延解析精度を
向上させることのできる遅延情報生成システム、遅延情
報生成方法及び記録媒体を提供することを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係る遅延情報生成システム
は、実効負荷容量及び波形なまりに応じて定まるセル遅
延を記憶する遅延テーブル記憶手段と、実効負荷容量及
び波形なまりを取得する負荷容量取得手段と、前記負荷
容量取得手段が取得した実効負荷容量及び波形なまりに
従って、前記遅延テーブル記憶手段から多入力セルの全
てのパスにおけるセル遅延を取得するテーブル取得手段
と、多入力セルの少なくとも１つのパスにおけるセル遅
延を過渡解析により取得する過渡解析手段と、前記過渡
解析手段により取得されたセル遅延のパスに対応する前
記テーブル取得手段により取得されたセル遅延と前記過
渡解析手段により取得されたセル遅延との差分を取得す
る差分取得手段と、前記差分取得手段により取得された
差分を前記テーブル取得手段により取得された多入力セ
ルの全てのパスにおけるセル遅延に加算し、各セル遅延
を補正する補正手段と、前記補正手段により補正された
セル遅延、及び前記過渡解析手段により取得された配線
遅延に従って、遅延情報を生成する遅延情報生成手段
と、を備えることを特徴とする。

【００１６】この発明によれば、遅延テーブル記憶手段
は、実効負荷容量及び波形なまりに応じて定まるセル遅
延を予め記憶する。負荷容量取得手段は、実効負荷容量
及び波形なまりを取得する。テーブル取得手段は、負荷
容量取得手段が取得した実効負荷容量及び波形なまりに
従って、遅延テーブル記憶手段から多入力セルの全ての
パスにおけるセル遅延を取得する。過渡解析手段は、多
入力セルの少なくとも１つのパスにおけるセル遅延を過
渡解析により取得する。差分取得手段は、過渡解析手段
により取得されたセル遅延のパスに対応するテーブル取
得手段により取得されたセル遅延と過渡解析手段により
取得されたセル遅延との差分を取得する。補正手段は、
差分取得手段により取得された差分をテーブル取得手段
により取得された多入力セルの全てのパスにおけるセル
遅延に加算し、各セル遅延を補正する。遅延情報生成手
段は、補正手段により補正されたセル遅延、及び過渡解
析手段により取得された配線遅延に従って、遅延情報を
生成する。この結果、テーブルルックアップ法で算出し
たセル遅延群を、過渡解析で算出したセル遅延に基づく
差分により補正することにより、処理時間の増大を招く
ことなく、遅延解析精度を向上させることができる。

【００１７】上記目的を達成するため、本発明の第２の
観点に係る遅延情報生成システムは、少なくとも多入力
セルのセル情報及びＲＣ回路情報を含む接続情報を記憶
する接続情報記憶手段と、前記接続情報記憶手段に記憶
される接続情報に対応した少なくとも内部遅延時間、立
ち上がり時間及び出力抵抗を含む遅延パラメータを記憶
する遅延パラメータ記憶手段と、実効負荷容量及び波形
なまりに対応したセル遅延を記憶する遅延テーブル記憶
手段と、前記接続情報記憶手段に記憶される接続情報に
従って、実効負荷容量を取得する負荷容量取得手段と、
前記接続情報記憶手段に記憶される接続情報及び、前記
遅延パラメータ記憶手段に記憶される遅延パラメータに
従って、配線遅延、波形なまり、及び、多入力セルの少
なくとも１つのパスにおけるセル遅延を過渡解析により
取得する過渡解析手段と、前記負荷容量取得手段により
取得された実効負荷容量及び、前記過渡解析手段により
取得された波形なまりに従って、前記遅延テーブル記憶
手段から多入力セルの全てのパスにおけるセル遅延を取
得するテーブル取得手段と、前記過渡解析手段により取
得されたセル遅延のパスに対応する前記テーブル取得手
段により取得されたセル遅延と前記過渡解析手段により
取得されたセル遅延との差分を取得する差分取得手段
と、前記差分取得手段により取得された差分を前記テー
ブル取得手段により取得された多入力セルの全てのパス
におけるセル遅延に加算し、各セル遅延を補正する補正
手段と、前記補正手段により補正されたセル遅延、及び
前記過渡解析手段により取得された配線遅延に従って、
遅延情報を生成する遅延情報生成手段と、を備えること
を特徴とする。

【００１８】この発明によれば、接続情報記憶手段は、
少なくとも多入力セルのセル情報及びＲＣ回路情報を含
む接続情報を予め記憶する。遅延パラメータ記憶手段
は、接続情報記憶手段に記憶される接続情報に対応した
少なくとも内部遅延時間、立ち上がり時間及び出力抵抗
を含む遅延パラメータを予め記憶する。遅延テーブル記
憶手段は、実効負荷容量及び波形なまりに対応したセル
遅延を予め記憶する。負荷容量取得手段と、接続情報記
憶手段に記憶される接続情報に従って、実効負荷容量を
取得する。過渡解析手段は、接続情報記憶手段に記憶さ
れる接続情報及び、遅延パラメータ記憶手段に記憶され
る遅延パラメータに従って、配線遅延、波形なまり、及
び、多入力セルの少なくとも１つのパスにおけるセル遅
延を過渡解析により取得する。テーブル取得手段は、負
荷容量取得手段により取得された実効負荷容量及び、過
渡解析手段により取得された波形なまりに従って、遅延
テーブル記憶手段から多入力セルの全てのパスにおける
セル遅延を取得する。差分取得手段は、過渡解析手段に
より取得されたセル遅延のパスに対応するテーブル取得
手段により取得されたセル遅延と過渡解析手段により取
得されたセル遅延との差分を取得する。補正手段は、差
分取得手段により取得された差分をテーブル取得手段に
より取得された多入力セルの全てのパスにおけるセル遅
延に加算し、各セル遅延を補正する。遅延情報生成手段
は、補正手段により補正されたセル遅延、及び過渡解析
手段により取得された配線遅延に従って、遅延情報を生
成する。この結果、テーブルルックアップ法で算出した
セル遅延群を、過渡解析で算出したセル遅延に基づく差
分により補正することにより、処理時間の増大を招くこ
となく、遅延解析精度を向上させることができる。

【００１９】前記補正手段により補正されたセル遅延、
及び前記過渡解析手段により取得された配線遅延に従っ
て、半導体回路に与えられた所定のタイミングの制約を
満たすか否かを検証するタイミング検証手段を、更に備
えてもよい。この場合、制約を満たさないと判別した場
合、接続情報を変えて再度処理することもできる。

【００２０】上記目的を達成するため、本発明の第３の
観点に係る遅延情報生成方法は、実効負荷容量及び波形
なまりを取得する負荷容量取得ステップと、前記負荷容
量取得ステップにて取得された実効負荷容量及び波形な
まりにより定まる多入力セルの全てのパスにおけるセル
遅延を取得するセル遅延取得ステップと、多入力セルの
少なくとも１つのパスにおけるセル遅延を過渡解析によ
り取得する過渡解析ステップと、前記過渡解析ステップ
にて取得されたセル遅延のパスに対応する前記セル遅延
取得ステップにて取得されたセル遅延と前記過渡解析ス
テップにて取得されたセル遅延との差分を取得する差分
取得ステップと、前記差分取得ステップにて取得された
差分を前記セル遅延取得ステップにより取得された多入
力セルの全てのパスにおけるセル遅延に加算し、各セル
遅延を補正する補正ステップと、前記補正ステップにて
補正されたセル遅延、及び前記過渡解析ステップにて取
得された配線遅延に従って、遅延情報を生成する遅延情
報生成ステップと、を備えることを特徴とする。

【００２１】この発明によれば、負荷容量取得ステップ
は、実効負荷容量及び波形なまりを取得する。セル遅延
取得ステップは、負荷容量取得ステップにて取得された
実効負荷容量及び波形なまりにより定まる多入力セルの
全てのパスにおけるセル遅延を取得する。過渡解析ステ
ップは、多入力セルの少なくとも１つのパスにおけるセ
ル遅延を過渡解析により取得する。差分取得ステップ
は、過渡解析ステップにて取得されたセル遅延のパスに
対応するセル遅延取得ステップにて取得されたセル遅延
と過渡解析ステップにて取得されたセル遅延との差分を
取得する。補正ステップは、差分取得ステップにて取得
された差分をセル遅延取得ステップにより取得された多
入力セルの全てのパスにおけるセル遅延に加算し、各セ
ル遅延を補正する。遅延情報生成ステップは、補正ステ
ップにて補正されたセル遅延、及び過渡解析ステップに
て取得された配線遅延に従って、遅延情報を生成する。
この結果、テーブルルックアップ法で算出したセル遅延
群を、過渡解析で算出したセル遅延に基づく差分により
補正することにより、処理時間の増大を招くことなく、
遅延解析精度を向上させることができる。

【００２２】上記目的を達成するため、本発明の第４の
観点に係る遅延情報生成方法は、少なくとも多入力セル
のセル情報及びＲＣ回路情報を含む接続情報に従って実
効負荷容量を取得する負荷容量取得ステップと、接続情
報、及び少なくとも内部遅延時間、立ち上がり時間及び
出力抵抗を含む遅延パラメータに従って、配線遅延、波
形なまり、及び、多入力セルの少なくとも１つのパスに
おけるセル遅延を過渡解析により取得する過渡解析ステ
ップと、前記負荷容量取得ステップにて取得された実効
負荷容量及び、前記過渡解析ステップにて取得された波
形なまりにより定まる多入力セルの全てのパスにおける
セル遅延を取得するセル遅延取得ステップと、前記過渡
解析ステップにて取得されたセル遅延のパスに対応する
前記セル遅延取得ステップにて取得されたセル遅延と前
記過渡解析ステップにて取得されたセル遅延との差分を
取得する差分取得ステップと、前記差分取得ステップに
て取得された差分を前記セル遅延取得ステップにより取
得された多入力セルの全てのパスにおけるセル遅延に加
算し、各セル遅延を補正する補正ステップと、前記補正
ステップにて補正されたセル遅延、及び前記過渡解析ス
テップにて取得された配線遅延に従って、遅延情報を生
成する遅延情報生成ステップと、を備えることを特徴と
する。

【００２３】この発明によれば、負荷容量取得ステップ
は、少なくとも多入力セルのセル情報及びＲＣ回路情報
を含む接続情報に従って実効負荷容量を取得する。過渡
解析ステップは、接続情報、及び少なくとも内部遅延時
間、立ち上がり時間及び出力抵抗を含む遅延パラメータ
に従って、配線遅延、波形なまり、及び、多入力セルの
少なくとも１つのパスにおけるセル遅延を過渡解析によ
り取得する。セル遅延取得ステップは、負荷容量取得ス
テップにて取得された実効負荷容量及び、過渡解析ステ
ップにて取得された波形なまりにより定まる多入力セル
の全てのパスにおけるセル遅延を取得する。差分取得ス
テップは、過渡解析ステップにて取得されたセル遅延の
パスに対応するセル遅延取得ステップにて取得されたセ
ル遅延と過渡解析ステップにて取得されたセル遅延との
差分を取得する。補正ステップは、差分取得ステップに
て取得された差分をセル遅延取得ステップにより取得さ
れた多入力セルの全てのパスにおけるセル遅延に加算
し、各セル遅延を補正する。遅延情報生成ステップは、
補正ステップにて補正されたセル遅延、及び過渡解析ス
テップにて取得された配線遅延に従って、遅延情報を生
成する。この結果、テーブルルックアップ法で算出した
セル遅延群を、過渡解析で算出したセル遅延に基づく差
分により補正することにより、処理時間の増大を招くこ
となく、遅延解析精度を向上させることができる。

【００２４】上記目的を達成するため、本発明の第５の
観点に係る記録媒体は、実効負荷容量及び波形なまりを
取得する負荷容量取得ステップと、前記負荷容量取得ス
テップにて取得された実効負荷容量及び波形なまりによ
り定まる多入力セルの全てのパスにおけるセル遅延を取
得するセル遅延取得ステップと、多入力セルの少なくと
も１つのパスにおけるセル遅延を過渡解析により取得す
る過渡解析ステップと、前記過渡解析ステップにて取得
されたセル遅延のパスに対応する前記セル遅延取得ステ
ップにて取得されたセル遅延と前記過渡解析ステップに
て取得されたセル遅延との差分を取得する差分取得ステ
ップと、前記差分取得ステップにて取得された差分を前
記セル遅延取得ステップにより取得された多入力セルの
全てのパスにおけるセル遅延に加算し、各セル遅延を補
正する補正ステップと、前記補正ステップにて補正され
たセル遅延、及び前記過渡解析ステップにて取得された
配線遅延に従って、遅延情報を生成する遅延情報生成ス
テップとを有する遅延情報生成方法をコンピュータに実
行させるためのプログラムを記録する。

【００２５】

【発明の実施の形態】本発明の実施の形態にかかる遅延
情報生成システムについて、以下図面を参照して説明す
る。

【００２６】図１は、この発明の第１の実施の形態に適
用される遅延情報生成システムの一例を示す模式図であ
る。このシステムは、接続情報ファイル１と、遅延パラ
メータファイル２と、負荷容量計算処理部３と、過渡解
析処理部４と、遅延テーブル５と、テーブルルックアッ
プ処理部６と、差分補正処理部７と、遅延情報出力部８
と、遅延情報ファイル９とから構成される。

【００２７】接続情報ファイル１は、論理回路ブロック
を表すセル情報と、セル間配線を表すＲＣ回路情報とか
らなる接続情報を記憶する。例えば、接続情報ファイル
１は、図２に示すようなドライバセル２１及びレシーバ
セル２５のセル情報と、配線抵抗２２及び配線容量２３
を含むＲＣ回路２４のＲＣ回路情報とからなる接続情報
を記憶する。

【００２８】図１に戻って、遅延パラメータファイル２
は、内部遅延時間、立ち上がり時間及び、出力抵抗等か
らなる遅延パラメータをセル毎に記憶する。例えば、遅
延パラメータファイル２は、図３（ａ）に示すようなセ
ルの内部遅延時間３１、立ち上がり時間３２及び、図３
（ａ）に示すようなセル２１の出力抵抗４１を記憶す
る。なお、内部電源４２は、上記の内部遅延時間３１及
び立ち上がり時間３２から求められる。

【００２９】図１に戻って、負荷容量計算処理部３は、
接続情報ファイル１から接続情報を取得し、例えば、"A
Gate-Delay Model for High-Speed CMOS Circuit"(31s
t ACM IEEE Design Automation Conference pp576-580)
に記載されている手法により、セルの出力側に接続され
るＲＣ回路を１つの容量（実効負荷容量）に置き換え
る。具体的に説明すると、負荷容量計算処理部３は、接
続情報ファイル１から、例えば、図４に示すような接続
情報を取得すると、セル２１の出力ピン４３に接続され
るＲＣ回路２４を実効負荷容量に置きかえる。負荷容量
計算処理部３は、求めた実効負荷容量をテーブルルック
アップ処理部６に供給する。

【００３０】図１に戻って、過渡解析処理部４は、接続
情報ファイル１及び遅延パラメータファイル２から接続
情報及び遅延パラメータを取得し、セル遅延、配線遅
延、波形なまりを過渡解析により算出する。すなわち、
過渡解析処理部４は、セルの入力ピンから出力ピンまで
のセル遅延と、出力ピンから次段セルの入力ピンまでの
配線遅延と、次段セルの入力ピンにおける波形なまり
（波形の立ち上がり時間又は立ち下り時間）を算出す
る。

【００３１】セル遅延の算出について具体的に説明する
と、過渡解析処理部４は、例えば、図５（ａ）に示すよ
うに、セル遅延５１を算出する際に、入力波形５３が所
定のしきい値に達した時刻と、出力波形５４が所定のし
きい値に達した時刻との差をとることにより算出する。
なお、過渡解析処理部４は、対象のセルが図５（ｂ）に
示すような複数の入力ピンを有するセル（多入力セル）
２６である場合に、予め定められた１つのパス、例え
ば、パス６１（入力ピンＨ０１から出力ピンＮ０１まで
のパス）に対して過渡解析を行う。

【００３２】また、配線遅延の算出について具体的に説
明すると、過渡解析処理部４は、例えば、図５（ａ）に
示すように、配線遅延５２を算出する際に、出力波形５
４が所定のしきい値に達した時刻と、次段セルの入力波
形５５が所定のしきい値に達した時刻との差をとること
により算出する。過渡解析処理部４は、過渡解析により
算出したセル遅延を差分補正処理部７に供給し、また、
過渡解析により算出した配線遅延を遅延情報出力部８に
供給する。

【００３３】図１に戻って、遅延テーブル５は、実効負
荷容量と入力波形なまりとの２変数をキーにしてセル遅
延の値を定めることのできるテーブルである。すなわ
ち、実効負荷容量と入力波形なまりに対応するセル遅延
の値が予め記憶される。

【００３４】テーブルルックアップ処理部６は、負荷容
量計算処理部３にて取得した実効負荷容量と、過渡解析
処理部４にて取得した入力波形なまりとをキーにして、
遅延テーブル５を検索し、対応するセル遅延を求める。
なお、テーブルルックアップ処理部６は、対象のセルが
多入力セルである場合に、全てのパスに対してセル遅延
を求める。テーブルルックアップ処理部６は、求めたセ
ル遅延を差分補正処理部７に供給する。

【００３５】差分補正処理部７は、テーブルルックアッ
プ処理部６から取得した全てのパスのセル遅延のうち、
過渡解析部４にて算出した１つのパスのセル遅延と対応
するパスのセル遅延を特定し、特定したセル遅延と過渡
解析部４にて算出したセル遅延との差分を算出する。差
分補正処理部７は、算出した差分をテーブルルックアッ
プ処理部６にて取得した各パスのセル遅延に加算し、セ
ル遅延を補正する。差分補正処理部７は、補正したセル
遅延を遅延情報出力部８に供給する。

【００３６】遅延情報出力部８は、差分補正処理部７か
ら取得した補正されたセル遅延と、過渡解析処理部４か
ら取得した配線遅延とに従って、遅延情報を生成し、生
成した遅延情報を遅延情報ファイル９に出力する。

【００３７】遅延情報ファイル９は、遅延情報出力部８
から出力された遅延情報を取得し、ファイル内に記憶す
る。

【００３８】以下、この第１の実施の形態に係る遅延情
報生成システムにおける遅延情報生成処理について図６
を参照して説明する。図６は、遅延情報生成処理を説明
するためのフローチャートである。図６に示す遅延情報
生成処理は、接続ファイル１、遅延パラメータファイル
２及び遅延テーブル５に必要な情報が格納された後、利
用者が入力する指示情報等に応答して開始する。

【００３９】まず、負荷容量計算処理部３は、実効負荷
容量を求める（ステップＳ１１）。すなわち、負荷容量
計算処理部３は、接続情報ファイル１から接続情報を取
得し、セルの出力側に接続されるＲＣ回路を実効負荷容
量に置き換える。負荷容量計算処理部３は、求めた実効
負荷容量をテーブルルックアップ処理部６に供給する。

【００４０】過渡解析処理部４は、接続情報ファイル１
及び遅延パラメータファイル２から接続情報及び遅延パ
ラメータを取得し、セル遅延、配線遅延及び、波形なま
りを過渡解析により算出する（ステップＳ１２）。すな
わち、過渡解析処理部４は、セルの入力ピンから出力ピ
ンまでのセル遅延と、出力ピンから次段セルの入力ピン
までの配線遅延と、次段セルの入力ピンにおける波形な
まり（波形の立ち上がり時間又は立ち下り時間）を算出
する。

【００４１】なお、上記のセル遅延を算出する際に、対
象のセルが図７（ａ）に示すような多入力セル２６であ
る場合に、過渡解析処理部４は、多入力セル２６におい
て予め定められた１つのパスであるパス６１に対しての
み過渡解析を行い、セル遅延（３２０ｐｓ）を算出す
る。過渡解析処理部４は、算出したセル遅延を差分補正
処理部７に供給し、また配線遅延を遅延情報出力部８に
供給する。

【００４２】テーブルルックアップ処理部６は、負荷容
量計算処理部３から実効負荷容量を取得すると、実効負
荷容量と入力波形なまりとをキーにして、遅延テーブル
５を検索してセル遅延を取得する（ステップＳ１３）。
すなわち、テーブルルックアップ処理部６は、遅延テー
ブル５に予め記憶されている実効負荷容量及び入力波形
なまりに対応するセル遅延を取得する。

【００４３】なお、遅延テーブル５からセル遅延を取得
する際に、対象のセルが図７（ｂ）に示すような多入力
セル２６である場合に、テーブルルックアップ処理部６
は、全てのパスのセル遅延をそれぞれ取得する。すなわ
ち、テーブルルックアップ処理部６は、パス６１のセル
遅延（３００ｐｓ）、パス６２のセル遅延（５３０ｐ
ｓ）、パス６３のセル遅延（４１０ｐｓ）、パス６４の
セル遅延（８７０ｐｓ）をそれぞれ取得する。テーブル
ルックアップ処理部６は、取得したセル遅延を差分補正
処理部７に供給する。

【００４４】差分補正処理部７は、過渡解析処理部４及
びテーブルルックアップ処理部６からセル遅延を取得す
ると、同じパスにおけるそれぞれのセル遅延の差分を求
め、求めた差分に従って、テーブルルックアップ処理部
６から取得したセル遅延を補正する（ステップＳ１
４）。すなわち、差分補正処理部７は、例えば、過渡解
析処理部４が算出した、図７（ａ）に示す多入力セル２
６のパス６１のセル遅延（３２０ｐｓ）と、テーブルル
ックアップ処理部６が取得した、図７（ｂ）に示す多入
力セル２６のパス６１のセル遅延（３００ｐｓ）との差
分（２０ｐｓ）を算出する。差分補正処理部７は、算出
した差分（２０ｐｓ）をテーブルルックアップ処理部６
が取得した多入力セル２６の各パス６１〜６４に加算す
ることにより、図７（ｃ）に示すように多入力セル２６
の各パス６１〜６４のセル遅延を補正する。

【００４５】この多入力セル２６のパス６１〜６４にお
けるセル遅延群に着目すると、容量変化に対するセル遅
延の増加分は、出力ピンが同じならば、ほぼ同一であ
る。そして、実効負荷容量の誤差を要因とするセル遅延
の誤差も、１つの出力ピンを通るセル遅延群において、
ほぼ同一である。従って、１つの任意のパス（パス６
１）に対して過渡解析で算出したセル遅延と、テーブル
ルックアップ法で算出したセル遅延群における対応する
パス（パス６１）のセル遅延との差分を算出し、この差
分を全てのセル遅延群に反映することにより、多入力セ
ル２６の全てのパス６１〜６４に対して過渡解析で算出
したセル遅延と同等の精度が得られることになる。差分
補正処理部７は、補正後のセル遅延を遅延情報出力部８
に供給する。

【００４６】遅延情報出力部８は、差分補正処理部７か
らセル遅延を取得し、過渡解析処理部４から配線遅延を
取得すると、取得したセル遅延及び配線遅延から遅延情
報を生成する（ステップＳ１５）。遅延情報出力部８
は、生成した補正情報を遅延情報ファイル９に出力す
る。この結果、テーブルルックアップ法で算出したセル
遅延群を、過渡解析で算出したセル遅延に基づく差分に
より補正することにより、処理時間の増大を招くことな
く、遅延解析精度を向上させることができる。

【００４７】上記の第１の実施の形態では、接続情報フ
ァイル１に予め記憶されたセル情報及びＲＣ回路情報か
らなる接続情報に従って、負荷容量計算処理部３にて実
効負荷容量の取得し、また、過渡解析処理部４にて過渡
解析を行ったが、接続情報を生成する機能を備えてもよ
い。そして、上記の第１の実施の形態では、遅延情報出
力部８が生成した遅延情報を無条件に出力したが、生成
した遅延情報が回路に与えられた所定のタイミングの制
約を満たさない場合に、接続情報を再生成する機能を備
えてもよい。

【００４８】以下、生成した接続情報に基づいて過渡解
析等により遅延情報を生成し、生成した遅延情報が所定
のタイミングの制約を満たすか否かを検証するこの発明
の第２の実施の形態に係る遅延情報生成システムについ
て図面を参照して説明する。

【００４９】図８は、この発明の第２の実施の形態に適
用される遅延情報生成システムの一例を示す模式図であ
る。このシステムは、配置配線処理部１１と、ＲＣパラ
メータ抽出処理部１２と、遅延パラメータファイル２
と、負荷容量計算処理部３と、過渡解析処理部４と、遅
延テーブル５と、テーブルルックアップ処理部６と、差
分補正処理部７と、タイミング解析処理部１３と、遅延
情報ファイル９とから構成される。

【００５０】遅延パラメータファイル２、負荷容量計算
処理部３、過渡解析処理部４、遅延テーブル５、テーブ
ルルックアップ処理部６、差分補正処理部７、及び、遅
延情報ファイル９の構成等は、上記の第１の実施の形態
と同様である。

【００５１】配置配線処理部１１は、半導体回路に与え
られた所定の制約条件（設計制約）に基づいて、セルの
配置及び、セル間の配線パターン等の決定を行う。な
お、配置配線処理部１１は、後述するタイミング解析処
理部１３から再決定指示が供給された際に、決定過程を
微調整してセルの配置及び、セル間の配線パターン等を
再決定する。配置配線処理部１１は、決定したセル情報
等をＲＣパラメータ抽出処理部１２に供給する。

【００５２】ＲＣパラメータ抽出処理部１２は、配置配
線処理部１１からセル情報等を取得すると、配線の対接
地容量及び、配線抵抗等のパラメータに基づいて、ＲＣ
回路情報を生成する。ＲＣパラメータ抽出処理部１２
は、セル情報及びＲＣ回路情報から接続情報を生成し、
生成した接続情報を負荷容量計算処理部３及び、過渡解
析処理部４に供給する。

【００５３】タイミング解析処理部１３は、差分補正処
理部７にて補正されたセル遅延と、過渡解析処理部４か
ら供給された配線遅延とを取得すると、これらが半導体
回路に与えられた所定のタイミングの制約を満たすか否
かを検証する。タイミング解析処理部１３は、制約を満
たさないと判別した場合、再決定指示を配置配線処理部
１１に供給する。また、制約を満たすと判別した場合、
タイミング解析処理部１３は、取得したセル遅延及び配
線遅延から遅延情報を生成し、生成した遅延情報を遅延
情報ファイル９に出力する。

【００５４】以下、この第２の実施の形態に係る遅延情
報生成システムにおける遅延情報生成処理について図９
を参照して説明する。図９は、遅延情報生成処理を説明
するためのフローチャートである。図９に示す遅延情報
生成処理は、遅延パラメータファイル２及び遅延テーブ
ル５に必要な情報が格納された後、利用者が入力する指
示情報等に応答して開始する。

【００５５】まず、配置配線処理部１１は、半導体回路
に与えられた制約条件に基づいて、セルの配置及びセル
間の配線パターン等の決定を行い、セル情報等を生成す
る（ステップＳ２１）。配置配線処理部１１は、生成し
たセル情報等をＲＣパラメータ抽出処理部１２に供給す
る。

【００５６】ＲＣパラメータ抽出処理部１２は、配置配
線処理部１１からセル情報等を取得すると、配線の対接
地容量及び配線抵抗等のパラメータに基づいて、ＲＣ回
路情報を生成する（ステップＳ２２）。ＲＣパラメータ
抽出処理部１２は、生成したセル情報及び、配置配線処
理部１１から取得したＲＣ回路情報に従って、接続情報
を生成し、生成した接続情報を負荷容量計算処理部３及
び、過渡解析処理部４に供給する。

【００５７】負荷容量計算処理部３は、ＲＣパラメータ
抽出処理部１２から接続情報を取得すると、実効負荷容
量を求める（ステップＳ２３）。負荷容量計算処理部３
は、求めた実効負荷容量をテーブルルックアップ処理部
６に供給する。

【００５８】過渡解析処理部４は、ＲＣパラメータ抽出
処理部１２から接続情報を取得し、また、遅延パラメー
タファイル２から遅延パラメータを取得すると、各セル
について、セル遅延、配線遅延及び、波形なまりを過渡
解析により算出する（ステップＳ２４）。なお、過渡解
析処理部４は、セル遅延を算出する際に、対象のセルが
多入力セルである場合に、予め定められた１つのパスに
対してのみ過渡解析を行い、１つのセル遅延を算出す
る。過渡解析処理部４は、算出したセル遅延を差分補正
処理部７に供給し、また配線遅延を遅延情報出力部８に
供給する。

【００５９】テーブルルックアップ処理部６は、負荷容
量計算処理部３から実効負荷容量を取得すると、実効負
荷容量と入力波形なまりとをキーにして、遅延テーブル
５を検索してセル遅延を取得する（ステップＳ２５）。
なお、テーブルルックアップ処理部６は、セル遅延を算
出する際に、対象のセルが多入力セルである場合に、全
てのパスのセル遅延をそれぞれ取得する。テーブルルッ
クアップ処理部６は、取得したセル遅延を差分補正処理
部７に供給する。

【００６０】差分補正処理部７は、過渡解析処理部４及
びテーブルルックアップ処理部６からセル遅延をそれぞ
れ取得すると、同一のパスにおけるセル遅延の差分を求
め、求めた差分に従って、テーブルルックアップ処理部
６から取得したセル遅延を補正する（ステップＳ２
６）。差分補正処理部７は、補正後のセル遅延をタイミ
ング解析処理部１３に供給する。

【００６１】タイミング解析処理部１３は、差分補正処
理部７から補正されたセル遅延と、過渡解析処理部４か
ら供給された配線遅延とを取得すると、これらが半導体
回路に与えられた所定のタイミングの制約を満たすか否
かを判別する（ステップＳ２７）。

【００６２】タイミング解析処理部１３は、セル遅延と
配線遅延とがタイミングの制約を満たさないと判別した
場合、セルの配置及びセル間の配線パターン等の再決定
を指示する再決定指示を生成し、生成した再決定指示を
配置配線処理部１１に供給する（ステップＳ２８）。

【００６３】この際、ステップＳ２１に処理が戻り、配
置配線処理部１１は、再決定指示を取得すると、決定過
程を微調整してセルの配置及びセル間の配線パターン等
を再決定する。すなわち、ステップＳ２１に処理が戻
り、上述のステップＳ２１〜Ｓ２６の処理が繰り返され
る。

【００６４】一方、ステップＳ２７にて、セル遅延と配
線遅延とがタイミングの制約を満たすと判別した場合、
タイミング解析処理部１３は、取得したセル遅延及び配
線遅延から遅延情報を生成する（ステップＳ２９）。タ
イミング解析処理部１３は、生成した補正情報を遅延情
報ファイル９に出力する。

【００６５】この結果、テーブルルックアップ法で算出
したセル遅延群を、過渡解析で算出したセル遅延に基づ
く差分により補正することにより、処理時間の増大を招
くことなく、遅延解析精度を向上させることができる。
また、取得したセル遅延及び配線遅延が、半導体回路に
与えられた所定のタイミングの制約を満たさない場合
に、セルの配置及びセル間の配線パターン等の決定から
再度処理することができる。

【００６６】なお、この発明の実施の形態にかかる遅延
情報生成システムは、専用のシステムによらず、通常の
コンピュータシステムを用いて実現可能である。例え
ば、コンピュータに上述のいずれかを実行するためのプ
ログラムを格納した媒体（フロッピーディスク、ＣＤ−
ＲＯＭ等）から該プログラムをインストールすることに
より、上述の処理を実行する遅延情報生成システムを構
成することができる。

【００６７】また、コンピュータにプログラムを供給す
るための媒体は、通信媒体（通信回線、通信ネットワー
ク、通信システムのように、一時的かつ流動的にプログ
ラムを保持する媒体）でも良い。例えば、通信ネットワ
ークの掲示板（ＢＢＳ）に該プログラムを掲示し、これ
をネットワークを介して配信してもよい。そして、この
プログラムを起動し、ＯＳの制御下で、他のアプリケー
ションプログラムと同様に実行することにより、上述の
処理を実行することができる。

【００６８】

【発明の効果】以上説明したように、本発明によれば、
処理時間の増大を招くことなく、遅延解析精度を向上さ
せることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る遅延情報生成
システムの構成の一例を示す模式図である。

【図２】接続情報ファイルに記憶される接続情報を構成
するセル情報及びＲＣ回路情報を説明するための具体的
な回路を示す図である。

【図３】遅延パラメータファイルに記憶されるセルの遅
延パラメータを説明する模式図であり、（ａ）が内部遅
延時間及び立ち上がり時間であり、（ｂ）が出力抵抗等
を示す図である。

【図４】セルの出力ピンに接続されるＲＣ回路の一例を
示す模式図である。

【図５】（ａ）がセル遅延及び配線遅延を説明するため
の模式図であり、（ｂ）が多入力セルとそのパスを説明
するための模式図である。

【図６】本発明の第１の実施の形態に係る遅延情報生成
処理を説明するためのフローチャートである。

【図７】（ａ）が過渡解析部により算出される多入力セ
ルの１つのパスにおけるセル遅延を示す模式図であり、
（ｂ）がテーブルルックアップ処理部により取得される
多入力セルの全てのパスにおけるセル遅延を示す模式図
であり、（ｃ）が差分補正処理部により補正された多入
力セルのセル遅延を示す模式図である。

【図８】本発明の第２の実施の形態に係る遅延情報生成
システムの構成の一例を示す模式図である。

【図９】本発明の第２の実施の形態に係る遅延情報生成
処理を説明するためのフローチャートである。

【図１０】従来の遅延情報生成システムの構成の一例を
示す模式図である。

【図１１】多入力セルの一例を示す模式図である。

【符号の説明】

１ 接続情報ファイル ２ 遅延パラメータファイル ３ 負荷容量計算制御部 ４ 過渡解析処理部 ５ 遅延テーブル ６ テーブルルックアップ処理部 ７ 差分補正処理部 ８ 遅延情報出力部 ９ 遅延情報ファイル １１ 配置配線処理部 １２ ＲＣパラメータ抽出処理部 １３ タイミング解析処理部

Claims (6)

【特許請求の範囲】
1. 【請求項１】実効負荷容量及び波形なまりに応じて定ま
   るセル遅延を記憶する遅延テーブル記憶手段と、 実効負荷容量及び波形なまりを取得する負荷容量取得手
   段と、 前記負荷容量取得手段が取得した実効負荷容量及び波形
   なまりに従って、前記遅延テーブル記憶手段から多入力
   セルの全てのパスにおけるセル遅延を取得するテーブル
   取得手段と、 多入力セルの少なくとも１つのパスにおけるセル遅延を
   過渡解析により取得する過渡解析手段と、 前記過渡解析手段により取得されたセル遅延のパスに対
   応する前記テーブル取得手段により取得されたセル遅延
   と前記過渡解析手段により取得されたセル遅延との差分
   を取得する差分取得手段と、 前記差分取得手段により取得された差分を前記テーブル
   取得手段により取得された多入力セルの全てのパスにお
   けるセル遅延に加算し、各セル遅延を補正する補正手段
   と、 前記補正手段により補正されたセル遅延、及び前記過渡
   解析手段により取得された配線遅延に従って、遅延情報
   を生成する遅延情報生成手段と、 を備えることを特徴とする遅延情報生成システム。
2. 【請求項２】少なくとも多入力セルのセル情報及びＲＣ
   回路情報を含む接続情報を記憶する接続情報記憶手段
   と、 前記接続情報記憶手段に記憶される接続情報に対応した
   少なくとも内部遅延時間、立ち上がり時間及び出力抵抗
   を含む遅延パラメータを記憶する遅延パラメータ記憶手
   段と、 実効負荷容量及び波形なまりに対応したセル遅延を記憶
   する遅延テーブル記憶手段と、 前記接続情報記憶手段に記憶される接続情報に従って、
   実効負荷容量を取得する負荷容量取得手段と、 前記接続情報記憶手段に記憶される接続情報及び、前記
   遅延パラメータ記憶手段に記憶される遅延パラメータに
   従って、配線遅延、波形なまり、及び、多入力セルの少
   なくとも１つのパスにおけるセル遅延を過渡解析により
   取得する過渡解析手段と、 前記負荷容量取得手段により取得された実効負荷容量及
   び、前記過渡解析手段により取得された波形なまりに従
   って、前記遅延テーブル記憶手段から多入力セルの全て
   のパスにおけるセル遅延を取得するテーブル取得手段
   と、 前記過渡解析手段により取得されたセル遅延のパスに対
   応する前記テーブル取得手段により取得されたセル遅延
   と前記過渡解析手段により取得されたセル遅延との差分
   を取得する差分取得手段と、 前記差分取得手段により取得された差分を前記テーブル
   取得手段により取得された多入力セルの全てのパスにお
   けるセル遅延に加算し、各セル遅延を補正する補正手段
   と、 前記補正手段により補正されたセル遅延、及び前記過渡
   解析手段により取得された配線遅延に従って、遅延情報
   を生成する遅延情報生成手段と、 を備えることを特徴とする遅延情報生成システム。
3. 【請求項３】前記補正手段により補正されたセル遅延、
   及び前記過渡解析手段により取得された配線遅延に従っ
   て、半導体回路に与えられた所定のタイミングの制約を
   満たすか否かを検証するタイミング検証手段を、更に備
   えることを特徴とする請求項１又は２に記載の遅延情報
   生成システム。
4. 【請求項４】実効負荷容量及び波形なまりを取得する負
   荷容量取得ステップと、 前記負荷容量取得ステップにて取得された実効負荷容量
   及び波形なまりにより定まる多入力セルの全てのパスに
   おけるセル遅延を取得するセル遅延取得ステップと、 多入力セルの少なくとも１つのパスにおけるセル遅延を
   過渡解析により取得する過渡解析ステップと、 前記過渡解析ステップにて取得されたセル遅延のパスに
   対応する前記セル遅延取得ステップにて取得されたセル
   遅延と前記過渡解析ステップにて取得されたセル遅延と
   の差分を取得する差分取得ステップと、 前記差分取得ステップにて取得された差分を前記セル遅
   延取得ステップにより取得された多入力セルの全てのパ
   スにおけるセル遅延に加算し、各セル遅延を補正する補
   正ステップと、 前記補正ステップにて補正されたセル遅延、及び前記過
   渡解析ステップにて取得された配線遅延に従って、遅延
   情報を生成する遅延情報生成ステップと、 を備えることを特徴とする遅延情報生成方法。
5. 【請求項５】少なくとも多入力セルのセル情報及びＲＣ
   回路情報を含む接続情報に従って実効負荷容量を取得す
   る負荷容量取得ステップと、 接続情報、及び少なくとも内部遅延時間、立ち上がり時
   間及び出力抵抗を含む遅延パラメータに従って、配線遅
   延、波形なまり、及び、多入力セルの少なくとも１つの
   パスにおけるセル遅延を過渡解析により取得する過渡解
   析ステップと、 前記負荷容量取得ステップにて取得された実効負荷容量
   及び、前記過渡解析ステップにて取得された波形なまり
   により定まる多入力セルの全てのパスにおけるセル遅延
   を取得するセル遅延取得ステップと、 前記過渡解析ステップにて取得されたセル遅延のパスに
   対応する前記セル遅延取得ステップにて取得されたセル
   遅延と前記過渡解析ステップにて取得されたセル遅延と
   の差分を取得する差分取得ステップと、 前記差分取得ステップにて取得された差分を前記セル遅
   延取得ステップにより取得された多入力セルの全てのパ
   スにおけるセル遅延に加算し、各セル遅延を補正する補
   正ステップと、 前記補正ステップにて補正されたセル遅延、及び前記過
   渡解析ステップにて取得された配線遅延に従って、遅延
   情報を生成する遅延情報生成ステップと、 を備えることを特徴とする遅延情報生成方法。
6. 【請求項６】実効負荷容量及び波形なまりを取得する負
   荷容量取得ステップと、前記負荷容量取得ステップにて
   取得された実効負荷容量及び波形なまりにより定まる多
   入力セルの全てのパスにおけるセル遅延を取得するセル
   遅延取得ステップと、多入力セルの少なくとも１つのパ
   スにおけるセル遅延を過渡解析により取得する過渡解析
   ステップと、前記過渡解析ステップにて取得されたセル
   遅延のパスに対応する前記セル遅延取得ステップにて取
   得されたセル遅延と前記過渡解析ステップにて取得され
   たセル遅延との差分を取得する差分取得ステップと、前
   記差分取得ステップにて取得された差分を前記セル遅延
   取得ステップにより取得された多入力セルの全てのパス
   におけるセル遅延に加算し、各セル遅延を補正する補正
   ステップと、前記補正ステップにて補正されたセル遅
   延、及び前記過渡解析ステップにて取得された配線遅延
   に従って、遅延情報を生成する遅延情報生成ステップと
   を有する遅延情報生成方法をコンピュータに実行させる
   ためのプログラムを記録したコンピュータ読み取り可能
   な記録媒体。