JP4178242B2 - 斜め配線を有するlsiの配線容量の抽出方法およびその抽出プログラム - Google Patents

斜め配線を有するlsiの配線容量の抽出方法およびその抽出プログラム Download PDF

Info

Publication number
JP4178242B2
JP4178242B2 JP2004051812A JP2004051812A JP4178242B2 JP 4178242 B2 JP4178242 B2 JP 4178242B2 JP 2004051812 A JP2004051812 A JP 2004051812A JP 2004051812 A JP2004051812 A JP 2004051812A JP 4178242 B2 JP4178242 B2 JP 4178242B2
Authority
JP
Japan
Prior art keywords
wiring
adjacent
segment
diagonal
interest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004051812A
Other languages
English (en)
Other versions
JP2005242681A (ja
Inventor
久芳 大庭
淳 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004051812A priority Critical patent/JP4178242B2/ja
Priority to US10/898,960 priority patent/US7185296B2/en
Publication of JP2005242681A publication Critical patent/JP2005242681A/ja
Application granted granted Critical
Publication of JP4178242B2 publication Critical patent/JP4178242B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、斜め配線を有するLSIの配線容量の抽出方法およびそのコンピュータプログラムに関し、特に、斜め配線が含まれる場合の配線容量抽出工程を簡単化することができる配線容量の抽出方法およびそのコンピュータプログラムに関する。
LSIの設計工程は、コンピュータによるCADツールにより行われる。LSIの設計工程は、一般的には、論理ゲートを接続して論理回路をデザインする論理設計工程と、その論理回路を実際のチップ上にレイアウトするレイアウトデザイン工程と、レイアウトされた接続配線のRLC(抵抗、インダクタンス、容量)をレイアウトデータから抽出し、その抽出したRLC値とセルやマクロのAC特性から各信号パスの遅延時間を求める工程と、その遅延時間を利用して論理回路が正常に動作するかをチェックするタイミング検証(論理検証)工程と、レイアウトデータがデザインルールを満足していることをチェックする物理検証工程とを有する。レイアウトデザインにより、チップ上の各層の配線パターンデータを含むレイアウトデータが作成され、このレイアウトデータをもとに、接続配線のRLC値が抽出される。これらRLC抽出工程、遅延時間計算工程、及び論理シミュレーション工程は、それぞれコンピュータプログラムをコンピュータで実行させることで実現される。
上記のRLC抽出工程は、レイアウトデータをもとに、実際の接続配線の隣接配線構造におけるRLC値を演算により求めることができるが(たとえば特許文献1)、そのような方法では、抽出工程におけるコンピュータ処理が膨大になる。そこで、配線の幅、隣接する配線との距離やオーバーラップ面積などのパラメータに応じてあらかじめ生成されたRLCルールテーブルを参照し、レイアウトデータに含まれる配線の幅、隣接する配線との距離やオーバーラップ面積とマッチングするパラメータに対応するRLC値をルールテーブルから抽出することが提案されている(たとえば特許文献2)。このようなマッチングにより抽出することで、RLC値の演算処理を省略することができる。
いずれの方法であっても、着目配線をその周囲の配線構造に応じてセグメントに分割し、セグメント毎に上記のRLC抽出が行われる。たとえば、着目配線の容量値は、着目配線と隣接配線との距離やオーバーラップ面積によって決まるので、容量値を抽出するときは、隣接配線とのその距離や面積をレイアウトデータから抽出し、それらをパラメータにして容量値を抽出する必要がある。また、抵抗値は着目配線の断面積や長さ、インダクタンス値を着目配線の長さなどが必要になる。
特開2002−299456号公報 特開2002−368088号公報(たとえば図1、図12)
近年のLSIにおける多層配線構造では、X,Y方向のグリッド上に配置される主軸配線に加えて、グリッドに対して斜めの方向に配置される斜め配線を利用することが提案されている。斜め配線は、X,Y方向の主軸配線のみを利用するよりも2点間を対角線方向に短距離で接続することができ、配線容量や抵抗を低減でき高速動作が可能になるというメリットを有する。
ところが、このような斜め配線の存在は、RLC抽出のうち、特に容量値抽出工程を複雑にするという問題を招いている。
図1は、斜め配線による容量値抽出工程の問題点を説明するための図である。図1(A)のように、着目配線LNXと隣接配線LNYとがともにグリッドGR上に平行にのびる主軸配線どうしの場合は、着目配線LNXのセグメントSGの長さ方向において隣接配線LNYとの距離は一定であるので、セグメントSGに対して一定の距離にもとづいて容量値を抽出してRC抽出モデル30を生成することができる。なお、RLC抽出のうち、超高速回路を除くと、配線のインダクタンスLは遅延特性への影響が少なく、RC値だけを抽出することが行われるので、図1の例では、RC値の抽出例で説明する。
一方、図1(B)のように、着目配線LNXの隣に斜め配線LNYが存在すると、着目配線LNXの長さ方向において隣接配線LNYとの距離が一定でないので、容量値抽出のためのセグメントを図示されるように細分化(SG1〜SG4)して、それぞれ細分化したセグメント毎に容量値を抽出する必要がある。その結果、容量値抽出工程の工数が増加し、コンピュータ処理が膨大になる。また、セグメントを細分化することで、それに対応するRC抽出モデル31〜34も細分化され、タイミング検証工程に必要な信号パスの遅延時間演算工程の工数も増大する。
そこで、本発明の目的は、斜め配線を有するLSIの容量値抽出において、セグメントの細分化を抑制して、容量値抽出工程の工数増大を抑えることができる容量値抽出方法及びその抽出プログラムを提供することにある。
上記の目的を達成するために、本発明の第1の側面は、集積回路の接続配線の容量値を抽出する方法において、
前記接続配線のレイアウトデータに含まれ、着目配線とそれに隣接する隣接配線とが平行でない配線セグメントについて、当該着目配線または隣接配線のいずれか一方の方向を他方に対して所定の距離を隔てて平行になるように置き換えて配線モデルデータを生成する配線モデル生成工程と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程とを有することを特徴とする。
上記本発明の第1の側面においてより好ましい実施例は、前記配線モデル生成工程は、前記配線セグメントの始点と終点との間で前記着目配線と隣接配線との距離に応じて積分した容量値に基づいて、前記所定の距離を求める工程を含むことを特徴とする。
上記本発明の第1の側面においてより好ましい実施例は、前記配線モデル生成工程は、前記配線セグメントの着目配線と隣接配線との距離が所定の閾値距離を超える部分を有するときは、当該閾値距離を超える部分は閾値距離を隔てて平行になるように置き換え、前記閾値距離を超えない部分については、前記所定の距離を隔てて平行になるように置き換えることを特徴とする。
上記の目的を達成するために、本発明の第2の側面は、集積回路の接続配線の容量値を抽出する方法において、
X,Y方向に延びる主軸配線と当該X,Y方向に対して斜め方向に延びる斜め配線とを含む接続配線のレイアウトデータに含まれ、いずれか一方が前記斜め配線である着目配線とそれに隣接する隣接配線とを含む配線セグメントに対して、前記着目配線と斜め配線とを所定の距離を隔てて平行にするように、当該斜め配線を主軸配線に置き換えて配線モデルデータを生成する配線モデル生成工程と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程とを有することを特徴とする。
上記の目的を達成するために、本発明の第3の側面は、上記第1及び第2の側面の配線容量抽出方法をコンピュータに実行させるプログラムである。
本発明の第1の側面によれば、着目配線と隣接配線とが平行でない配線セグメントに対して、いずれか一方を他方に平行になるように置き換えて配線モデルを生成し、その配線モデルについて着目配線の容量抽出を行うので、容量抽出工程の工数を減らすことができる。
本発明の第2の側面によれば、斜め配線を含むレイアウトデータにおける配線セグメントに対して、斜め配線を主軸配線に置き換えて着目配線と隣接配線とが平行な配線モデルを生成し、その配線モデルについて着目配線の容量抽出を行うので、容量抽出工程の工数を減らすことができる。
また、上記の容量抽出方法により抽出された容量値から配線の遅延時間を求めれば、容量値モデルが簡略化されているので、遅延時間生成工程の工数も減らすことができる。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
図2は、本実施の形態におけるLSIの設計工程を示すフローチャート図である。LSIの設計工程に先だつ準備工程として、多層配線構造を特定するプロセスルールにもとづいて、配線のRLC(抵抗、インダクタンス、容量)の値を隣接配線の配線間距離や対抗面積などのパラメータに対応して求めるRLCルールテーブル生成工程を有する。プロセスルールは、LSIの多層配線構造について、各配線層の膜厚や材質、配線層間の絶縁膜構造、配線層内の絶縁膜構造などのデータを含む。したがって、プロセスルールを参照することで、可能性のある隣接配線構造における配線のRLC値をあらかじめ求めておくことができる。この準備段階で生成されたRLCルールテーブルF12が、データファイルの形でコンピュータの記憶手段に格納される。
なお、本実施の形態では、配線のRLC値を求めているが、非常に高速動作をする場合を除いて遅延特性に直接関係する抵抗値Rと容量値Cとを求めるだけでもよい。
次に、個別のLSIを設計工程は、論理ゲートを接続して論理回路をデザインする論理設計工程(S12)と、その論理回路を実際のチップ上にレイアウトするレイアウトデザイン工程(S14)と、レイアウトされた配線の信号パスの遅延時間を求め、その遅延時間によるタイミングで論理回路が正常に動作するかをチェックする論理検証工程(S16)と、レイアウトデータがデザインルールを満足していることをチェックする物理検証工程(S20)とを有する。
論理設計工程S12では、設計者が、論理設計のためのCADツールを利用して、一定の機能を実現する論理回路をデザインする。その結果、論理ゲートを有するセルやマクロと、それらの接続データからなるネットリストF14が生成される。論理設計工程が終了すると、図3に示すような論理回路が完成する。かかる論理回路は、ネットリストF14により特定可能である。図3の論理回路の例は、チップ10内に入力端子IN1、IN2と出力端子OUTとの間に、ゲート12〜14、16〜18とフリップフロップ15とが接続された例である。それぞれのゲートやフリップフロップは、接続配線LN1〜LN9により接続される。
かかる論理設計工程の次に、レイアウトデザイン工程S14が行われる。ここでは、実際のチップ上にセルやマクロを配置し、それらを接続する接続配線パターンのレイアウトが行われ、レイアウトデータF16が生成される。接続配線がチップ内の多層配線で実現される場合は、各接続配線層のレイアウトデータが生成される。従って、レイアウトデータF16は、図3の論理回路を例にとれば、接続配線LN1〜LN9の配線パターンのデータを有する。
そして、レイアウトデータF16に対して論理検証工程(S16)が行われる。図5は、論理検証工程のフローチャート図であり、これを参照しながら、論理検証工程を説明する。まず、レイアウトデータF16にもとづいて、接続配線LN1〜LN9の抵抗R、容量C、必要に応じてインダクタンスLの値が抽出される(S20)。このRLC値の抽出工程では、準備段階で生成したRLCルールテーブルF12のパラメータと、着目配線のパラメータとのマッチングをとり、マッチングしたパラメータに対応するRLC値をRLCルールテーブルF12から読み出すことで行われる。RLCルールテーブルを参照することで、レイアウトデータにもとづいて着目配線のRLC値をその都度演算する必要がないので、コンピュータ処理時間を節約することができる。
次に、抽出した配線のRLC値データ(図1のRC抽出モデル)とセルライブラリF18内のセルやマクロのAC特性とに基づいて、信号パスPASS1〜PASS3の信号伝播遅延時間が計算される(S22)。このセルやマクロのAC特性は、例えばインバータの場合であれば、入力の立ち上がりに対する出力の立ち下がり特性、出力駆動能力などである。
図4は、信号パスの信号伝播遅延時間の計算を説明する図である。この例では、インバータINV1、INV2が縦列に接続されている。この場合、初段のインバータINV1の入力端子には、抵抗R1、容量C1なる接続配線LN50が接続されている。この接続配線LN50は、図示しない前段のゲートにより駆動され、インバータINV1の入力信号は、遅延時間t1を有する立ち上がり波形になる。この立ち上がり波形の遅延時間t1は、前段ゲートの駆動能力と接続配線LN50の抵抗R1、容量C1などから求められる。
そして、インバータINV1では、入力の立ち上がり波形に対して、一定の遅延時間t10遅れて出力が立ち下がる。出力の立ち下がり特性は、その出力端子に接続された接続配線LN51の抵抗R2、容量C2と、インバータINV1の出力駆動特性に依存する。同様にして、次の段のインバータINV2においても、入力の立ち下がり波形に対して、一定の遅延時間t11遅れて出力が立ち上がる。この出力立ち上がり特性t3もインバータINV2の駆動能力と出力に接続される配線の抵抗R3と容量C3とにより決まる。
このように、接続配線のRLC値とセルのAC特性により、信号パスに沿って、信号の伝播遅延時間を順次計算することができる。その結果、図3の論理回路例において、信号パスPASS1、2、3の信号伝播遅延時間がそれぞれ求められる。なお、接続配線のインダクタンスが抽出されれば、それによる遅延特性も信号パスの信号伝播遅延時間に含めることができる。
そして、信号パスの信号伝播遅延時間が得られれば、論理回路に対して正常に動作するかをチェックするタイミング検証が行われる(S24)。このタイミング検証では、テスト入力データに対して論理回路が正常に動作して、期待されるテスト出力データが出力されるか否かがチェックされる。その場合、上記で求めた信号パスの信号伝播遅延時間により、図3の例では、フリップフロップ15のクロック端子CKへのクロック入力タイミングと、データ入力端子Dへのデータ入力タイミングとが、整合するか否かがチェックされる。即ち、クロックCKのリーディングエッジ前後のセットアップタイムとホールドタイムの間に、データ入力Dが正しいレベルに維持される必要がある。かかるチェックを行うためには、信号パスPASS1、PASS2の遅延時間を適切に計算しなければならない。
図6は、本実施の形態におけるコンピュータシステムの構成図である。このコンピュータシステムは、演算ユニット20にキーボードなどの入力ユニット22、モニタなどの表示ユニット24、印刷装置などの出力ユニット26が接続されている。更に、記憶ユニットには、LSIの多層配線構造を特定するプロセスルールファイルF10、準備段階でプロセスルールにもとづいて配線に対するRLC値を隣接配線間距離や対抗面積などのパラメータに対応させて求めたRLCルールテーブルのファイルF12、論理設計により生成されたネットリストファイルF14、レイアウトデザインにより生成されたレイアウトデータファイルF16、LSIを構成するセル、マクロの論理データやレイアウトデータを有するセルライブラリファイルF18、RLC抽出工程により抽出された接続配線のRLC値ファイルF20、RLC抽出工程でレイアウトデータF16から斜め配線を主軸配線に置き換えるなどして生成される配線モデルデータF22などのファイルと、RLCルール作成プログラムP10、論理設計ツールP12、レイアウトツールP14、論理検証ツールP16、RLC抽出ツールP18などのプログラムとを格納する。
論理設計ツールP12、レイアウトツールP14、論理検証ツールP16の機能は、前述の通りである。論理検証ツールP12は、図5に示されるように、配線のRLC抽出ツール(P18,S20)と遅延時間計算ツール(S22)とタイミング検証ツール(S24)とを有する。本実施の形態では、RLC抽出ツールP18は、RLCルールテーブルF12を参照してRLC値を抽出するので、以下、容量値ルールテーブルについて説明する。
図7は、典型的な多層配線構造において抽出される容量を示す図である。図7の例では、4つの配線層Li,Lj,Lk,Lmに対してX方向(図面に水平方向)とY方向(図面に垂直方向)の配線が交互に設けられるが、配線層Lkにはたまたま配線が設けられていない。そこで、配線層Ljの配線LNXを着目配線とすると、同じ配線層Lj内の隣接する配線LN10,LN12との間に隣接配線容量Ccが存在し、下層の配線層Li内の隣接する配線LN14との間にエリア容量Caと斜め方向のフリンジ容量Cfが存在し、上層の配線層Lm内の真上に隣接する配線LN18との間にエリア容量Caと斜め方向のフリンジ容量Cvが存在し、上層の配線Lm内の斜め方向に隣接する配線LN16,LN20との間に斜め配線容量Cdが存在する。
エリア容量Caは、対抗する配線のオーバーラップ面積Sと隣接距離dおよび配線間の絶縁膜の誘電率εとから単位長あたりの容量がCa=εS/dにより求められる。また、隣接配線容量(カップリング容量)Ccは、配線間距離dと配線の厚みおよび配線間の絶縁膜の誘電率とから単位長あたりの容量が同様に求められる。フリンジ容量Cf,Cvは、隣接配線LN14の縁部分の長さspや誘電率に依存する。更に、斜め配線容量Cdは、斜め方向の距離dや誘電率に依存する。
図8は、配線間距離dと容量Cとの関係を示すグラフ図である。配線間容量Cと配線間距離dとは、C=εS/dに示されるように反比例の関係にあるが、配線間距離が所定の閾値距離dtを超える場合は、容量は距離の依存性が少なくなるので、一定の容量Ctを与えることで、容量テーブルを簡略化することができる。
図9は、本実施の形態におけるRLCルールテーブルの一例を示す図である。RLCルールテーブルは、上記各容量Ca,Cc,Cf,Cv,Cdと抵抗RとインダクタンスLについて、マッチング対象となるパラメータに対応するRLC値を有する。たとえば、エリア容量Caでは、マッチング対象のパラメータは着目配線の配線層Ljと隣接配線との間の距離dであり、異なる配線層との距離d1,d2...dnに対応して単位面積あたりの容量Caを有する。つまり、実際のレイアウトデータの着目配線が有するエリア容量に対応する距離dと、このルールテーブル内のパラメータdとが比較され、一致するパラメータの容量値Caがルールテーブルから抽出される。そして、着目配線の配線幅Wと抽出しようとしている着目配線のセグメントの長さLaとから、着目配線のエリア容量Ca×W×Laが抽出される。
隣接配線間容量Ccは、着目配線の配線層が特定されればその配線の厚みなどが特定されるので、マッチング対象のパラメータは着目配線の配線層Ljと配線間距離sであり、ルールテーブルは、配線層Ljと距離s1,s2...snのパラメータに対応して単位長あたりの容量Ccを有する。フリンジ容量Cf,Cvは、配線層Ljとフリンジ長spがマッチング対象のパラメータ、斜め配線間容量Cdは、配線層Ljとその距離dがマッチング対象のパラメータになっている。
更に、抵抗RとインダクタンスLは、着目配線の配線層に対応するので、マッチング対象のパラメータは配線層である。ルールテーブル内の抵抗Rは単位断面積あたりの抵抗であるので、その演算は着目配線の幅Wと長さLaを利用して行われる。
図10は、多層配線構造の一例を示す斜視図である。また、図11はその平面図である。図9の斜視図には、4層の多層配線構造例が示されている。各配線層のX方向とY方向に交互に主軸配線LNX,LN12〜LN24が設けられ、更に、斜め配線LN10も必要に応じて設けられる。ただし、すべての配線層に配線が密に設けられているわけではなく、レイアウトデザインに依存して、配線が密に設けられている配線層と設けられていない配線層とが存在する。図11の平面図は、図10の配線LNX、LN10、LN12の配線層の上から見た図であり、下層の配線LN14,LN22のみが見えている。この平面図によれば、着目配線LNXの5つのセグメントSG1-5において、その断面構造はそれぞれ異なることが理解できる。すなわち、セグメントSG1,SG3,SG5では上下に横方向の配線は存在しないが、セグメントSG2では上下に横方向の配線LN14,LN30が存在し、セグメントSG4では下に横方向の配線LN22が存在する。但し、セグメントSG3では、上下左右方向の隣接配線の有無は同じであるが、右側の隣接配線LN10が斜め配線であるため、着目配線LNXと隣接配線LN10とは平行ではなく、その配線方向にそって隣接間距離が一定になっていない。
斜め配線が存在しない場合は、全てのセグメントにおいて、着目配線と隣接配線とは平行関係か直交関係になるので、容量抽出工程では、RLCルールテーブルのパラメータとのマッチングにより簡単に抽出することができる。しかし、斜め配線が存在したことで、従来のマッチング処理を行うためには、図1に示したように配線のセグメントをより細分化して行う必要がある。そのような細分化は、コンピュータの処理工数を増大させ好ましくない。
[容量抽出方法]
図12は、本実施の形態における容量抽出方法のフローチャート図である。更に、図13は、本実施の形態における配線モデル生成工程のフローチャート図である。容量抽出工程S20では、図10,図11で説明したように、配線セグメント毎に容量C値の抽出が行われる。図12、図13は、一つの配線セグメントに対する処理フローを示している。
図12に示されるように、容量抽出工程S20では、着目配線に対する隣接配線の検索の範囲dtが設定される(S30)。図8で説明したように、配線間距離が閾値距離dtを超えると距離に依存しない固定値Ctを容量値として与えているので、その閾値距離dtの設定が行われる。ここで設定された閾値距離dt以内に存在する隣接配線が、着目配線と平行でない場合は、距離に応じて容量値を有することになるので本実施の形態の配線モデルに置き換えられる。
次に、配線セグメントにおける着目配線と隣接配線が主軸配線か斜め配線かの識別が行われる(S32)。図14は、配線識別工程S32の識別方法を示す図である。識別対象の配線LNの始点40からグリッドGRの対角線方向の格子点42上に配線LNが存在するか否かで斜め配線か否かを判断することができる。図14の例では、始点40から右下対角線方向の格子点42上に配線LNが存在していたので、斜め配線と識別することができる。同様に、識別対象の配線の始点からグリッドのX,Y方向の格子点にその配線LNが存在するか否かをチェックすることで、主軸配線か否かを判別することができる。この配線識別工程により、配線グリッドの着目配線または隣接配線が主軸配線か斜め配線かを識別することができる。
次に、着目配線に隣接する配線を探索する(S34)。図15は、配線探索工程と配線モデルの生成工程を説明する図である。図15(A)において、着目配線LNXがY軸方向の主軸配線、隣接配線LNYが斜め配線の例であり、着目配線LNXから閾値距離dt内に隣接する斜め配線部分を探索する。その結果、隣接斜め配線LNYの始点40から閾値距離dtのグリッドを交差する位置44までが閾値距離dt内の斜め配線部分LNY1と、位置44から終点41までが閾値距離dtを超えた位置の斜め配線部分LNY2とに分けられる。
そこで、着目配線LNXと平行でない隣接配線LNYは、着目配線と平行な配線モデルに変換される(S36)。図13の配線モデル生成のフローチャートにおいて、図15の例は、着目配線が主軸配線で隣接配線が斜め配線の例であるので、判断工程S40にてYESとなり、工程S42、S44の処理が行われる。すなわち、図15(B)に示されるように、閾値距離dtを超えた部分LNY2については、図8で説明したように、距離に依存しない閾値距離dtの位置の容量とみなされるので、閾値距離dtを隔てて着目配線LNXと平行な配線モデルLNY2mに置き換えられる(図13のS44)。この状態では、着目配線LNXから閾値距離dt以内にある斜め配線部分LNY1が残っている。この斜め配線部分LNY1は、始点40から終点44までの斜め配線となる。
図16は、閾値距離dt以内にある斜め配線の配線モデルの生成工程を説明する図である。図16(A)に示されるように、始点40から終点44までの斜め配線LNX1は、着目配線LNXからモデル間隔dm離れたグリッド上に着目配線と平行な配線モデルLNY1mに置き換えられる(図13のS42)。その結果、配線モデルにおける配線セグメントはSG1,SG2に分割され、セグメントSG1は着目配線LNXと隣接配線LNY1mとを有し、セグメントSG2は着目配線LNXと隣接配線LNY2mとを有する。いずれも着目配線と隣接配線とは互いに平行な主軸配線となる。
ここで、モデル間隔dmの求め方について説明する。着目配線LNXのセグメントSG1では、隣接配線LNY1との間隔が、その始点L1から終点L2までの間に、間隔Aから間隔Bに変化する。したがって、セグメントSG1における隣接配線LNY1との間の容量は、セグメントSG1の座標Lの関数である配線間距離d(L)から得られる容量εS/d(L)を、始点L1から終点L2まで積分することにより求めることができる。即ち、図16(B)に示されるような演算式のとおりである。そこで、この容量Cが配線モデルLNY1mの場合の容量と等しくなるように、モデル間隔dmを求めれば良いことになる。着目配線LNXから閾値距離dt以内の斜め配線については、この演算方法によりモデル間隔dmを求めて、その間隔dmの位置に着目配線と並列の配線モデルLNY2mを生成すれば良いことになる。
図17は、着目配線と隣接配線が共に斜め配線の場合における配線モデルの生成工程を説明する図である。図17(A)に示されるように、着目配線LNXと隣接配線LNYが共に斜め配線である場合は、図17(B)に示されるように、着目配線LNXの始点50を変えずにグリッドGRに沿った主軸配線からなる配線モデルLNXmに変換し、隣接配線LNYも始点54を変えずに配線モデルLNXmに平行な主軸配線からなる配線モデルLNYmに変換する。但し、この場合は、始点50,54間のX軸方向の距離dmの√2倍が実際の配線間距離d1となる。つまり、始点を変えずに両配線を回転したときの距離dmの√2倍(√2dm)を配線モデルにおいて配線間距離とみなす必要がある。同様に、始点50を中心に回転した配線モデルLNXmの長さLmの√2倍を実際の着目配線LNXの長さL1(=√2Lm)とみなす必要がある。したがって、配線モデルのデータとしては、配線間隔を√2dm、配線長を√2Lmとする(図13のS48)。このようにして生成された配線モデルでは、着目配線も隣接配線も共に主軸配線に置き換えられているので、セグメントSGにおいて、同じ配線間距離√2dmを有する互いに平行な長さ√2Lmの着目配線と隣接配線になり、容量抽出工程において、セグメントSGに対してRLCルールテーブルを参照してその容量を抽出することができる。
図18は、着目配線が斜め配線で隣接配線が主軸配線の場合における配線モデルの生成工程を説明する図である。着目配線LNXが斜め配線で隣接配線LNYはグリッドGRに沿った主軸配線である。この場合は、図15,図16の例と逆に、着目配線LNX側を隣接配線に平行な主軸配線に置き換える。その場合、図15、図16と同様に、着目配線LNXの始点から終点まで隣接配線との距離が閾値距離dtを超えているか否かをチェックし、閾値距離dt以内の部分LNX1と超えている部分LNX2とに分割し、超えている部分LNX2は、隣接配線LNYとの距離dtの主軸配線からなる配線モデルLNX2mに置き換える(図13のS54)。また、超えていない部分LNX1については、図16で説明した容量演算によって求められるモデル距離dmの位置にある主軸配線からなる配線モデルLNX1mに置き換える(図13のS52)。つまり、着目配線LNXは、配線モデルLNX1m、LMX2mからなる2つのセグメントに分割される。更に、配線モデルLNX1m、LNX2mの長さデータは、元の実際の長さに合わせるために、置き換えられた配線モデルの長さLm1,Lm2の√2倍にされる。
図19は、配線モデルに対して抽出されるRCモデルを示す図である。図12のフローチャートにもどり、レイアウトデータF16に対して着目配線の配線セグメント毎に平行でない隣接配線や斜め配線を平行な主軸配線に置き換えて生成された配線モデルF22に対して、セグメント毎にそのモデル距離dm、dtとRLCルールテーブルF12のパラメータとのマッチングをとり、マッチングしたパラメータの容量を抽出することで、着目配線のRCモデルF20を生成することができる(図12のS38)。図19に示されるように、配線モデルF22を生成することで、容量抽出工程におけるセグメント数の増加を抑制することができ、容量抽出工程の工数の増大を抑えることができる。また、このようにして生成されたRCモデルF20も、図1(B)に示されたRCモデル31〜34よりも簡単化されているので、図5に示した論理検証工程の遅延時間計算工程S22の工数も抑えることができる。
上記の実施の形態では、同じ配線層内の着目配線と隣接配線について配線モデルの生成方法を説明した。しかしながら、本実施の形態は異なる配線層間の着目配線と隣接配線との関係においても、同様に適用することができる。例えば、図10において、着目配線をLN24としたときに、その上の隣接配線LN10が斜め配線となる場合は、着目配線LN24に対して閾値距離dt内の隣接配線LN10の部分は、着目配線の長さ方向で積分した容量値から求められるモデル距離dmの位置にある平行な主軸配線に置き換えて、閾値距離dtを超える隣接配線LN10の部分は、閾値距離dtの位置にある平行な主軸配線に置き換えれば良い。
以上の実施の形態によれば、容量抽出工程の工数を抑制することができ、更に抽出した容量によるRCモデルも簡素化され、論理検証工程における遅延時間計算工程の工数も抑えることができる。
以上の実施の形態をまとめると、以下の付記のとおりである。
(付記1)集積回路の接続配線の容量値を抽出する方法において、
前記接続配線のレイアウトデータに含まれ、着目配線とそれに隣接する隣接配線とが平行でない配線セグメントについて、当該着目配線または隣接配線のいずれか一方の方向を他方に対して所定の距離を隔てて平行になるように置き換えて配線モデルデータを生成する配線モデル生成工程と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程とを有することを特徴とする配線容量抽出方法。
(付記2)付記1において、
前記配線モデル生成工程は、前記配線セグメントの始点と終点との間で前記着目配線と隣接配線との距離に応じて積分した容量値に基づいて、前記所定の距離を求める工程を含むことを特徴とする配線容量抽出方法。
(付記3)付記1において、
前記配線モデル生成工程は、前記配線セグメントの着目配線と隣接配線との距離が所定の閾値距離を超える部分を有するときは、当該閾値距離を超える部分は閾値距離を隔てて平行になるように置き換え、前記閾値距離を超えない部分については、前記所定の距離を隔てて平行になるように置き換えることを特徴とする配線容量抽出方法。
(付記4)付記1において、
前記レイアウトデータは、X,Y方向に延びる主軸配線と、当該X,Y方向に対して斜め方向に延びる斜め配線とを含み、前記着目配線が主軸配線で、前記隣接配線が斜め配線の場合は、前記配線モデル生成工程において、当該隣接配線を前記着目配線に平行な主軸配線に置き換えることを特徴とする配線容量抽出方法。
(付記5)付記1において、
前記レイアウトデータは、X,Y方向に延びる主軸配線と、当該X,Y方向に対して斜め方向に延びる斜め配線とを含み、前記着目配線が斜め配線で、前記隣接配線が主軸配線の場合は、前記配線モデル生成工程において、当該着目配線を前記隣接配線に平行な主軸配線に置き換えることを特徴とする配線容量抽出方法。
(付記6)付記1において、
前記レイアウトデータは、X,Y方向に延びる主軸配線と、当該X,Y方向に対して斜め方向に延びる斜め配線とを含み、前記着目配線と前記隣接配線がともに斜め配線の場合は、前記配線モデル生成工程において、当該着目配線と前記隣接配線とを互いに平行な主軸配線に置き換えることを特徴とする配線容量抽出方法。
(付記7)付記1において、
前記容量抽出工程は、隣接配線との距離のパラメータに対応して容量値を有する容量ルールテーブルを参照して、前記所定の距離にマッチングするパラメータに対応する容量値を当該配線セグメントの容量値として抽出する工程を有することを特徴とする容量抽出方法。
(付記8)集積回路の接続配線の容量値を抽出する方法において、
X,Y方向に延びる主軸配線と当該X,Y方向に対して斜め方向に延びる斜め配線とを含む接続配線のレイアウトデータに含まれ、いずれか一方が前記斜め配線である着目配線とそれに隣接する隣接配線とを含む配線セグメントに対して、前記着目配線と斜め配線とを所定の距離を隔てて平行にするように、当該斜め配線を主軸配線に置き換えて配線モデルデータを生成する配線モデル生成工程と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程とを有することを特徴とする配線容量抽出方法。
(付記9)付記8において、
前記配線セグメントの前記着目配線と隣接配線の一方が主軸配線で他方が斜め配線の場合に、 前記配線モデル生成工程は、前記配線セグメントの始点と終点との間で前記着目配線と隣接配線との距離に応じて積分した容量値に基づいて、前記所定の距離を求める工程を含むことを特徴とする配線容量抽出方法。
(付記10)集積回路の接続配線の容量値を抽出する手順をコンピュータに実行させる配線容量抽出プログラムにおいて、
前記手順は、
前記接続配線のレイアウトデータに含まれ、着目配線とそれに隣接する隣接配線とが平行でない配線セグメントについて、当該着目配線または隣接配線のいずれか一方の方向を他方に対して所定の距離を隔てて平行になるように置き換えて配線モデルデータを生成する配線モデル生成手順と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出手順とを有することを特徴とする配線容量抽出プログラム。
(付記11)付記10において、
前記配線モデル生成手順は、前記配線セグメントの始点と終点との間で前記着目配線と隣接配線との距離に応じて積分した容量値に基づいて、前記所定の距離を求める手順を含むことを特徴とする配線容量抽出プログラム。
(付記12)付記10において、
前記配線モデル生成手順は、前記配線セグメントの着目配線と隣接配線との距離が所定の閾値距離を超える部分を有するときは、当該閾値距離を超える部分は閾値距離を隔てて平行になるように置き換え、前記閾値距離を超えない部分については、前記所定の距離を隔てて平行になるように置き換えることを特徴とする配線容量抽出プログラム。
(付記13)集積回路の接続配線の容量値を抽出する手順をコンピュータに実行させる配線容量抽出プログラムにおいて、
前記手順は、
X,Y方向に延びる主軸配線と当該X,Y方向に対して斜め方向に延びる斜め配線とを含む接続配線のレイアウトデータに含まれ、いずれか一方が前記斜め配線である着目配線とそれに隣接する隣接配線とを含む配線セグメントに対して、前記着目配線と斜め配線とを所定の距離を隔てて平行にするように、当該斜め配線を主軸配線に置き換えて配線モデルデータを生成する配線モデル生成手順と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出手順とを有することを特徴とする配線容量抽出プログラム。
(付記14)付記13において、
前記配線セグメントの前記着目配線と隣接配線の一方が主軸配線で他方が斜め配線の場合に、 前記配線モデル生成手順は、前記配線セグメントの始点と終点との間で前記着目配線と隣接配線との距離に応じて積分した容量値に基づいて、前記所定の距離を求める手順を含むことを特徴とする配線容量抽出プログラム。
(付記15)集積回路の論理検証方法において、
前記接続配線のレイアウトデータに含まれ、着目配線とそれに隣接する隣接配線とが平行でない配線セグメントについて、当該着目配線または隣接配線のいずれか一方の方向を他方に対して所定の距離を隔てて平行になるように置き換えて配線モデルデータを生成する配線モデル生成工程と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程と、
前記抽出した容量に基づいて求められる前記着目配線の遅延時間にしたがって、集積回路の論理検証を行う論理検証工程とを有することを特徴とする集積回路の論理検証方法。
(付記16)集積回路の論理検証手順をコントローラに実行させる論理検証プログラムにおいて、
前記手順は、
前記接続配線のレイアウトデータに含まれ、着目配線とそれに隣接する隣接配線とが平行でない配線セグメントについて、当該着目配線または隣接配線のいずれか一方の方向を他方に対して所定の距離を隔てて平行になるように置き換えて配線モデルデータを生成する配線モデル生成手順と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出手順と、
前記抽出した容量に基づいて求められる前記着目配線の遅延時間にしたがって、集積回路の論理検証を行う論理検証手順とを有することを特徴とする集積回路の論理検証プログラム。
(付記17)集積回路の論理検証方法において、
X,Y方向に延びる主軸配線と当該X,Y方向に対して斜め方向に延びる斜め配線とを含む接続配線のレイアウトデータに含まれ、いずれか一方が前記斜め配線である着目配線とそれに隣接する隣接配線とを含む配線セグメントに対して、前記着目配線と斜め配線とを所定の距離を隔てて平行にするように、当該斜め配線を主軸配線に置き換えて配線モデルデータを生成する配線モデル生成工程と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程と、
前記抽出した容量に基づいて求められる前記着目配線の遅延時間にしたがって、集積回路の論理検証を行う論理検証工程とを有することを特徴とする集積回路の論理検証方法。
(付記18)集積回路の論理検証手順をコントローラに実行させる論理検証プログラムにおいて、
前記手順は、
X,Y方向に延びる主軸配線と当該X,Y方向に対して斜め方向に延びる斜め配線とを含む接続配線のレイアウトデータに含まれ、いずれか一方が前記斜め配線である着目配線とそれに隣接する隣接配線とを含む配線セグメントに対して、前記着目配線と斜め配線とを所定の距離を隔てて平行にするように、当該斜め配線を主軸配線に置き換えて配線モデルデータを生成する配線モデル生成手順と、
当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出手順と、
前記抽出した容量に基づいて求められる前記着目配線の遅延時間にしたがって、集積回路の論理検証を行う論理検証手順とを有することを特徴とする集積回路の論理検証プログラム。
斜め配線による容量値抽出工程の問題点を説明するための図である。 本実施の形態におけるLSIの設計工程を示すフローチャート図である。 論理設計により生成される論理回路の一例を示す図である。 信号パスの信号伝播遅延時間の計算を説明する図である。 論理検証工程のフローチャート図である。 本実施の形態におけるコンピュータシステムの構成図である。 典型的な多層配線構造において抽出される容量を示す図である。 配線間距離dと容量Cとの関係を示すグラフ図である。 本実施の形態におけるRLCルールテーブルの一例を示す図である。 多層配線構造の一例を示す斜視図である。 図9の平面図である。 本実施の形態における容量抽出方法のフローチャート図である。 本実施の形態における配線モデル生成工程のフローチャート図である。 配線識別工程S32の識別方法を示す図である。 配線探索工程と配線モデルの生成工程を説明する図である。 閾値距離dt以内にある斜め配線の配線モデルの生成工程を説明する図である。 着目配線と隣接配線が共に斜め配線の場合の配線モデルの生成工程を説明する図である。 着目配線が斜め配線で隣接配線が主軸配線の場合の配線モデルの生成工程を説明する図である。 配線モデルに対して抽出されるRCモデルを示す図である。
符号の説明
F10:プロセスルール、F12:RLCルールテーブル、F16:レイアウトデータ、
F22:配線モデル、P18:RLC抽出ツール、20:演算ユニット
LNX:着目配線、LNY:隣接配線、LNY1m、LNY2m:配線モデル

Claims (8)

  1. コンピュータが、
    前記接続配線のレイアウトデータに含まれ、着目配線とそれに隣接する隣接配線とが平行でない配線セグメントについて、前記配線セグメントの始点と終点との間で前記着目配線と隣接配線との距離に応じて積分した容量値に基づいて所定の距離を求め、当該着目配線または隣接配線のいずれか一方の方向を他方に対して前記所定の距離を隔てて平行になるように置き換えて配線モデルデータを生成する配線モデル生成工程と、
    当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程とを実行し、
    集積回路の接続配線の容量値を抽出することを特徴とする配線容量抽出方法。
  2. 請求項1において、
    前記配線モデル生成工程は、前記配線セグメントの着目配線と隣接配線との距離が所定の閾値距離を超える部分を有するときは、当該閾値距離を超える部分は閾値距離を隔てて平行になるように置き換え、前記閾値距離を超えない部分については、前記所定の距離を隔てて平行になるように置き換えることを特徴とする配線容量抽出方法。
  3. 請求項1において、
    前記レイアウトデータは、X,Y方向に延びる主軸配線と、当該X,Y方向に対して斜め方向に延びる斜め配線とを含み、前記着目配線が主軸配線で、前記隣接配線が斜め配線の場合は、前記配線モデル生成工程において、当該隣接配線を前記着目配線に平行な主軸配線に置き換えることを特徴とする配線容量抽出方法。
  4. 請求項1において、
    前記レイアウトデータは、X,Y方向に延びる主軸配線と、当該X,Y方向に対して斜め方向に延びる斜め配線とを含み、前記着目配線が斜め配線で、前記隣接配線が主軸配線の場合は、前記配線モデル生成工程において、当該着目配線を前記隣接配線に平行な主軸配線に置き換えることを特徴とする配線容量抽出方法。
  5. 請求項1において、
    前記レイアウトデータは、X,Y方向に延びる主軸配線と、当該X,Y方向に対して斜め方向に延びる斜め配線とを含み、前記着目配線と前記隣接配線がともに斜め配線の場合は、前記配線モデル生成工程において、当該着目配線と前記隣接配線とを互いに平行な主軸配線に置き換えることを特徴とする配線容量抽出方法。
  6. コンピュータが、
    X,Y方向に延びる主軸配線と当該X,Y方向に対して斜め方向に延びる斜め配線とを含む接続配線のレイアウトデータに含まれ、いずれか一方が前記斜め配線である着目配線とそれに隣接する隣接配線とを含む配線セグメントに対して、前記配線セグメントの前記着目配線と隣接配線の一方が主軸配線で他方が斜め配線の場合に、前記配線セグメントの始点と終点との間で前記着目配線と隣接配線との距離に応じて積分した容量値に基づいて所定の距離を求め、前記着目配線と斜め配線とを前記所定の距離を隔てて平行にするように、当該斜め配線を主軸配線に置き換えて配線モデルデータを生成する配線モデル生成工程と、
    当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程とを実行し、
    集積回路の接続配線の容量値を抽出することを特徴とする配線容量抽出方法。
  7. コンピュータが、
    前記接続配線のレイアウトデータに含まれ、着目配線とそれに隣接する隣接配線とが平行でない配線セグメントについて、前記配線セグメントの始点と終点との間で前記着目配線と隣接配線との距離に応じて積分した容量値に基づいて所定の距離を求め、当該着目配線または隣接配線のいずれか一方の方向を他方に対して前記所定の距離を隔てて平行になるように置き換えて配線モデルデータを生成する配線モデル生成工程と、
    当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程と、
    前記抽出した容量に基づいて求められる前記着目配線の遅延時間にしたがって、集積回路の論理検証を行う論理検証工程とを実行し、
    集積回路の論理検証を行うことを特徴とする集積回路の論理検証方法。
  8. コンピュータが、
    X,Y方向に延びる主軸配線と当該X,Y方向に対して斜め方向に延びる斜め配線とを含む接続配線のレイアウトデータに含まれ、いずれか一方が前記斜め配線である着目配線とそれに隣接する隣接配線とを含む配線セグメントに対して、前記配線セグメントの前記着目配線と隣接配線の一方が主軸配線で他方が斜め配線の場合に、前記配線セグメントの始点と終点との間で前記着目配線と隣接配線との距離に応じて積分した容量値に基づいて所定の距離を求め、前記着目配線と斜め配線とを前記所定の距離を隔てて平行にするように、当該斜め配線を主軸配線に置き換えて配線モデルデータを生成する配線モデル生成工程と、
    当該配線モデルデータに含まれる着目配線の前記配線セグメントについて、前記所定の距離に基づいて容量値を抽出する容量抽出工程と、
    前記抽出した容量に基づいて求められる前記着目配線の遅延時間にしたがって、集積回路の論理検証を行う論理検証工程とを実行し、
    集積回路の論理検証を行うことを特徴とする集積回路の論理検証方法。
JP2004051812A 2004-02-26 2004-02-26 斜め配線を有するlsiの配線容量の抽出方法およびその抽出プログラム Expired - Fee Related JP4178242B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004051812A JP4178242B2 (ja) 2004-02-26 2004-02-26 斜め配線を有するlsiの配線容量の抽出方法およびその抽出プログラム
US10/898,960 US7185296B2 (en) 2004-02-26 2004-07-27 Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004051812A JP4178242B2 (ja) 2004-02-26 2004-02-26 斜め配線を有するlsiの配線容量の抽出方法およびその抽出プログラム

Publications (2)

Publication Number Publication Date
JP2005242681A JP2005242681A (ja) 2005-09-08
JP4178242B2 true JP4178242B2 (ja) 2008-11-12

Family

ID=34879632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004051812A Expired - Fee Related JP4178242B2 (ja) 2004-02-26 2004-02-26 斜め配線を有するlsiの配線容量の抽出方法およびその抽出プログラム

Country Status (2)

Country Link
US (1) US7185296B2 (ja)
JP (1) JP4178242B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7100135B2 (en) * 2004-06-18 2006-08-29 Intel Corporation Method and system to evaluate signal line spacing
JP4509703B2 (ja) * 2004-09-01 2010-07-21 富士通株式会社 配線容量算出装置、配線容量算出方法および配線容量算出プログラム
JP4316469B2 (ja) * 2004-10-15 2009-08-19 株式会社東芝 自動設計装置
JP2007165489A (ja) * 2005-12-13 2007-06-28 Nec Electronics Corp 半導体装置及びその設計方法
US7376921B2 (en) * 2006-02-17 2008-05-20 Athena Design Systems, Inc. Methods for tiling integrated circuit designs
US20080109778A1 (en) * 2006-10-23 2008-05-08 Inventec Corporation Setting method of line pitch/line width layout for logic circuit
JP2010287001A (ja) * 2009-06-10 2010-12-24 Fujitsu Ltd 設計支援プログラム、設計支援装置、および設計支援方法
KR101712628B1 (ko) * 2010-05-03 2017-03-06 삼성전자 주식회사 가변 콘택을 포함한 반도체 소자
TW201211808A (en) * 2010-09-10 2012-03-16 Hon Hai Prec Ind Co Ltd System and method for checking electrical rules
US8365117B2 (en) * 2011-06-13 2013-01-29 International Business Machines Corporation Solutions for on-chip modeling of open termination of fringe capacitance
US9886541B2 (en) 2015-12-08 2018-02-06 International Business Machines Corporation Process for improving capacitance extraction performance

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120343A (ja) 1992-10-08 1994-04-28 Fujitsu Ltd 配線容量演算装置及び配線容量算出方法
US6185722B1 (en) * 1997-03-20 2001-02-06 International Business Machines Corporation Three dimensional track-based parasitic extraction
US6077309A (en) * 1998-01-07 2000-06-20 Mentor Graphics Corporation Method and apparatus for locating coordinated starting points for routing a differential pair of traces
JP3786791B2 (ja) 1999-01-11 2006-06-14 松下電器産業株式会社 容量計算装置及び容量計算方法
US6665845B1 (en) * 2000-02-25 2003-12-16 Sun Microsystems, Inc. System and method for topology based noise estimation of submicron integrated circuit designs
US6581198B1 (en) * 2001-06-13 2003-06-17 Cadence Design Systems, Inc. Method and arrangement for extracting capacitance in integrated circuits having non Manhattan wiring
US6968522B1 (en) * 2003-02-13 2005-11-22 Hewlett-Packard Development Company, L.P. Differential line pair impedance verification tool
US7065731B2 (en) * 2003-05-07 2006-06-20 Cadence Design Systems, Inc. Removal of acute angles in a design layout

Also Published As

Publication number Publication date
JP2005242681A (ja) 2005-09-08
US20050193354A1 (en) 2005-09-01
US7185296B2 (en) 2007-02-27

Similar Documents

Publication Publication Date Title
US8312404B2 (en) Multi-segments modeling bond wire interconnects with 2D simulations in high speed, high density wire bond packages
Kahng et al. VLSI physical design: from graph partitioning to timing closure
KR100805173B1 (ko) 더미 패턴 발생 공정과 lcr 추출 공정을 포함하는 lsi 설계 방법 및 그것을 실행하는 컴퓨터 프로그램을 기억하는 컴퓨터 판독가능한 기록 매체
KR101776385B1 (ko) 집적 회로 레이아웃 생성을 위한 방법, 소자 및 컴퓨터 프로그램 제품
US9171124B2 (en) Parasitic extraction in an integrated circuit with multi-patterning requirements
JP4178242B2 (ja) 斜め配線を有するlsiの配線容量の抽出方法およびその抽出プログラム
JP2002110797A (ja) クロック配線の設計方法
JP2005158075A (ja) 相互接続対応の集積回路設計
TWI718245B (zh) 積體電路、製造其的電腦實施方法以及定義其的標準元件
JP4728944B2 (ja) 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置
JP2002259485A (ja) Lsi設計工程におけるlcr抽出方法及びlcr抽出を行うコンピュータプログラム
US20170185711A1 (en) Semiconductor design assisting device and semiconductor design assisting method
JP4178241B2 (ja) 配線容量抽出用の容量値ルールテーブルを生成する方法および容量値ルールファイル生成プログラム
US8074198B2 (en) Apparatus and method for circuit layout using longest path and shortest path search elements
JP5510280B2 (ja) 設計支援装置、設計支援方法および設計支援プログラム
JP2005235804A (ja) 半導体装置の設計方法及びプログラム
JP5059657B2 (ja) マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム
JP4668974B2 (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
JP2005063275A (ja) 集積回路のレイアウト装置及び方法
JP2001298092A (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
JP2872216B1 (ja) マクロの設計方法
JP3394321B2 (ja) 集積回路の論理シミュレーション方法
JP2007316801A (ja) レイアウトデータ、半導体装置の設計方法
JP2021182253A (ja) 回路設計プログラム及び情報処理装置
EP4352555A1 (en) Shape matching-based layout versus schematic for photonic circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees