JPH06120343A - 配線容量演算装置及び配線容量算出方法 - Google Patents
配線容量演算装置及び配線容量算出方法Info
- Publication number
- JPH06120343A JPH06120343A JP4270441A JP27044192A JPH06120343A JP H06120343 A JPH06120343 A JP H06120343A JP 4270441 A JP4270441 A JP 4270441A JP 27044192 A JP27044192 A JP 27044192A JP H06120343 A JPH06120343 A JP H06120343A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitance
- unit
- designed
- wiring capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【目的】 本発明は配線容量演算装置の改善に関し、単
位長さ当たりの容量パラメータと配線長との積算方法に
依存することなく、その算出方法を工夫して、被容量抽
出配線に隣接する他の配線の配置条件を考慮しつつ、精
度良い配線容量を算出し、正確な配線遅延時間を求値す
ることを目的とする。 【構成】 被設計半導体装置１４の配線容量Ｃｘを算出
する装置であって、予め配線配置条件に基づいて標本化
された複数の単位配線容量データＤCi〔ｉ＝１，２，３
…ｉ〕を格納する記憶手段１１と、前記記憶手段１１の
入出力を制御する制御手段１２と、前記制御手段１２の
入出力を補助する入出力補助手段１３とを具備し、前記
制御手段１２が被設計半導体装置１４の被容量抽出配線
ＬＣについて、単位長さ毎に割り振られた単位配線容量
データＤCiの加算制御をすることを含み構成する。
位長さ当たりの容量パラメータと配線長との積算方法に
依存することなく、その算出方法を工夫して、被容量抽
出配線に隣接する他の配線の配置条件を考慮しつつ、精
度良い配線容量を算出し、正確な配線遅延時間を求値す
ることを目的とする。 【構成】 被設計半導体装置１４の配線容量Ｃｘを算出
する装置であって、予め配線配置条件に基づいて標本化
された複数の単位配線容量データＤCi〔ｉ＝１，２，３
…ｉ〕を格納する記憶手段１１と、前記記憶手段１１の
入出力を制御する制御手段１２と、前記制御手段１２の
入出力を補助する入出力補助手段１３とを具備し、前記
制御手段１２が被設計半導体装置１４の被容量抽出配線
ＬＣについて、単位長さ毎に割り振られた単位配線容量
データＤCiの加算制御をすることを含み構成する。
Description
【０００１】 〔目次〕 産業上の利用分野 従来の技術（図７） 発明が解決しようとする課題（図８） 課題を解決するための手段（図１，２） 作用 実施例（図３〜６） 発明の効果
【０００２】
【産業上の利用分野】本発明は、配線容量演算装置及び
回路故障試験方法に関するものであり、更に詳しく言え
ば、半導体装置のチップレイアウトにおいて、配線遅延
時間を見積もる際に、配線容量を算出する装置及び方法
の改善に関するものである。
回路故障試験方法に関するものであり、更に詳しく言え
ば、半導体装置のチップレイアウトにおいて、配線遅延
時間を見積もる際に、配線容量を算出する装置及び方法
の改善に関するものである。
【０００３】近年、半導体装置の超高集積化，超高密度
化に伴い集積回路の遅延時間を占める配線遅延時間の割
合がトランジスタ素子自体の遅延時間に代わって、支配
的になりつつあり、正確な配線遅延時間の見積もりが要
求される。
化に伴い集積回路の遅延時間を占める配線遅延時間の割
合がトランジスタ素子自体の遅延時間に代わって、支配
的になりつつあり、正確な配線遅延時間の見積もりが要
求される。
【０００４】これによれば、ある配線配置条件下におい
て被参照配線の配線容量を算出し、それを平均化した単
位長さ当たりの配線容量が容量パラメータとして設定さ
れると、被容量抽出配線の配線容量として、単位長さ当
たりの配線容量と配線長とが積算される。
て被参照配線の配線容量を算出し、それを平均化した単
位長さ当たりの配線容量が容量パラメータとして設定さ
れると、被容量抽出配線の配線容量として、単位長さ当
たりの配線容量と配線長とが積算される。
【０００５】このため、被容量抽出配線に隣接する他の
配線の配置状況によっては、その配線容量の算出値に誤
差が介入することとなり、正確な配線容量を算出するこ
とが困難となる。
配線の配置状況によっては、その配線容量の算出値に誤
差が介入することとなり、正確な配線容量を算出するこ
とが困難となる。
【０００６】そこで、被容量抽出配線の配線容量に係わ
り、単位長さ当たりの容量パラメータと配線長との積算
方法に依存することなく、その算出方法を工夫して、被
容量抽出配線に隣接する他の配線の配置条件を考慮しつ
つ、精度良い配線容量を算出し、正確な配線遅延時間を
求値することができる装置及び方法が望まれている。
り、単位長さ当たりの容量パラメータと配線長との積算
方法に依存することなく、その算出方法を工夫して、被
容量抽出配線に隣接する他の配線の配置条件を考慮しつ
つ、精度良い配線容量を算出し、正確な配線遅延時間を
求値することができる装置及び方法が望まれている。
【０００７】
【従来の技術】図７，８は、従来例に係る説明図であ
る。また、図７（ａ）は従来例に係る配線容量算出装置
の構成図であり、図７（ｂ）は、配線容量算出方法の説
明図をそれぞれ示している。
る。また、図７（ａ）は従来例に係る配線容量算出装置
の構成図であり、図７（ｂ）は、配線容量算出方法の説
明図をそれぞれ示している。
【０００８】例えば、被設計ＬＳＩ２４の配線容量Ｃｘ
を算出する装置は、図７において、メモリ部１，ＣＰＵ
２，キーボード３Ａ及びディスプレイ装置３Ｂから成
る。当該装置の機能は、予め、ある品種の被設計ＬＳＩ
２４の配線配置条件に適用可能な単位長さ当たりの配線
容量データＤ１が、例えば、ユーザによりキーボード３
Ａを介して入力され、それがメモリ部１に格納される。
さらに、被設計ＬＳＩ２４のレイアウトパターンがディ
スプレイ装置３Ｂに表示される。
を算出する装置は、図７において、メモリ部１，ＣＰＵ
２，キーボード３Ａ及びディスプレイ装置３Ｂから成
る。当該装置の機能は、予め、ある品種の被設計ＬＳＩ
２４の配線配置条件に適用可能な単位長さ当たりの配線
容量データＤ１が、例えば、ユーザによりキーボード３
Ａを介して入力され、それがメモリ部１に格納される。
さらに、被設計ＬＳＩ２４のレイアウトパターンがディ
スプレイ装置３Ｂに表示される。
【０００９】また、被設計ＬＳＩ２４のチップレイアウ
ト時に、その配線パターンの配線容量Ｃｘを算出する場
合、図７（ｂ）に示すように、例えば、ディスプレイ装
置３Ｂに表示された配線パターンに算出ポイントＡ，Ｂ
を設定すると、メモリ部１から単位配線容量データＤ１
が読み出され、ＣＰＵ２では単位長さ当たりの配線容量
ｃｐと配線パターンＡ，Ｂ間の配線長Ｌとが積算され
る。
ト時に、その配線パターンの配線容量Ｃｘを算出する場
合、図７（ｂ）に示すように、例えば、ディスプレイ装
置３Ｂに表示された配線パターンに算出ポイントＡ，Ｂ
を設定すると、メモリ部１から単位配線容量データＤ１
が読み出され、ＣＰＵ２では単位長さ当たりの配線容量
ｃｐと配線パターンＡ，Ｂ間の配線長Ｌとが積算され
る。
【００１０】これにより、被設計ＬＳＩ２４の被容量抽
出配線ＬＣに係る配線容量Ｃｘ＝ｃｐ×Ｌが算出され、
該配線容量Ｃｘと配線抵抗Ｒから配線遅延時間が算出さ
れる。
出配線ＬＣに係る配線容量Ｃｘ＝ｃｐ×Ｌが算出され、
該配線容量Ｃｘと配線抵抗Ｒから配線遅延時間が算出さ
れる。
【００１１】
【発明が解決しようとする課題】ところで、従来例の配
線容量算出方法によれば、ある配線配置条件下において
被参照配線ＬＲの配線容量ｃｐを算出し、それを平均化
した単位長さ当たりの配線容量ｃｐが容量パラメータと
して設定されると、被設計ＬＳＩ２４の被容量抽出配線
ＬＣに係る配線容量Ｃｘとして、該配線容量ｃｐと配線
長Ｌとが積算される。
線容量算出方法によれば、ある配線配置条件下において
被参照配線ＬＲの配線容量ｃｐを算出し、それを平均化
した単位長さ当たりの配線容量ｃｐが容量パラメータと
して設定されると、被設計ＬＳＩ２４の被容量抽出配線
ＬＣに係る配線容量Ｃｘとして、該配線容量ｃｐと配線
長Ｌとが積算される。
【００１２】このため、近年のＬＳＩ装置の超高集積
化，超高密度化に伴い被容量抽出配線ＬＣに隣接する他
の配線の配置状況によっては、その配線容量Ｃｘの算出
値に誤差が介入することとなり、正確な配線容量Ｃｘを
算出することが困難となるという問題がある。
化，超高密度化に伴い被容量抽出配線ＬＣに隣接する他
の配線の配置状況によっては、その配線容量Ｃｘの算出
値に誤差が介入することとなり、正確な配線容量Ｃｘを
算出することが困難となるという問題がある。
【００１３】すなわち、従来例に係る問題点を説明する
配線状態図，図８（ａ）において、例えば、２つの被参
照配線ＬR1，ＬR2の配線幅φ１，φ２に比べて両配線間
の離隔距離ｄ11が十分大きい場合には、被参照配線ＬR
1，ＬR2対基板４間の静電容量ｃｐについては、両配線
間の相互影響を受けずに単独の配線容量ｃｐが適用可能
となる。これにより、それを平均化した単位長さ当たり
の配線容量ｃｐを被設計ＬＳＩ２４の被容量抽出配線Ｌ
Ｃに係る容量パラメータとして設定することができる。
配線状態図，図８（ａ）において、例えば、２つの被参
照配線ＬR1，ＬR2の配線幅φ１，φ２に比べて両配線間
の離隔距離ｄ11が十分大きい場合には、被参照配線ＬR
1，ＬR2対基板４間の静電容量ｃｐについては、両配線
間の相互影響を受けずに単独の配線容量ｃｐが適用可能
となる。これにより、それを平均化した単位長さ当たり
の配線容量ｃｐを被設計ＬＳＩ２４の被容量抽出配線Ｌ
Ｃに係る容量パラメータとして設定することができる。
【００１４】しかし、図８（ｂ）において、被設計ＬＳ
Ｉ２４の超高集積化，超高密度化に伴い，例えば、２つ
の被参照配線ＬR1，ＬR2の配線幅φ１，φ２に比べて両
配線間の離隔距離ｄ21が極めて小さくなった場合には、
被参照配線ＬR1，ＬR2対基板４間の静電容量ｃｐについ
ては、両配線間の相互影響を受けることとなり、単独の
配線容量ｃｐを適用することが困難となる。
Ｉ２４の超高集積化，超高密度化に伴い，例えば、２つ
の被参照配線ＬR1，ＬR2の配線幅φ１，φ２に比べて両
配線間の離隔距離ｄ21が極めて小さくなった場合には、
被参照配線ＬR1，ＬR2対基板４間の静電容量ｃｐについ
ては、両配線間の相互影響を受けることとなり、単独の
配線容量ｃｐを適用することが困難となる。
【００１５】すなわち、被参照配線ＬR1対基板４間の静
電容量ｃp1については、両配線間の配線容量Ｃ21，被参
照配線ＬR2対基板４間の静電容量ｃp2の影響を受け、三
者の合成配線容量が単位長さ当たりの配線容量ｃｐとし
て与えられる。
電容量ｃp1については、両配線間の配線容量Ｃ21，被参
照配線ＬR2対基板４間の静電容量ｃp2の影響を受け、三
者の合成配線容量が単位長さ当たりの配線容量ｃｐとし
て与えられる。
【００１６】このことで、従来例のように被参照配線Ｌ
Ｒの配線容量ｃｐを平均化した単位長さ当たりの容量パ
ラメータｃｐと配線長Ｌとの積としての算出方法では、
被容量抽出配線ＬＣに隣接する他の配線の配置条件によ
り、その配線容量Ｃｘへの影響が多くなり、正確な配線
遅延時間を求値することが困難となる。
Ｒの配線容量ｃｐを平均化した単位長さ当たりの容量パ
ラメータｃｐと配線長Ｌとの積としての算出方法では、
被容量抽出配線ＬＣに隣接する他の配線の配置条件によ
り、その配線容量Ｃｘへの影響が多くなり、正確な配線
遅延時間を求値することが困難となる。
【００１７】これにより、半導体装置の組み立て前に、
実動作に近似した配線遅延時間を求めることができず、
半導体装置の動作検証の信頼性の低下につながったり、
その品質向上の妨げとなる。
実動作に近似した配線遅延時間を求めることができず、
半導体装置の動作検証の信頼性の低下につながったり、
その品質向上の妨げとなる。
【００１８】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、単位長さ当たりの容量パラメータ
と配線長との積算方法に依存することなく、その算出方
法を工夫して、被容量抽出配線に隣接する他の配線の配
置条件を考慮しつつ、精度良い配線容量を算出し、正確
な配線遅延時間を求値することが可能となる配線容量演
算装置及び配線容量算出方法の提供を目的とする。
作されたものであり、単位長さ当たりの容量パラメータ
と配線長との積算方法に依存することなく、その算出方
法を工夫して、被容量抽出配線に隣接する他の配線の配
置条件を考慮しつつ、精度良い配線容量を算出し、正確
な配線遅延時間を求値することが可能となる配線容量演
算装置及び配線容量算出方法の提供を目的とする。
【００１９】
【課題を解決するための手段】図１は、本発明に係る配
線容量演算装置の原理図であり、図２（ａ），（ｂ）
は、本発明に係る配線容量算出方法の原理図をそれぞれ
示している。
線容量演算装置の原理図であり、図２（ａ），（ｂ）
は、本発明に係る配線容量算出方法の原理図をそれぞれ
示している。
【００２０】本発明の配線容量演算装置は、図１に示す
ように被設計半導体装置１４の配線容量Ｃｘを算出する
装置であって、予め配線配置条件に基づいて標本化され
た複数の被参照配線パターンＬＲに係る単位配線容量デ
ータＤCi〔ｉ＝１，２，３…ｉ〕を格納する記憶手段１
１と、前記記憶手段１１の入出力を制御する制御手段１
２と、前記制御手段１２の入出力を補助する入出力補助
手段１３とを具備し、前記制御手段１２が被設計半導体
装置１４の被容量抽出配線ＬＣについて、単位長さ毎に
割り振られた単位配線容量データＤCiの加算制御をする
ことを特徴とする。
ように被設計半導体装置１４の配線容量Ｃｘを算出する
装置であって、予め配線配置条件に基づいて標本化され
た複数の被参照配線パターンＬＲに係る単位配線容量デ
ータＤCi〔ｉ＝１，２，３…ｉ〕を格納する記憶手段１
１と、前記記憶手段１１の入出力を制御する制御手段１
２と、前記制御手段１２の入出力を補助する入出力補助
手段１３とを具備し、前記制御手段１２が被設計半導体
装置１４の被容量抽出配線ＬＣについて、単位長さ毎に
割り振られた単位配線容量データＤCiの加算制御をする
ことを特徴とする。
【００２１】また、本発明の配線容量算出方法は、図２
（ａ）の処理フローチャートに示すように、予め、ステ
ップＰ１で被参照配線パターンＬＲの配置条件に基づい
て複数の単位配線容量Ｃｉ〔ｉ＝１，２，３…ｉ〕の作
成処理（図２（ｂ）参照）をし、次に、ステップＰ２で
前記単位配線容量Ｃｉに基づいて被設計半導体装置１４
の配線容量Ｃｘの算出処理をすることを特徴とする。
（ａ）の処理フローチャートに示すように、予め、ステ
ップＰ１で被参照配線パターンＬＲの配置条件に基づい
て複数の単位配線容量Ｃｉ〔ｉ＝１，２，３…ｉ〕の作
成処理（図２（ｂ）参照）をし、次に、ステップＰ２で
前記単位配線容量Ｃｉに基づいて被設計半導体装置１４
の配線容量Ｃｘの算出処理をすることを特徴とする。
【００２２】なお、本発明の配線容量算出方法におい
て、前記複数の単位配線容量Ｃｉの作成処理の際に、図
２（ａ）の処理フローチャートのステップP1Ａで被参照
配線パターンＬＲと周囲配線パターンＬRj〔ｊ＝１，
２，３…ｊ〕との間の配線間容量ｃｊの算出処理（図２
（ｂ）参照）をすることを特徴とする。
て、前記複数の単位配線容量Ｃｉの作成処理の際に、図
２（ａ）の処理フローチャートのステップP1Ａで被参照
配線パターンＬＲと周囲配線パターンＬRj〔ｊ＝１，
２，３…ｊ〕との間の配線間容量ｃｊの算出処理（図２
（ｂ）参照）をすることを特徴とする。
【００２３】また、本発明の配線容量算出方法におい
て、前記配線容量Ｃｘの算出処理の際に、図２（ａ）の
処理フローチャートのステップP2Ａで被容量抽出配線Ｌ
Ｃを含む被設計半導体装置１４を単位長さ毎に分割処理
（図２（ｃ）参照）をし、次いで、ステップP2Ｂで前記
分割された被設計半導体装置１４の断面方向に係る被容
量抽出配線ＬＣの周囲配線条件に基づいて単位配線容量
Ｃｉの読出し処理をし、その後、ステップP2Ｃで前記読
出し処理された単位配線容量Ｃｉの加算処理をすること
を特徴とし、上記目的を達成する。
て、前記配線容量Ｃｘの算出処理の際に、図２（ａ）の
処理フローチャートのステップP2Ａで被容量抽出配線Ｌ
Ｃを含む被設計半導体装置１４を単位長さ毎に分割処理
（図２（ｃ）参照）をし、次いで、ステップP2Ｂで前記
分割された被設計半導体装置１４の断面方向に係る被容
量抽出配線ＬＣの周囲配線条件に基づいて単位配線容量
Ｃｉの読出し処理をし、その後、ステップP2Ｃで前記読
出し処理された単位配線容量Ｃｉの加算処理をすること
を特徴とし、上記目的を達成する。
【００２４】
【作用】本発明の配線容量演算装置によれば、図１に示
すように記憶手段１１，制御手段１２及び入出力補助手
段１３が具備され、該制御手段１２が被設計半導体装置
１４の被容量抽出配線ＬＣについて、単位長さ毎に割り
振られた単位配線容量データＤCiの加算制御をする。
すように記憶手段１１，制御手段１２及び入出力補助手
段１３が具備され、該制御手段１２が被設計半導体装置
１４の被容量抽出配線ＬＣについて、単位長さ毎に割り
振られた単位配線容量データＤCiの加算制御をする。
【００２５】例えば、被容量抽出配線ＬＣに隣接する配
線配置条件を入出力補助手段１３を介して制御手段１２
に指定をすると、被容量抽出配線ＬＣを含む被設計半導
体装置１４に係るレイアウト図形が単位長さ毎に分割さ
れ、その被容量抽出配線ＬＣを含む被設計半導体装置１
４の断面図において、予め配線配置条件に基づいて標本
化された複数の被参照配線パターンＬＲに係る単位配線
容量データＤCi〔ｉ＝１，２，３…ｉ〕が制御手段１２
を介して記憶手段１１から読み出される。
線配置条件を入出力補助手段１３を介して制御手段１２
に指定をすると、被容量抽出配線ＬＣを含む被設計半導
体装置１４に係るレイアウト図形が単位長さ毎に分割さ
れ、その被容量抽出配線ＬＣを含む被設計半導体装置１
４の断面図において、予め配線配置条件に基づいて標本
化された複数の被参照配線パターンＬＲに係る単位配線
容量データＤCi〔ｉ＝１，２，３…ｉ〕が制御手段１２
を介して記憶手段１１から読み出される。
【００２６】このため、被容量抽出配線ＬＣに隣接する
配線配置条件に対応した被参照配線パターンＬＲに係る
単位配線容量データＤCiを単位長さ毎に割り振ることが
できる。また、被参照配線パターンＬＲを参照しつつ、
単位長さ毎に割り振られた単位配線容量データＤCiが制
御手段１２により加算制御されることにより、被設計半
導体装置１４の配線容量Ｃｘを算出することが可能とな
る。
配線配置条件に対応した被参照配線パターンＬＲに係る
単位配線容量データＤCiを単位長さ毎に割り振ることが
できる。また、被参照配線パターンＬＲを参照しつつ、
単位長さ毎に割り振られた単位配線容量データＤCiが制
御手段１２により加算制御されることにより、被設計半
導体装置１４の配線容量Ｃｘを算出することが可能とな
る。
【００２７】これにより、被容量抽出配線ＬＣに隣接す
る他の配線の配置状況に応じた正確な配線容量Ｃｘを算
出することが可能となる。また、本発明の配線容量算出
方法によれば、図２（ａ）の処理フローチャートに示す
ように、ステップＰ１で被参照配線パターンＬＲの配置
条件に基づいて複数の単位配線容量Ｃｉ〔ｉ＝１，２，
３…ｉ〕が作成処理される（図２（ｂ）参照）。
る他の配線の配置状況に応じた正確な配線容量Ｃｘを算
出することが可能となる。また、本発明の配線容量算出
方法によれば、図２（ａ）の処理フローチャートに示す
ように、ステップＰ１で被参照配線パターンＬＲの配置
条件に基づいて複数の単位配線容量Ｃｉ〔ｉ＝１，２，
３…ｉ〕が作成処理される（図２（ｂ）参照）。
【００２８】例えば、図２（ａ）の処理フローチャート
のステップP1Ａで被参照配線パターンＬＲと周囲配線パ
ターンＬRj〔ｊ＝１，２，３…ｊ〕との間の配線間容量
ｃｊが算出処理される（図２（ｂ）参照）。
のステップP1Ａで被参照配線パターンＬＲと周囲配線パ
ターンＬRj〔ｊ＝１，２，３…ｊ〕との間の配線間容量
ｃｊが算出処理される（図２（ｂ）参照）。
【００２９】このため、被設計半導体装置１４の超高集
積化，超高密度化に伴い，例えば、被容量抽出配線ＬＣ
やそれに隣接する他の配線の配線幅に比べて、両配線間
の離隔距離が極めて小さくなった場合であって、両配線
間の相互影響を受けることとなっても、被容量抽出配線
ＬＣやそれに隣接する他の配線対基板間等の静電容量に
ついて、従来例のような単独の配線容量ｃｐではなく、
被参照配線パターンＬＲの配置条件に基づいた複数の単
位配線容量Ｃｉ〔ｉ＝１，２，３…ｉ〕を適用すること
が可能となる。
積化，超高密度化に伴い，例えば、被容量抽出配線ＬＣ
やそれに隣接する他の配線の配線幅に比べて、両配線間
の離隔距離が極めて小さくなった場合であって、両配線
間の相互影響を受けることとなっても、被容量抽出配線
ＬＣやそれに隣接する他の配線対基板間等の静電容量に
ついて、従来例のような単独の配線容量ｃｐではなく、
被参照配線パターンＬＲの配置条件に基づいた複数の単
位配線容量Ｃｉ〔ｉ＝１，２，３…ｉ〕を適用すること
が可能となる。
【００３０】これにより、ステップＰ２で単位配線容量
Ｃｉに基づいて被設計半導体装置１４の配線容量Ｃｘの
算出処理をする際に、例えば、図２（ａ）の処理フロー
チャートのステップP2Ａで被容量抽出配線ＬＣを含む被
設計半導体装置１４が単位長さ毎に分割処理（図２
（ｃ）参照）されると、ステップP2Ｂで分割された被設
計半導体装置１４の断面方向に係る被容量抽出配線ＬＣ
の周囲配線条件に基づいて単位配線容量Ｃｉが読出し処
理される。
Ｃｉに基づいて被設計半導体装置１４の配線容量Ｃｘの
算出処理をする際に、例えば、図２（ａ）の処理フロー
チャートのステップP2Ａで被容量抽出配線ＬＣを含む被
設計半導体装置１４が単位長さ毎に分割処理（図２
（ｃ）参照）されると、ステップP2Ｂで分割された被設
計半導体装置１４の断面方向に係る被容量抽出配線ＬＣ
の周囲配線条件に基づいて単位配線容量Ｃｉが読出し処
理される。
【００３１】このことから、ステップP2Ｃで読出し処理
された単位配線容量Ｃｉが加算処理されると、従来例の
ように被参照配線ＬＲの配線容量ｃｐを平均化した単位
長さ当たりの容量パラメータｃｐと配線長Ｌとの積算を
する算出方法に比べて、被容量抽出配線ＬＣに隣接する
他の配線の配置条件に応じた精度良い配線容量Ｃｘを算
出することができ、その配線遅延時間を正確に求値する
ことが可能となる。
された単位配線容量Ｃｉが加算処理されると、従来例の
ように被参照配線ＬＲの配線容量ｃｐを平均化した単位
長さ当たりの容量パラメータｃｐと配線長Ｌとの積算を
する算出方法に比べて、被容量抽出配線ＬＣに隣接する
他の配線の配置条件に応じた精度良い配線容量Ｃｘを算
出することができ、その配線遅延時間を正確に求値する
ことが可能となる。
【００３２】
【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図３〜６は、本発明の実施例に係る配
線容量演算装置及び配線容量算出方法を説明する図であ
り、図３は、本発明の実施例に係る配線容量演算シミュ
レーションシステムの構成図であり、図４はその参照フ
ァイルメモリの内容説明図をそれぞれ示している。
いて説明をする。図３〜６は、本発明の実施例に係る配
線容量演算装置及び配線容量算出方法を説明する図であ
り、図３は、本発明の実施例に係る配線容量演算シミュ
レーションシステムの構成図であり、図４はその参照フ
ァイルメモリの内容説明図をそれぞれ示している。
【００３３】例えば、被設計半導体装置１４の一例とな
るＣＡＤ（Ｃomputer-Ａided Ｄesin）上の被設計ＬＳ
Ｉ２４の配線容量Ｃｘを算出する自動設計データ演算装
置は、図３において、参照ファイルメモリ21Ａ，レイア
ウトデータメモリ21Ｂ，ＣＰＵ（中央演算処理装置）22
Ａ，図形分割エディタ22Ｂ，キーボード23Ａ及びディス
プレイ装置23Ｂから成る。
るＣＡＤ（Ｃomputer-Ａided Ｄesin）上の被設計ＬＳ
Ｉ２４の配線容量Ｃｘを算出する自動設計データ演算装
置は、図３において、参照ファイルメモリ21Ａ，レイア
ウトデータメモリ21Ｂ，ＣＰＵ（中央演算処理装置）22
Ａ，図形分割エディタ22Ｂ，キーボード23Ａ及びディス
プレイ装置23Ｂから成る。
【００３４】すなわち、参照ファイルメモリ21Ａ及びレ
イアウトデータメモリ21Ｂは記憶手段１１の一実施例を
構成するものであり、参照ファイルメモリ21Ａは、予め
配線配置条件に基づいて標本化された複数の被参照配線
パターンＬＲに係る単位配線容量データＤCi〔ｉ＝１，
２，３…ｉ〕を格納するものである。
イアウトデータメモリ21Ｂは記憶手段１１の一実施例を
構成するものであり、参照ファイルメモリ21Ａは、予め
配線配置条件に基づいて標本化された複数の被参照配線
パターンＬＲに係る単位配線容量データＤCi〔ｉ＝１，
２，３…ｉ〕を格納するものである。
【００３５】なお、参照ファイルメモリ21Ａの内容につ
いては、図４において詳述する。また、レイアウトデー
タメモリ21Ｂは被設計ＬＳＩ２４のレイアウトデータＤ
１を格納するものである。
いては、図４において詳述する。また、レイアウトデー
タメモリ21Ｂは被設計ＬＳＩ２４のレイアウトデータＤ
１を格納するものである。
【００３６】ＣＰＵ22Ａ及び図形分割エディタ22Ｂは制
御手段１２の一実施例を構成するものであり、ＣＰＵ22
Ａは参照ファイルメモリ21Ａ，レイアウトデータメモリ
21Ｂ，図形分割エディタ22Ｂ，キーボード23Ａ及びディ
スプレイ装置23Ｂの入出力を制御するものである。例え
ば、ＣＰＵ22Ａは被設計ＬＳＩ２４の被容量抽出配線
（注目配線）ＬＣについて、単位長さ毎に割り振られた
単位配線容量データＤCiの加算制御をする。また、図形
分割エディタ22Ｂは分割制御データＤ４に基づいて被容
量抽出配線ＬＣを含むＣＡＤ上の被設計ＬＳＩ２４を単
位長さ毎に分割するものである。
御手段１２の一実施例を構成するものであり、ＣＰＵ22
Ａは参照ファイルメモリ21Ａ，レイアウトデータメモリ
21Ｂ，図形分割エディタ22Ｂ，キーボード23Ａ及びディ
スプレイ装置23Ｂの入出力を制御するものである。例え
ば、ＣＰＵ22Ａは被設計ＬＳＩ２４の被容量抽出配線
（注目配線）ＬＣについて、単位長さ毎に割り振られた
単位配線容量データＤCiの加算制御をする。また、図形
分割エディタ22Ｂは分割制御データＤ４に基づいて被容
量抽出配線ＬＣを含むＣＡＤ上の被設計ＬＳＩ２４を単
位長さ毎に分割するものである。
【００３７】キーボード23Ａ及びディスプレイ装置23は
入出力補助手段１３の一実施例を構成するものであり、
キーボード23Ａはユーザにより指示される制御文等の制
御データＤ３を入力するものである。ディスプレイ装置
23は表示データＤ２に基づいて被設計ＬＳＩ２４の表示
処理をするものである。
入出力補助手段１３の一実施例を構成するものであり、
キーボード23Ａはユーザにより指示される制御文等の制
御データＤ３を入力するものである。ディスプレイ装置
23は表示データＤ２に基づいて被設計ＬＳＩ２４の表示
処理をするものである。
【００３８】図４（ａ）〜（ｄ）は、本発明の実施例に
係る参照ファイルメモリの内容説明図である。参照ファ
イルメモリ21Ａは、被参照配線ＬＲに隣接する配線の配
置条件，すなわち、配線の有無，その種類に応じて，例
えば、アルミ３層配線用の被参照配線パターンを100 パ
ターン程度を保有する。
係る参照ファイルメモリの内容説明図である。参照ファ
イルメモリ21Ａは、被参照配線ＬＲに隣接する配線の配
置条件，すなわち、配線の有無，その種類に応じて，例
えば、アルミ３層配線用の被参照配線パターンを100 パ
ターン程度を保有する。
【００３９】図４（ａ）において、参照ファイルメモリ
21Ａは被参照配線ＬＲが設けられた領域Ｈ１を中心にし
て，例えば、その周辺に５つの領域Ｈ２〜Ｈ６が設けら
れ、上下左右の配線の有無，その種類，該被参照配線Ｌ
Ｒの垂直方向のコンタクトホールの有無に応じて場合分
けを行う。
21Ａは被参照配線ＬＲが設けられた領域Ｈ１を中心にし
て，例えば、その周辺に５つの領域Ｈ２〜Ｈ６が設けら
れ、上下左右の配線の有無，その種類，該被参照配線Ｌ
Ｒの垂直方向のコンタクトホールの有無に応じて場合分
けを行う。
【００４０】例えば、図４（ｂ）において、ある被参照
配線パターンについては、その領域Ｈ２には、被参照配
線ＬＲから見て左側に並行する配線ＬR1が設けられ、領
域Ｈ３には被参照配線ＬＲから見て右側に並行する配線
ＬR3が設けられる。また、領域Ｈ４には、段差を伴う上
層配線ＬR2が設けられ、領域Ｈ５には、被参照配線ＬＲ
から見た下層配線ＬR4が設けられる。なお、領域Ｈ６に
は、被参照配線ＬＲから見て真下に位置する基板部が設
けられる。
配線パターンについては、その領域Ｈ２には、被参照配
線ＬＲから見て左側に並行する配線ＬR1が設けられ、領
域Ｈ３には被参照配線ＬＲから見て右側に並行する配線
ＬR3が設けられる。また、領域Ｈ４には、段差を伴う上
層配線ＬR2が設けられ、領域Ｈ５には、被参照配線ＬＲ
から見た下層配線ＬR4が設けられる。なお、領域Ｈ６に
は、被参照配線ＬＲから見て真下に位置する基板部が設
けられる。
【００４１】これらの周辺に配置された配線ＬR1〜ＬR4
と被参照配線ＬＲとの間の配線間容量ｃ１〜ｃ４から当
該被参照配線ＬＲの単位配線容量Ｃ１として単位配線容
量データＤC1を該メモリ21Ａから読み出すことができ
る。
と被参照配線ＬＲとの間の配線間容量ｃ１〜ｃ４から当
該被参照配線ＬＲの単位配線容量Ｃ１として単位配線容
量データＤC1を該メモリ21Ａから読み出すことができ
る。
【００４２】同様にして、図４（ｃ）において、他の被
参照配線パターンについては、その領域Ｈ２には、被参
照配線ＬＲから見て左側に並行する配線ＬR1が設けら
れ、領域Ｈ３には被参照配線ＬＲから見て右側に並行す
る配線ＬR3が設けられる。また、領域Ｈ４には段差を伴
う上層配線ＬR2が設けられ、それが図４（ｃ）の場合よ
りも被参照配線ＬＲから離れて設けられ、領域Ｈ５に
は、被参照配線ＬＲから見て近接する下層配線ＬR4が設
けられる。なお、領域Ｈ６には、被参照配線ＬＲから見
て真下に位置する基板部が設けられる。
参照配線パターンについては、その領域Ｈ２には、被参
照配線ＬＲから見て左側に並行する配線ＬR1が設けら
れ、領域Ｈ３には被参照配線ＬＲから見て右側に並行す
る配線ＬR3が設けられる。また、領域Ｈ４には段差を伴
う上層配線ＬR2が設けられ、それが図４（ｃ）の場合よ
りも被参照配線ＬＲから離れて設けられ、領域Ｈ５に
は、被参照配線ＬＲから見て近接する下層配線ＬR4が設
けられる。なお、領域Ｈ６には、被参照配線ＬＲから見
て真下に位置する基板部が設けられる。
【００４３】これらの周辺に配置された配線ＬR1〜ＬR4
と被参照配線ＬＲとの間の配線間容量ｃ１〜ｃ４から当
該被参照配線ＬＲの単位配線容量Ｃ２として単位配線容
量データＤC2を該メモリ21Ａから読み出すことができ
る。
と被参照配線ＬＲとの間の配線間容量ｃ１〜ｃ４から当
該被参照配線ＬＲの単位配線容量Ｃ２として単位配線容
量データＤC2を該メモリ21Ａから読み出すことができ
る。
【００４４】なお、図４（ｄ）において、他の被参照配
線パターンについては、その領域Ｈ２には、被参照配線
ＬＲから見て左側に並行する配線ＬR1が設けられ、領域
Ｈ３には被参照配線ＬＲから見て右側に並行する配線Ｌ
R3が設けられる。また、領域Ｈ４には段差を伴う上層配
線ＬR2が設けられ、その上層配線ＬR2と被参照配線ＬＲ
との間にコンタクトホールＣＨが設けられ、領域Ｈ５に
は、被参照配線ＬＲから見た下層配線ＬR4が設けられ
る。なお、領域Ｈ６には、被参照配線ＬＲから見て真下
に位置する基板部が設けられる。
線パターンについては、その領域Ｈ２には、被参照配線
ＬＲから見て左側に並行する配線ＬR1が設けられ、領域
Ｈ３には被参照配線ＬＲから見て右側に並行する配線Ｌ
R3が設けられる。また、領域Ｈ４には段差を伴う上層配
線ＬR2が設けられ、その上層配線ＬR2と被参照配線ＬＲ
との間にコンタクトホールＣＨが設けられ、領域Ｈ５に
は、被参照配線ＬＲから見た下層配線ＬR4が設けられ
る。なお、領域Ｈ６には、被参照配線ＬＲから見て真下
に位置する基板部が設けられる。
【００４５】これらの周辺に配置された配線ＬR1〜ＬR4
と被参照配線ＬＲとの間の配線間容量から当該被参照配
線ＬＲの単位配線容量Ｃ100 として単位配線容量データ
ＤC100を該メモリ21Ａから読み出すことができる。
と被参照配線ＬＲとの間の配線間容量から当該被参照配
線ＬＲの単位配線容量Ｃ100 として単位配線容量データ
ＤC100を該メモリ21Ａから読み出すことができる。
【００４６】これにより、100 種類程度のアルミ３層配
線用の被参照配線パターンを参照しながら被容量抽出配
線ＬＣの単位長さ毎に、単位配線容量Ｃｉを割り振るこ
とができる。
線用の被参照配線パターンを参照しながら被容量抽出配
線ＬＣの単位長さ毎に、単位配線容量Ｃｉを割り振るこ
とができる。
【００４７】このようにして、本発明の実施例に係る配
線容量演算装置によれば、図３に示すように参照ファイ
ルメモリ21Ａ，レイアウトデータメモリ21Ｂ，ＣＰＵ
（中央演算処理装置）22Ａ，図形分割エディタ22Ｂ，キ
ーボード23Ａ及びディスプレイ装置23Ｂが具備され、該
ＣＰＵ22Ａが被設計ＬＳＩ２４の被容量抽出配線ＬＣに
ついて、単位長さ毎に割り振られた単位配線容量データ
ＤCiの加算制御をする。
線容量演算装置によれば、図３に示すように参照ファイ
ルメモリ21Ａ，レイアウトデータメモリ21Ｂ，ＣＰＵ
（中央演算処理装置）22Ａ，図形分割エディタ22Ｂ，キ
ーボード23Ａ及びディスプレイ装置23Ｂが具備され、該
ＣＰＵ22Ａが被設計ＬＳＩ２４の被容量抽出配線ＬＣに
ついて、単位長さ毎に割り振られた単位配線容量データ
ＤCiの加算制御をする。
【００４８】例えば、被容量抽出配線ＬＣに隣接する配
線配置条件をキーボード23ＡによりＣＰＵ22Ａに指定を
すると、ディスプレイ装置23Ｂに表示された被容量抽出
配線ＬＣを含む被設計ＬＳＩ２４のレイアウト図形が単
位長さ毎に分割され、その断面図において、予め配線配
置条件に基づいて標本化された複数の被参照配線パター
ンＬＲに係る単位配線容量データＤCi〔ｉ＝１，２，３
…ｉ〕がＣＰＵ22Ａを介して参照ファイルメモリ21Ａか
ら読み出される。
線配置条件をキーボード23ＡによりＣＰＵ22Ａに指定を
すると、ディスプレイ装置23Ｂに表示された被容量抽出
配線ＬＣを含む被設計ＬＳＩ２４のレイアウト図形が単
位長さ毎に分割され、その断面図において、予め配線配
置条件に基づいて標本化された複数の被参照配線パター
ンＬＲに係る単位配線容量データＤCi〔ｉ＝１，２，３
…ｉ〕がＣＰＵ22Ａを介して参照ファイルメモリ21Ａか
ら読み出される。
【００４９】このため、被容量抽出配線ＬＣに隣接する
配線配置条件に対応した被参照配線パターンＬＲに係る
単位配線容量データＤCiを単位長さ毎に割り振ることが
できる。また、被参照配線パターンＬＲを参照しつつ、
単位長さ毎に割り振られた単位配線容量データＤCiがＣ
ＰＵ22Ａにより加算制御されることにより、被設計ＬＳ
Ｉ２４の配線容量Ｃｘを算出することが可能となる。
配線配置条件に対応した被参照配線パターンＬＲに係る
単位配線容量データＤCiを単位長さ毎に割り振ることが
できる。また、被参照配線パターンＬＲを参照しつつ、
単位長さ毎に割り振られた単位配線容量データＤCiがＣ
ＰＵ22Ａにより加算制御されることにより、被設計ＬＳ
Ｉ２４の配線容量Ｃｘを算出することが可能となる。
【００５０】これにより、被容量抽出配線ＬＣに隣接す
る他の配線の配置状況に応じた正確な配線容量Ｃｘを算
出することが可能となる。次に、本発明の実施例に係る
配線容量算出方法について当該装置の動作を補足しなが
ら説明をする。
る他の配線の配置状況に応じた正確な配線容量Ｃｘを算
出することが可能となる。次に、本発明の実施例に係る
配線容量算出方法について当該装置の動作を補足しなが
ら説明をする。
【００５１】図５は、本発明の実施例に係る配線容量算
出の処理フローチャートであり、図６（ａ），（ｂ）は
その補足説明図をそれぞれ示している。例えば、ＣＡＤ
上の被設計ＬＳＩ２４の配線容量Ｃｘを算出する場合で
あって、図６（ａ）に示すように領域Ｈ１を通る被容量
抽出配線（注目配線）ＬＣの配線容量Ｃｘを算出する場
合、図５において、予め、ステップＰ１で被参照配線パ
ターンＬＲの配置条件に基づいて100 種類程度の単位配
線容量Ｃｉ〔ｉ＝100 〕の作成処理をする。この際に、
図４（ａ）〜（ｄ）に示したように被参照配線パターン
と周囲配線パターンＬRj〔ｊ＝４〕との間の配線間容量
ｃ１〜ｃ４の算出処理をする。なお、単位配線容量デー
タＤC1〜ＤC100は、容量シミュレータにより、それら周
辺に配置された配線ＬR1〜ＬR4と被参照配線ＬＲとの間
の配線間容量ｃ１〜ｃ４から算出をする。
出の処理フローチャートであり、図６（ａ），（ｂ）は
その補足説明図をそれぞれ示している。例えば、ＣＡＤ
上の被設計ＬＳＩ２４の配線容量Ｃｘを算出する場合で
あって、図６（ａ）に示すように領域Ｈ１を通る被容量
抽出配線（注目配線）ＬＣの配線容量Ｃｘを算出する場
合、図５において、予め、ステップＰ１で被参照配線パ
ターンＬＲの配置条件に基づいて100 種類程度の単位配
線容量Ｃｉ〔ｉ＝100 〕の作成処理をする。この際に、
図４（ａ）〜（ｄ）に示したように被参照配線パターン
と周囲配線パターンＬRj〔ｊ＝４〕との間の配線間容量
ｃ１〜ｃ４の算出処理をする。なお、単位配線容量デー
タＤC1〜ＤC100は、容量シミュレータにより、それら周
辺に配置された配線ＬR1〜ＬR4と被参照配線ＬＲとの間
の配線間容量ｃ１〜ｃ４から算出をする。
【００５２】次に、ステップＰ２〜Ｐ６で単位配線容量
Ｃｉに基づいて被設計ＬＳＩ２４の配線容量Ｃｘの算出
処理をする。すなわち、ステップＰ２で被容量抽出配線
ＬＣを含む被設計ＬＳＩ２４の表示処理をする。この際
に、ユーザによりキーボード23Ａを介して制御文等の制
御データＤ３が入力されると、被設計ＬＳＩ２４のレイ
アウトデータＤ１がレイアウトデータメモリ21Ｂから読
み出され、その表示データＤ２に基づいてディスプレイ
装置23に被容量抽出配線ＬＣを含む被設計ＬＳＩ２４の
レイアウト図形が表示される。
Ｃｉに基づいて被設計ＬＳＩ２４の配線容量Ｃｘの算出
処理をする。すなわち、ステップＰ２で被容量抽出配線
ＬＣを含む被設計ＬＳＩ２４の表示処理をする。この際
に、ユーザによりキーボード23Ａを介して制御文等の制
御データＤ３が入力されると、被設計ＬＳＩ２４のレイ
アウトデータＤ１がレイアウトデータメモリ21Ｂから読
み出され、その表示データＤ２に基づいてディスプレイ
装置23に被容量抽出配線ＬＣを含む被設計ＬＳＩ２４の
レイアウト図形が表示される。
【００５３】次に、ステップＰ３で被容量抽出配線ＬＣ
を含む被設計ＬＳＩ２４を単位長さＬ０毎に分割処理を
する（図６（ａ）参照）。この際に、分割制御データＤ
４に基づいて被容量抽出配線ＬＣを含むＣＡＤ上の被設
計ＬＳＩ２４が図形分割エディタ22Ｂにより単位長さＬ
０毎に分割される。
を含む被設計ＬＳＩ２４を単位長さＬ０毎に分割処理を
する（図６（ａ）参照）。この際に、分割制御データＤ
４に基づいて被容量抽出配線ＬＣを含むＣＡＤ上の被設
計ＬＳＩ２４が図形分割エディタ22Ｂにより単位長さＬ
０毎に分割される。
【００５４】次いで、ステップＰ４で被設計ＬＳＩ２４
の断面方向に係る被容量抽出配線ＬＣの周囲配線条件に
基づいて単位配線容量Ｃｉの読出し処理をする。ここ
で、予め配線配置条件に基づいて標本化された100 種類
の被参照配線パターンＬＲの中から当該被容量抽出配線
ＬＣの周囲配線条件に対応する単位配線容量データＤCi
〔ｉ＝100 〕が参照ファイルメモリ21Ａから読み出され
る。
の断面方向に係る被容量抽出配線ＬＣの周囲配線条件に
基づいて単位配線容量Ｃｉの読出し処理をする。ここ
で、予め配線配置条件に基づいて標本化された100 種類
の被参照配線パターンＬＲの中から当該被容量抽出配線
ＬＣの周囲配線条件に対応する単位配線容量データＤCi
〔ｉ＝100 〕が参照ファイルメモリ21Ａから読み出され
る。
【００５５】例えば、図６（ｂ）に示すようなディスプ
レイ表示画面において、注釈文＃ＣASE ｃ20012 に対し
て単位配線容量Ｃｉ（ＣAP）561 が表示される。なお、
当該被容量抽出配線ＬＣの周囲配線条件としてメタル配
線第１層Ｍ１の有無「０」，「１」により、例えば、Ｍ
１＝０が表示され、同様に、メタル配線第２層Ｍ２＝１
０，メタル配線第３層Ｍ３＝１が表示される。
レイ表示画面において、注釈文＃ＣASE ｃ20012 に対し
て単位配線容量Ｃｉ（ＣAP）561 が表示される。なお、
当該被容量抽出配線ＬＣの周囲配線条件としてメタル配
線第１層Ｍ１の有無「０」，「１」により、例えば、Ｍ
１＝０が表示され、同様に、メタル配線第２層Ｍ２＝１
０，メタル配線第３層Ｍ３＝１が表示される。
【００５６】また、メタル配線第１層Ｍ１と第２層Ｍ２
間のコンタクトホールＮＣの有無が「０」，「１」によ
り、例えば、ＮＣ＝０が表示され、同様に、メタル配線
第２層Ｍ２と第３層Ｍ３間のスルーホールＮＢの有無が
「０」，「１」により、例えば、ＮＢ＝０が表示され
る。
間のコンタクトホールＮＣの有無が「０」，「１」によ
り、例えば、ＮＣ＝０が表示され、同様に、メタル配線
第２層Ｍ２と第３層Ｍ３間のスルーホールＮＢの有無が
「０」，「１」により、例えば、ＮＢ＝０が表示され
る。
【００５７】次に、ステップＰ５で全ての被容量抽出配
線ＬＣの経路について単位配線容量Ｃｉを割り振ったか
否かの判断をする。この際に、それを全て割り振った場
合（ＹES）には、ステップＰ６に移行し、それが全て割
り振られていない場合（ＮＯ）には、ステップＰ４に戻
って、被設計ＬＳＩ２４の断面方向に係る被容量抽出配
線ＬＣの周囲配線条件に基づいて単位配線容量Ｃｉの読
出し処理を継続をする。
線ＬＣの経路について単位配線容量Ｃｉを割り振ったか
否かの判断をする。この際に、それを全て割り振った場
合（ＹES）には、ステップＰ６に移行し、それが全て割
り振られていない場合（ＮＯ）には、ステップＰ４に戻
って、被設計ＬＳＩ２４の断面方向に係る被容量抽出配
線ＬＣの周囲配線条件に基づいて単位配線容量Ｃｉの読
出し処理を継続をする。
【００５８】これにより、100 種類のアルミ３層配線用
の被参照配線パターンを参照しながら被容量抽出配線Ｌ
Ｃの単位長さ毎に、単位配線容量Ｃｉを割り振ることが
できる。
の被参照配線パターンを参照しながら被容量抽出配線Ｌ
Ｃの単位長さ毎に、単位配線容量Ｃｉを割り振ることが
できる。
【００５９】その後、ステップＰ６で周囲配線条件に基
づいて割り振られた単位配線容量Ｃｉの加算処理をす
る。ここで、ＣＰＵ22Ａにより被設計ＬＳＩ２４の被容
量抽出配線（注目配線）ＬＣについて、単位長さ毎に割
り振られた単位配線容量データＤCiが加算制御される。
づいて割り振られた単位配線容量Ｃｉの加算処理をす
る。ここで、ＣＰＵ22Ａにより被設計ＬＳＩ２４の被容
量抽出配線（注目配線）ＬＣについて、単位長さ毎に割
り振られた単位配線容量データＤCiが加算制御される。
【００６０】このようにして、本発明の実施例に係る配
線容量算出方法によれば、図５の処理フローチャートに
示すように、ステップＰ１で被参照配線パターンＬＲの
配置条件に基づいて複数の単位配線容量Ｃｉ〔ｉ＝100
〕が作成処理される（図４（ａ）〜（ｄ）参照）。
線容量算出方法によれば、図５の処理フローチャートに
示すように、ステップＰ１で被参照配線パターンＬＲの
配置条件に基づいて複数の単位配線容量Ｃｉ〔ｉ＝100
〕が作成処理される（図４（ａ）〜（ｄ）参照）。
【００６１】このため、図８（ｂ）において、被設計Ｌ
ＳＩ２４の超高集積化，超高密度化に伴い，例えば、２
つの被参照配線ＬR1，ＬR2の配線幅φ１，φ２に比べて
両配線間の離隔距離ｄ21が極めて小さくなった場合であ
って、両配線間の相互影響を受けることとなっても、被
参照配線ＬR1，ＬR2対基板４間の静電容量ｃｐについ
て、従来例のような単独の配線容量ｃｐではなく、被参
照配線パターンＬＲの配置条件に基づいた100 種類の単
位配線容量Ｃｉ〔ｉ＝100 〕を参照することが可能とな
る。
ＳＩ２４の超高集積化，超高密度化に伴い，例えば、２
つの被参照配線ＬR1，ＬR2の配線幅φ１，φ２に比べて
両配線間の離隔距離ｄ21が極めて小さくなった場合であ
って、両配線間の相互影響を受けることとなっても、被
参照配線ＬR1，ＬR2対基板４間の静電容量ｃｐについ
て、従来例のような単独の配線容量ｃｐではなく、被参
照配線パターンＬＲの配置条件に基づいた100 種類の単
位配線容量Ｃｉ〔ｉ＝100 〕を参照することが可能とな
る。
【００６２】これにより、ステップＰ２〜Ｐ６で単位配
線容量Ｃｉに基づいて被設計ＬＳＩ２４の配線容量Ｃｘ
の算出処理をする際に、例えば、図５の処理フローチャ
ートのステップＰ３で被容量抽出配線ＬＣを含む被設計
ＬＳＩ２４が単位長さ毎に分割処理（図６（ａ）参照）
されると、ステップＰ４で被設計ＬＳＩ２４の断面方向
に係る被容量抽出配線ＬＣの周囲配線条件に基づいて単
位配線容量Ｃｉが読出し処理される。
線容量Ｃｉに基づいて被設計ＬＳＩ２４の配線容量Ｃｘ
の算出処理をする際に、例えば、図５の処理フローチャ
ートのステップＰ３で被容量抽出配線ＬＣを含む被設計
ＬＳＩ２４が単位長さ毎に分割処理（図６（ａ）参照）
されると、ステップＰ４で被設計ＬＳＩ２４の断面方向
に係る被容量抽出配線ＬＣの周囲配線条件に基づいて単
位配線容量Ｃｉが読出し処理される。
【００６３】すなわち、図８（ｂ）において、被参照配
線ＬR1対基板４間の静電容量ｃp1については、両配線間
の配線容量Ｃ21，被参照配線ＬR2対基板４間の静電容量
ｃp2を考慮した三者の合成配線容量を単位配線容量Ｃｉ
として参照することが可能となる。
線ＬR1対基板４間の静電容量ｃp1については、両配線間
の配線容量Ｃ21，被参照配線ＬR2対基板４間の静電容量
ｃp2を考慮した三者の合成配線容量を単位配線容量Ｃｉ
として参照することが可能となる。
【００６４】これにより、ステップＰ６で被容量抽出配
線ＬＣの周囲配線条件に基づいて読出された，例えば、
単位配線容量Ｃ３，Ｃ10，Ｃ45……Ｃｉが加算処理され
ると、従来例のように被参照配線ＬＲの配線容量ｃｐを
平均化した単位長さ当たりの容量パラメータｃｐと配線
長Ｌとの積算をする算出方法に比べて、被容量抽出配線
ＬＣに隣接するメタル第１〜第３層，コンタクトホール
及びスルーホール等の配置条件に応じた精度良い配線容
量Ｃｘ＝Ｃ３＋Ｃ10＋Ｃ45＋…＋Ｃｉを算出することが
でき、その配線遅延時間を正確に求値することが可能と
なる。
線ＬＣの周囲配線条件に基づいて読出された，例えば、
単位配線容量Ｃ３，Ｃ10，Ｃ45……Ｃｉが加算処理され
ると、従来例のように被参照配線ＬＲの配線容量ｃｐを
平均化した単位長さ当たりの容量パラメータｃｐと配線
長Ｌとの積算をする算出方法に比べて、被容量抽出配線
ＬＣに隣接するメタル第１〜第３層，コンタクトホール
及びスルーホール等の配置条件に応じた精度良い配線容
量Ｃｘ＝Ｃ３＋Ｃ10＋Ｃ45＋…＋Ｃｉを算出することが
でき、その配線遅延時間を正確に求値することが可能と
なる。
【００６５】このことから、半導体装置の組み立て前
に、実動作に近似した配線遅延時間を求めることが可能
となり、半導体装置の動作検証の信頼性の向上を図るこ
と、及びその品質向上を図ることが可能となる。
に、実動作に近似した配線遅延時間を求めることが可能
となり、半導体装置の動作検証の信頼性の向上を図るこ
と、及びその品質向上を図ることが可能となる。
【００６６】
【発明の効果】以上説明したように、本発明の配線容量
演算装置によれば、記憶手段，制御手段及び入出力補助
手段が具備され、被設計半導体装置の被容量抽出配線に
ついて、単位長さ毎に割り振られた単位配線容量データ
が制御手段により加算制御される。
演算装置によれば、記憶手段，制御手段及び入出力補助
手段が具備され、被設計半導体装置の被容量抽出配線に
ついて、単位長さ毎に割り振られた単位配線容量データ
が制御手段により加算制御される。
【００６７】このため、被容量抽出配線に隣接する配線
配置条件に対応した被参照配線パターンを参照しつつ、
被設計半導体装置の配線容量を算出することが可能とな
り、被容量抽出配線に隣接する他の配線の配置状況に応
じた正確な配線容量を算出することが可能となる。
配置条件に対応した被参照配線パターンを参照しつつ、
被設計半導体装置の配線容量を算出することが可能とな
り、被容量抽出配線に隣接する他の配線の配置状況に応
じた正確な配線容量を算出することが可能となる。
【００６８】また、本発明の配線容量算出方法によれ
ば、被参照配線パターンの配置条件に基づいて複数の単
位配線容量が作成処理される。このため、被設計半導体
装置の超高集積化，超高密度化に伴い被容量抽出配線に
隣接する他の配線から相互影響を受けることとなった場
合でも、被容量抽出配線の配線容量について、従来例の
ような被参照配線の配線容量を平均化した単位長さ当た
りの容量パラメータと配線長との積算をする算出方法に
比べて、精度良い配線容量を算出することができ、半導
体装置の組み立て前に、実動作に近似した配線遅延時間
を正確に見積もることが可能となる。
ば、被参照配線パターンの配置条件に基づいて複数の単
位配線容量が作成処理される。このため、被設計半導体
装置の超高集積化，超高密度化に伴い被容量抽出配線に
隣接する他の配線から相互影響を受けることとなった場
合でも、被容量抽出配線の配線容量について、従来例の
ような被参照配線の配線容量を平均化した単位長さ当た
りの容量パラメータと配線長との積算をする算出方法に
比べて、精度良い配線容量を算出することができ、半導
体装置の組み立て前に、実動作に近似した配線遅延時間
を正確に見積もることが可能となる。
【００６９】これにより、高信頼度の配線容量演算装置
の提供と半導体装置の品質向上とに寄与するところが大
きい。
の提供と半導体装置の品質向上とに寄与するところが大
きい。
【図１】本発明に係る配線容量演算装置の原理図であ
る。
る。
【図２】本発明に係る配線容量算出方法の原理図であ
る。
る。
【図３】本発明の実施例に係る配線容量演算装置の構成
図である。
図である。
【図４】本発明の実施例に係る参照ファイルメモリの内
容説明図である。
容説明図である。
【図５】本発明の実施例に係る配線容量算出の処理フロ
ーチャートである。
ーチャートである。
【図６】本発明の実施例に係る配線容量算出方法の補足
説明図である。
説明図である。
【図７】従来例に係る配線容量算出方法の説明図であ
る。
る。
【図８】従来例に係る問題点を説明をする配線状態図で
ある。
ある。
１１…記憶手段、 １２…制御手段、 １３…入出力補助手段、 ＬＣ…被容量抽出配線、 ＤCi〔ｉ＝１，２，３…ｉ〕…単位配線容量データ、 Ｃｉ〔ｉ＝１，２，３…ｉ〕…単位配線容量、 ｃｊ〔ｊ＝１，２，３…ｊ〕…配線間容量、 Ｃｘ…被容量抽出配線の配線容量。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/66 Ｚ 7377−4Ｍ 21/3205
Claims (4)
- 【請求項１】 被設計半導体装置（１４）の配線容量
（Ｃｘ）を算出する装置であって、予め配線配置条件に
基づいて標本化された複数の被参照配線パターン（Ｌ
Ｒ）に係る単位配線容量データ（ＤCi〔ｉ＝１，２，３
…ｉ〕）を格納する記憶手段（１１）と、前記記憶手段
（１１）の入出力を制御する制御手段（１２）と、前記
制御手段（１２）の入出力を補助する入出力補助手段
（１３）とを具備し、前記制御手段（１２）が被設計半
導体装置（１４）の被容量抽出配線（ＬＣ）について、
単位長さ毎に割り振られた単位配線容量データ（ＤCi）
の加算制御をすることを特徴とする配線容量演算装置。 - 【請求項２】 予め、被参照配線パターン（ＬＲ）の配
置条件に基づいて複数の単位配線容量（Ｃｉ〔ｉ＝１，
２，３…ｉ〕）の作成処理をし、前記単位配線容量（Ｃ
ｉ）に基づいて被設計半導体装置（１４）の配線容量
（Ｃｘ）の算出処理をすることを特徴とする配線容量算
出方法。 - 【請求項３】 請求項２記載の配線容量算出方法におい
て、前記複数の単位配線容量（Ｃｉ）の作成処理の際
に、被参照配線パターン（ＬＲ）と周囲配線パターン
（ＬRj〔ｊ＝１，２，３…ｊ〕）との間の配線間容量
（ｃｊ）の算出処理をすることを特徴とする配線容量算
出方法。 - 【請求項４】 請求項２記載の配線容量算出方法におい
て、前記配線容量（Ｃｘ）の算出処理の際に、被容量抽
出配線（ＬＣ）を含む被設計半導体装置（１４）を単位
長さ毎に分割処理をし、前記分割された被設計半導体装
置（１４）の断面方向に係る被容量抽出配線（ＬＣ）の
周囲配線条件に基づいて単位配線容量（Ｃｉ）の読出し
処理をし、前記読出し処理された単位配線容量（Ｃｉ）
の加算処理をすることを特徴とする配線容量算出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270441A JPH06120343A (ja) | 1992-10-08 | 1992-10-08 | 配線容量演算装置及び配線容量算出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270441A JPH06120343A (ja) | 1992-10-08 | 1992-10-08 | 配線容量演算装置及び配線容量算出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120343A true JPH06120343A (ja) | 1994-04-28 |
Family
ID=17486330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4270441A Withdrawn JPH06120343A (ja) | 1992-10-08 | 1992-10-08 | 配線容量演算装置及び配線容量算出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120343A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292928B1 (en) | 1998-01-13 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Line path determining method and delay estimating method |
| US6374391B1 (en) | 1998-08-17 | 2002-04-16 | Nec Corporation | Method for estimating parasitic capacitance coupled to signal line longer than critical length at high-speed |
| US6760895B2 (en) | 2001-03-21 | 2004-07-06 | Hitachi, Ltd. | Design method of semiconductor device |
| US6907394B1 (en) | 1999-05-17 | 2005-06-14 | Elpida Memory, Inc. | Device for simulating circuits, method for simulating the same, and recording medium |
| US7185296B2 (en) | 2004-02-26 | 2007-02-27 | Fujitsu Limited | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same |
-
1992
- 1992-10-08 JP JP4270441A patent/JPH06120343A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292928B1 (en) | 1998-01-13 | 2001-09-18 | Matsushita Electric Industrial Co., Ltd. | Line path determining method and delay estimating method |
| US6374391B1 (en) | 1998-08-17 | 2002-04-16 | Nec Corporation | Method for estimating parasitic capacitance coupled to signal line longer than critical length at high-speed |
| US6907394B1 (en) | 1999-05-17 | 2005-06-14 | Elpida Memory, Inc. | Device for simulating circuits, method for simulating the same, and recording medium |
| US6760895B2 (en) | 2001-03-21 | 2004-07-06 | Hitachi, Ltd. | Design method of semiconductor device |
| US7185296B2 (en) | 2004-02-26 | 2007-02-27 | Fujitsu Limited | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5901063A (en) | System and method for extracting parasitic impedance from an integrated circuit layout | |
| US8239803B2 (en) | Layout method and layout apparatus for semiconductor integrated circuit | |
| US6243653B1 (en) | Methods and apparatus for extracting parasitic capacitance values from a physical design of an integrated circuit | |
| US8239804B2 (en) | Method for calculating capacitance gradients in VLSI layouts using a shape processing engine | |
| JPH07153845A (ja) | 集積回路構造の製造方法 | |
| US6360350B1 (en) | Method and system for performing circuit analysis on an integrated-circuit design having design data available in different forms | |
| JP2003502769A (ja) | 集積回路の改造方法 | |
| JP2800881B2 (ja) | 配線寄生負荷算出方法 | |
| JP4674164B2 (ja) | レイアウト方法、ｃａｄ装置、プログラム及び記憶媒体 | |
| JP2991598B2 (ja) | Ｌｓｉ設計装置及びｌｓｉ設計方法 | |
| KR100429112B1 (ko) | 반도체 장치, 그 설계 방법 및 설계 장치 | |
| US8015529B1 (en) | Methods and apparatus for diagonal route shielding | |
| JPH06120343A (ja) | 配線容量演算装置及び配線容量算出方法 | |
| JP3762866B2 (ja) | 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用 | |
| US7032207B2 (en) | Method of designing semiconductor integrated circuit with accurate capacitance extraction | |
| JP2002110801A (ja) | 配線抵抗補正方法 | |
| US6500722B2 (en) | Inductor recognition method, layout inspection method, computer readable recording medium in which a layout inspection program is recorded and process for a semiconductor device | |
| JPH10124567A (ja) | 半導体デバイス設計支援装置 | |
| US11901223B2 (en) | Stress analysis method and semiconductor device manufacturing method | |
| JPH10312408A (ja) | 半導体設計検証装置及び半導体設計検証方法 | |
| JP3132554B2 (ja) | 半導体装置の自動レイアウト設計方法および装置 | |
| JPH1065007A (ja) | 半導体集積回路の設計装置および設計方法 | |
| JP2000231577A (ja) | 部品配置装置および部品配置方法 | |
| JP2007316801A (ja) | レイアウトデータ、半導体装置の設計方法 | |
| JPH118308A (ja) | 遅延時間計算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |