CN107958112A - 一种模拟内部版图图形的边缘冗余图形生成方法 - Google Patents
一种模拟内部版图图形的边缘冗余图形生成方法 Download PDFInfo
- Publication number
- CN107958112A CN107958112A CN201711183763.4A CN201711183763A CN107958112A CN 107958112 A CN107958112 A CN 107958112A CN 201711183763 A CN201711183763 A CN 201711183763A CN 107958112 A CN107958112 A CN 107958112A
- Authority
- CN
- China
- Prior art keywords
- pattern image
- dimensional coordinate
- pattern
- redundant
- redundant pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种模拟内部版图图形的边缘冗余图形生成方法,采用获取原始版图和关键版图的尺寸;获取关键版图的特征图形,将关键版图转换为二维坐标系数组,对二维坐标系数组进行修改,保留必要特征图形的对应的数据,剔除剩余数据;二维坐标系数组转换为冗余图形,与预定指标比对修改后,在填充区域内填充冗余图形。采用本发明的技术方案,得到的冗余图形与关键版图非常近似,通过对上述的冗余图形在原始版图中的填充,使得冗余图像可以更好的保护关键版图地器件。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种模拟内部版图图形的边缘冗余图形生成方法。
背景技术
集成电路版图除了要体现电路的逻辑或功能以确保版图原理图(LVS check,全名为Layout Versus Schematic Check)验证正确外,还要增加一些与LVS验证无关的冗余图形(dummy),以减小过程的偏差。
随着半导体工艺技术的亚微米化程度的提高,周围环境对半导体器件性能的影响越来越明显。电路和器件的布局产生的效应有可能会对器件性能造成不可忽略的影响,包括临近的阱、栅(Gate)之间的距离、有源区(AA)之间的距离、有源区宽度、化学气相研磨(CMP)过程对研磨区域应力等对器件的影响。传统的冗余图形是在集成电路版图设计完成之后传输到半导体制造公司,经过冗余图形添加脚本进行冗余图形添加,设计规则检查,逻辑运算等过程后做光刻掩膜板出版前的光学近似修正(OPC)。
冗余图形的设置一是考虑到刻蚀时出现刻蚀不足或者刻蚀过度,需要通过冗余图形调整金属密度(metal density);其次是考虑到光的反射和衍射,使关键图形四周情况大致相当,避免因曝光影响到关键版图和器件的尺寸以及电路的性能。设置冗余图形可有效保护关键版图中的器件,冗余图形与关键版图的图形越相似保护效果越好。
对于低精度的版图,经过冗余图形添加之后密度以及密度梯度分布达到设计规则的要求即可。但是,随着集成电路特征尺寸的不断缩小,关键版图对环境的敏感度越来越高,因此,需要进一步提高冗余图形与关键版图的相似性,使关键版图的器件性能越接近设计的理想值。
发明内容
针对现有技术中在半导体制造领域存在的上述问题,现提供一种模拟内部版图图形的边缘冗余图形生成方法。
具体技术方案如下:
一种模拟内部版图图形的边缘冗余图形生成方法,包括以下步骤:
步骤S1:提供一原始版图,所述原始版图包括关键版图和填充区域,采用尺寸分析模块对所述原始版图进行分析,获取所述原始版图和所述关键版图的特征尺寸;
步骤S2:采用数组抽取模块获取所述关键版图的特征图形,并根据所述特征图形的种类将所述关键版图转换为二维坐标系数组;
步骤S3:采用修改模块对所述特征图形进行筛选,获取所述特征图形中必要特征图形,并对所述二维坐标系数组进行修改,保留所述必要特征图形的对应的数据,剔除剩余数据;
步骤S4:采用数组还原模块将所述二维坐标系数组转换为冗余图形;
步骤S5:采用图形比对模块对所述冗余图形和预定指标进行比对;
若符合所述预定指标,则进入步骤S7;
若不符合所述预定指标,则进入步骤S6;
步骤S6:采用修正模块获取所述冗余图形不符合所述预定指标的项目,根据所述项目对所述二维坐标系数组进行修正,返回步骤S4;
步骤S7:采用填充模块在所述填充区域内填充所述冗余图形。
优选的,所述步骤S2包括以下步骤:
步骤S21:根据关键版图的特征尺寸建立第一二维坐标系,原点为关键版图的左下角端点,横轴方向水平向右,纵轴方向垂直向上;
步骤S22:根据每个所述特征图形在所述关键版图中的位置和所述第一二维坐标系,获取每个所述特征图形的定位数据;
步骤S23:将类型相同的所述特征图形的定位数组进行组合,得到定位数组,将所有的所述定位数组进行组合,得到所述二维坐标系数组。
优选的,所述步骤S22中,采用以下步骤获取所述定位数据:
步骤A1:将每个所述特征图形整合为方形结构,获取每个所述方形结构在所述第一二维坐标系中的定位点;
步骤A2:将所述定位点的坐标值依次排列,并重复最后一个所述定位点的坐标值,得到所述定位数据。
优选的,所述步骤S4包括以下步骤:
步骤S41:将所述二维坐标系数组进行拆分,获取每个所述特征图形的定位数据;
步骤S42:根据所述关键版图的特征尺寸建立第二二维坐标系;
步骤S43:将每个所述定位数据中的定位点在所述第二二维坐标系依次连接,并根据所述特征图形的类型进行颜色填充,得到所述冗余图形。
优选的,所述步骤S7包括以下步骤:
步骤S71:根据所述原始版图的特征尺寸,建立第三二维坐标系,原点为原始版图的左下角端点,横轴方向水平向右,纵轴方向垂直向上,并在所述第三二维坐标系中画出所述填充区域;
步骤S72:将所述填充区域从所述原点开始,从下往上分为多层,每一层的高度与所述冗余图形的高度相同;
步骤S73:根据所述冗余图形的所述二维坐标系数组,在每一层的所述填充区域中,将所述冗余图形按照从左往右顺序进行填充。
优选的,所述预定指标包括尺寸范围和距离范围;
所述步骤S5中还包括以下步骤:
将所述特征图形的尺寸与所述尺寸范围进行比较,将所述特征图形之间的距离与所述距离范围进行比较;
若所述特征图形不满足所述尺寸范围和/或所述距离范围,则不符合所述预定指标;
若所述特征图形的同时满足所述尺寸范围和所述距离范围,则符合所述预定指标;
优选的,所述步骤S6中还包括以下步骤:
对于不符合所述尺寸范围和所述距离范围的所述特征图形,调整所述特征图形在所述二维坐标系数组中的定位数据,使得所述特征图形满足所述尺寸范围和所述距离范围。
优选的,所述预定指标包括数量范围;
所述步骤S5中还包括以下步骤:
将所述特征图形的数量与所述数量范围进行比较;
若所述特征图形的数量大于所述数量范围,则不符合所述预定指标;
若所述特征图形的数量不大于所述数量范围,则符合所述预定指标;
所述步骤S6中还包括以下步骤:
对于不符合所述数量范围的特征图形,删除部分所述特征图形在所述二维坐标系数组中的定位数据至所述特征图形的数量调整为所述数量范围的最大值。
优选的,所述步骤S3中的所述必要特征图形包括有源区图形和多晶硅图形。
上述技术方案具有如下优点或有益效果:
采用对关键版图进行数据化转换,得到二维坐标系数组,通过对二维坐标系数组的调整得到冗余图形,使得冗余图形是通过以关键版图为模板根据实际需要进一步修改得到,因此,得到的冗余图形与关键版图非常近似,通过对上述的冗余图形在原始版图中的填充,使得冗余图形可以更好的保护关键版图的器件。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1为本发明一种模拟内部版图图形的边缘冗余图形生成方法实施例的流程图;
图2为本发明实施例中将关键版图转换为二维坐标系数组的流程图;
图3为本发明实施例中获取定位数据的流程图;
图4为本发明实施例中二维坐标系数组转换为冗余图形的流程图;
图5为本发明实施例中填充冗余图形的流程图;
图6为本发明实施例中关键版图的示意图;
图7为本发明实施例中冗余图形的示意图;
图8为本发明实施例中已填充冗余图形的原始版图的示意图;
图9为本发明实施例中关键版图的二维坐标系数组的示意图;
图10为本发明实施例中冗余图形的二维坐标系数组的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明一种较佳的实施例中,根据图1所示,一种模拟内部版图图形的边缘冗余图形生成方法,包括以下步骤:
步骤S1:提供一原始版图,原始版图包括关键版图和填充区域,采用尺寸分析模块对原始版图进行分析,获取原始版图和关键版图的特征尺寸;
步骤S2:采用数组抽取模块获取关键版图的特征图形,并根据特征图形的种类将关键版图转换为二维坐标系数组;
步骤S3:采用修改模块对特征图形进行筛选,获取特征图形中必要特征图形,并对二维坐标系数组进行修改,保留必要特征图形的对应的数据,剔除剩余数据;
步骤S4:采用数组还原模块将二维坐标系数组转换为冗余图形;
步骤S5:采用图形比对模块对冗余图形和预定指标进行比对;
若符合预定指标,则进入步骤S7;
若不符合预定指标,则进入步骤S6;
步骤S6:采用修正模块获取冗余图形不符合预定指标的项目,根据项目对二维坐标系数组进行修正,返回步骤S4;
步骤S7:采用填充模块在填充区域内填充冗余图形。
具体地,本实施例中,采用将关键版图的各个特征图形转换为二维坐标系数组,通过对数组的筛选和调整,得到冗余图形的二维坐标系数组,再将二维坐标系数组转换为冗余图形,进一步将冗余图形和预定指标进行比对,根据比对的结果对冗余图形进行进一步的修正,将修正好的冗余图形至于原始版图中的填充区域进行填充。在冗余图形填充完成后与原始设计版图进行拼接以进行光刻版制作。上述方案可通过计算机脚本实现。
采用上述方案,使得冗余图形是通过以关键版图模板根据实际需要进一步修改得到,冗余图形的形状更接近于关键版图。同时上述方案将关键版图转换为二维坐标系数组,通过对二维坐标系数组数据的调整可以快速地实现图形的修改,较传统的图形修改的效率更高。
原始版图和关键版图的尺寸采用三个等级进行关键尺寸界定:单管级、逻辑门级、电路级,尺寸通常包括:1微米*1微米,1微米*2微米,10微米*10微米等。
上述的技术方案中根据关键版图中的关键器件的图形生成冗余相似图形,并添加到其周围,已达到保护核心区域器件物理特性的目的。
上述方案可运用至静态存储器(SRAM)阵列中,静态存储器阵列的边缘一般都要求添加冗余图形以保护内部存储单元;逻辑门级中的器件和电路中单个MOS管,如果能够保证这些器件周边的冗余图形跟它本身一样或者高度相似,就能减小周边环境效应导致的器件的性能变化,最大限度的保证器件性能满足设计需求。周边环境效应包括阱包有源区的尺寸,栅与栅之间的距离,有源区之间的距离,有源区的宽度等等。
上述的技术方案采用了对现有版图分级抽取核心图形的特征尺寸,然后对版图特征基于二维信息进行修改,并运用画图软件支持的脚本语言进行自动画图,再进行比对,根据比对结果修改后,进行填充和拼接。填充和拼接也可以用画图软件或计算机脚本实现的。这样就可以实现在保证相似度的前提下高度提升冗余图形的添加效率。
根据图6所示,提供一关键版图的图形,包括多晶硅区域3和有源区4。采用多晶硅区域3和有源区4为冗余图形需要保留的必要特征图形。
根据图9所示,将图6中的关键版图的图形转换为二维坐标系数组后的示意图。其中,二维坐标系数组时根据特征图形的种类进行排布的,二维坐标系数组包括:PW为阱区域;CT为孔区域;AA为有源区;PO为多晶硅区域。
在上述步骤中,将多晶硅区域3和有源区4的数据保留,剩余数据剔除,得到如图10所示的二维坐标系数组,即为冗余图形的二维坐标系数组。在冗余图形的二维坐标系数组仅保留AA为有源区4和PO为多晶硅区域3。
将图10所示的二维坐标系数组转换为图形后,得到如图7所示的冗余图形,图7中仅包括有源区4和多晶硅区域3。
将冗余图形填充至原始版图后得到如图8所示的图形,包括关键版图1和多个填充的冗余图形2。
本发明一种较佳的实施例中,根据图2所示,步骤S2包括以下步骤:
步骤S21:根据关键版图的特征尺寸建立第一二维坐标系,原点为关键版图的左下角端点,横轴方向水平向右,纵轴方向垂直向上;
步骤S22:根据每个特征图形在关键版图中的位置和第一二维坐标系,获取每个特征图形的定位数据;
步骤S23:将类型相同的特征图形的定位数组进行组合,得到定位数组,将所有的定位数组进行组合,得到二维坐标系数组。
具体地,本实施例中,采用上述方案可以实现将关键版图中的图形根据不同的特征图形的类型整合为二维坐标系数组,实现将特征图形进行按照类型的归类,有助于进一步对二维坐标系数组修改以获取冗余图形的二维坐标系数组。
本发明一种较佳的实施例中,根据图3所示,步骤S22中,采用以下步骤获取定位数据:
步骤A1:将每个特征图形整合为方形结构,获取每个方形结构在第一二维坐标系中的定位点;
步骤A2:将定位点的坐标值依次排列,并重复最后一个定位点的坐标值,得到定位数据。
具体地,本实施例中,采用将特征图形整合为方形结构,使得定位数据包括4个定位点和最后一个定位点的坐标值。上述的定位数据更容易在二维坐标系中定位出位置,同时使得最终得到的二维坐标系数组为统一的格式,有助于对数据进行统一的调整,提高了冗余图形的生成效率。
根据9所示,获取有源区的定位点,定位点的坐标为:(0.160 0.000);(1.7000.000)、(1.700 1.020)、(0.160 1.020)。其中(0.160 1.020)为最后的定位点,在定位数据末尾重复(0.160 1.020),使得图形的重点得以确认。采用方形结构后,每个定位数据统一包括5个坐标点的数据。
本发明一种较佳的实施例中,根据图4所示,步骤S4包括以下步骤:
步骤S41:将二维坐标系数组进行拆分,获取每个特征图形的定位数据;
步骤S42:根据关键版图的特征尺寸建立第二二维坐标系;
步骤S43:将每个定位数据中的定位点在第二二维坐标系依次连接,并根据特征图形的类型进行颜色填充,得到冗余图形。
具体地,本实施例中,采用第二二维坐标系,将冗余图形进行绘制,采用不同类型的特征图形使用不同的颜色填充,实现对不同的特征图形的区分。
本发明一种较佳的实施例中,根据图5所示,步骤S7包括以下步骤:
步骤S71:根据原始版图的特征尺寸,建立第三二维坐标系,原点为原始版图的左下角端点,横轴方向水平向右,纵轴方向垂直向上,并在第三二维坐标系中画出填充区域;
步骤S72:将填充区域从原点开始,从下往上分为多层,每一层的高度与冗余图形的高度相同;
步骤S73:根据冗余图形的二维坐标系数组,在每一层的填充区域中,将冗余图形按照从左往右顺序进行填充。
具体地,本实施例中,采用上述填充方案,可有序地将冗余图形填充至填充区域中。
本发明一种较佳的实施例中,预定指标包括尺寸范围和距离范围;
步骤S5中还包括以下步骤:
将特征图形的尺寸与尺寸范围进行比较,将特征图形之间的距离与距离范围进行比较;
若特征图形不满足尺寸范围和/或距离范围,则不符合预定指标;
若特征图形的同时满足尺寸范围和距离范围,则符合预定指标。
本发明一种较佳的实施例中,步骤S6中还包括以下步骤:
对于不符合尺寸范围和距离范围的特征图形,调整特征图形在二维坐标系数组中的定位数据,使得特征图形满足尺寸范围和距离范围。
具体地,本实施例中,在尺寸范围或距离范围不满足的情况下,通常为特征图形尺寸过大或者过小导致。采用将特征图形在二维坐标系数组中的定位数据进行调整即可实现特征图形尺寸的调整,提高了冗余图形生成的效率。
在距离范围不满足的情况,通常为间隔距离太近,特征图形设置的密度过高,采用将特征图形在二维坐标系数组中的数据进行调整即可实现特征图形间距的调整,提高了冗余图形生成的效率。
在步骤S5和S7中,操作人员可根据实际需要更改预定指标的数值,实现自动化调整,满足实际生产需要。
本发明一种较佳的实施例中,步骤S5中还包括以下步骤:
将特征图形的数量与数量范围进行比较;
若特征图形的数量大于数量范围,则不符合预定指标;
若特征图形的数量不大于数量范围,则符合预定指标;
步骤S6中还包括以下步骤:
对于不符合数量范围的特征图形,删除部分特征图形在二维坐标系数组中的定位数据至特征图形的数量调整为数量范围的最大值。
具体地,本实施例中,特征图形的数量过大时,采用删除部分特征图形在二维坐标系数组中的定位数据,实现减少特征图形的效果,使得冗余图形能够满足数量范围。
本发明一种较佳的实施例中,步骤S3中的必要特征图形包括有源区图形和多晶硅图形。
具体地,本实施例中,采用有源区图形和多晶硅图形是在冗余图形中需要被保留的必要图形。不属于必要图形包括孔(CT layer),阱(PW layer),等层次。必要图形可以通过用户的人为设置进行修改,实现对冗余图形中保留图形的修改。
上述的工艺可运用于28纳米及以上的半导体装置的生产工艺中。在高介电常数介质栅、硅氧化物绝缘层栅工艺、可制造性设计技术、铜互连、半导体器件设计中运用。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (9)
1.一种模拟内部版图图形的边缘冗余图形生成方法,其特征在于,包括以下步骤:
步骤S1:提供一原始版图,所述原始版图包括关键版图和填充区域,采用尺寸分析模块对所述原始版图进行分析,获取所述原始版图和所述关键版图的特征尺寸;
步骤S2:采用数组抽取模块获取所述关键版图的特征图形,并根据所述特征图形的种类将所述关键版图转换为二维坐标系数组;
步骤S3:采用修改模块对所述特征图形进行筛选,获取所述特征图形中必要特征图形,并对所述二维坐标系数组进行修改,保留所述必要特征图形的对应的数据,剔除剩余数据;
步骤S4:采用数组还原模块将所述二维坐标系数组转换为冗余图形;
步骤S5:采用图形比对模块对所述冗余图形和预定指标进行比对;
若符合所述预定指标,则进入步骤S7;
若不符合所述预定指标,则进入步骤S6;
步骤S6:采用修正模块获取所述冗余图形不符合所述预定指标的项目,根据所述项目对所述二维坐标系数组进行修正,返回步骤S4;
步骤S7:采用填充模块在所述填充区域内填充所述冗余图形。
2.根据权利要求1所述的边缘冗余图形生成方法,其特征在于,所述步骤S2包括以下步骤:
步骤S21:根据关键版图的特征尺寸建立第一二维坐标系,原点为关键版图的左下角端点,横轴方向水平向右,纵轴方向垂直向上;
步骤S22:根据每个所述特征图形在所述关键版图中的位置和所述第一二维坐标系,获取每个所述特征图形的定位数据;
步骤S23:将类型相同的所述特征图形的定位数组进行组合,得到定位数组,将所有的所述定位数组进行组合,得到所述二维坐标系数组。
3.根据权利要求2所述的边缘冗余图形生成方法,其特征在于,所述步骤S22中,采用以下步骤获取所述定位数据:
步骤A1:将每个所述特征图形整合为方形结构,获取每个所述方形结构在所述第一二维坐标系中的定位点;
步骤A2:将所述定位点的坐标值依次排列,并重复最后一个所述定位点的坐标值,得到所述定位数据。
4.根据权利要求1所述的边缘冗余图形生成方法,其特征在于,所述步骤S4包括以下步骤:
步骤S41:将所述二维坐标系数组进行拆分,获取每个所述特征图形的定位数据;
步骤S42:根据所述关键版图的特征尺寸建立第二二维坐标系;
步骤S43:将每个所述定位数据中的定位点在所述第二二维坐标系依次连接,并根据所述特征图形的类型进行颜色填充,得到所述冗余图形。
5.根据权利要求1所述的边缘冗余图形生成方法,其特征在于,所述步骤S7包括以下步骤:
步骤S71:根据所述原始版图的特征尺寸,建立第三二维坐标系,原点为原始版图的左下角端点,横轴方向水平向右,纵轴方向垂直向上,并在所述第三二维坐标系中画出所述填充区域;
步骤S72:将所述填充区域从所述原点开始,从下往上分为多层,每一层的高度与所述冗余图形的高度相同;
步骤S73:根据所述冗余图形的所述二维坐标系数组,在每一层的所述填充区域中,将所述冗余图形按照从左往右顺序进行填充。
6.根据权利要求1所述的边缘冗余图形生成方法,其特征在于,所述预定指标包括尺寸范围和距离范围;
所述步骤S5中还包括以下步骤:
将所述特征图形的尺寸与所述尺寸范围进行比较,将所述特征图形之间的距离与所述距离范围进行比较;
若所述特征图形不满足所述尺寸范围和/或所述距离范围,则不符合所述预定指标;
若所述特征图形的同时满足所述尺寸范围和所述距离范围,则符合所述预定指标。
7.根据权利要求6所述的边缘冗余图形生成方法,其特征在于,所述步骤S6中还包括以下步骤:
对于不符合所述尺寸范围和所述距离范围的所述特征图形,调整所述特征图形在所述二维坐标系数组中的定位数据,使得所述特征图形满足所述尺寸范围和所述距离范围。
8.根据权利要求1所述的边缘冗余图形生成方法,其特征在于,所述预定指标包括数量范围;
所述步骤S5中还包括以下步骤:
将所述特征图形的数量与所述数量范围进行比较;
若所述特征图形的数量大于所述数量范围,则不符合所述预定指标;
若所述特征图形的数量不大于所述数量范围,则符合所述预定指标;
所述步骤S6中还包括以下步骤:
对于不符合所述数量范围的特征图形,删除部分所述特征图形在所述二维坐标系数组中的定位数据至所述特征图形的数量调整为所述数量范围的最大值。
9.根据权利要求1所述的边缘冗余图形生成方法,其特征在于,所述步骤S3中的所述必要特征图形包括有源区图形和多晶硅图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711183763.4A CN107958112B (zh) | 2017-11-23 | 2017-11-23 | 一种模拟内部版图图形的边缘冗余图形生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711183763.4A CN107958112B (zh) | 2017-11-23 | 2017-11-23 | 一种模拟内部版图图形的边缘冗余图形生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107958112A true CN107958112A (zh) | 2018-04-24 |
CN107958112B CN107958112B (zh) | 2021-05-21 |
Family
ID=61961782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711183763.4A Active CN107958112B (zh) | 2017-11-23 | 2017-11-23 | 一种模拟内部版图图形的边缘冗余图形生成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107958112B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108573858A (zh) * | 2018-05-21 | 2018-09-25 | 上海华力集成电路制造有限公司 | 改善外延生长均匀性的方法 |
CN110029322A (zh) * | 2019-05-27 | 2019-07-19 | 京东方科技集团股份有限公司 | 基板蒸镀对位系统以及监控像素位置测量的方法和装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063528A (zh) * | 2010-12-20 | 2011-05-18 | 西安电子科技大学 | 基于查找表算法的菱形冗余填充寄生电容提取方法 |
CN104063559A (zh) * | 2014-07-08 | 2014-09-24 | 领佰思自动化科技(上海)有限公司 | 大规模集成电路分布计算的布局合法化方法及其系统 |
CN104465650A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种在光刻版图中添加冗余图形的方法 |
EP2921960A2 (en) * | 2014-03-20 | 2015-09-23 | Xyratex Technology Limited | Method of, and apparatus for, accelerated data recovery in a storage system |
CN105184837A (zh) * | 2015-08-31 | 2015-12-23 | 武汉云空间地理信息技术有限公司 | 一种矢量多边形栅格化的算法及系统 |
JP2016058582A (ja) * | 2014-09-10 | 2016-04-21 | 株式会社東芝 | 半導体記憶装置 |
CN106444273A (zh) * | 2016-10-10 | 2017-02-22 | 上海华力微电子有限公司 | 一种金属线层小尺寸冗余图形的添加和处理方法 |
-
2017
- 2017-11-23 CN CN201711183763.4A patent/CN107958112B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063528A (zh) * | 2010-12-20 | 2011-05-18 | 西安电子科技大学 | 基于查找表算法的菱形冗余填充寄生电容提取方法 |
EP2921960A2 (en) * | 2014-03-20 | 2015-09-23 | Xyratex Technology Limited | Method of, and apparatus for, accelerated data recovery in a storage system |
CN104063559A (zh) * | 2014-07-08 | 2014-09-24 | 领佰思自动化科技(上海)有限公司 | 大规模集成电路分布计算的布局合法化方法及其系统 |
JP2016058582A (ja) * | 2014-09-10 | 2016-04-21 | 株式会社東芝 | 半導体記憶装置 |
CN104465650A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种在光刻版图中添加冗余图形的方法 |
CN105184837A (zh) * | 2015-08-31 | 2015-12-23 | 武汉云空间地理信息技术有限公司 | 一种矢量多边形栅格化的算法及系统 |
CN106444273A (zh) * | 2016-10-10 | 2017-02-22 | 上海华力微电子有限公司 | 一种金属线层小尺寸冗余图形的添加和处理方法 |
Non-Patent Citations (3)
Title |
---|
JULIE D. SEGAL等: "Determining Redundancy Requirements for Memory Arrays with Critical Area Analysis", 《IEEE XPLORE》 * |
李长江: "优化后版图格式转换算法研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
赵腾伟: "版图图像转换算法研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108573858A (zh) * | 2018-05-21 | 2018-09-25 | 上海华力集成电路制造有限公司 | 改善外延生长均匀性的方法 |
CN110029322A (zh) * | 2019-05-27 | 2019-07-19 | 京东方科技集团股份有限公司 | 基板蒸镀对位系统以及监控像素位置测量的方法和装置 |
CN110029322B (zh) * | 2019-05-27 | 2021-05-04 | 京东方科技集团股份有限公司 | 基板蒸镀对位系统以及监控像素位置测量的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107958112B (zh) | 2021-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3710710B2 (ja) | Icレイアウトにおけるポリゴン表現 | |
US9552450B2 (en) | Determining a user-specified location in a graphical user interface of an electronic design automation tool | |
JP3806016B2 (ja) | 半導体集積回路 | |
CN106605301A (zh) | 具有用于垂直纳米线实现的紧凑串联连接的阵列 | |
US20160098508A1 (en) | Method and system for designing semiconductor device | |
US20210042461A1 (en) | Method of inserting dummy boundary cells for macro/ip and ic | |
CN107958112A (zh) | 一种模拟内部版图图形的边缘冗余图形生成方法 | |
CN103311103B (zh) | 半导体芯片的版图图层设计方法及其掩膜板 | |
US9653393B2 (en) | Method and layout of an integrated circuit | |
KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
CN106094422A (zh) | 一种简化opc后掩模版图形的方法 | |
US10410356B2 (en) | Method for processing the LEF diagram of a layout | |
US20060190847A1 (en) | IC compaction system | |
US7331026B2 (en) | Method and system for generating an initial layout of an integrated circuit | |
JP3655064B2 (ja) | 半導体デバイス設計支援装置 | |
KR101932805B1 (ko) | 패턴 기반 전력 및 접지 (pg) 라우팅 및 비아 생성 | |
CN104050311B (zh) | 用于自对准双图案化的任意金属间隔的系统和方法 | |
US11387144B2 (en) | Semiconductor device and method of manufacturing the same | |
US11741284B2 (en) | Systems and methods of automatic generation of integrated circuit IP blocks | |
US20200201954A1 (en) | Method of designing a layout for a semiconductor integrated circuit | |
JP5407450B2 (ja) | 半導体集積回路の設計支援方法及び製造方法 | |
US6957401B2 (en) | Integrated circuit (IC) having IC floorplan silhouette-like power supply net, and sea of supply (SoS) electronic design automation (EDA) tool for designing same | |
US10275560B2 (en) | Placement of circuit elements in regions with customized placement grids | |
Mohyeldin et al. | Quantifying electrical impacts on redundant wire insertion in 7nm unidirectional designs | |
TWI270797B (en) | Automatic power grid synthesis method and computer readable recording medium for storing program thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |