CN103311103B

CN103311103B - 半导体芯片的版图图层设计方法及其掩膜板

Info

Publication number: CN103311103B
Application number: CN201310153678.9A
Authority: CN
Inventors: 张亮; 毛智彪; 曹永峰; 俞柳江; 于世瑞
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2013-04-28
Filing date: 2013-04-28
Publication date: 2016-08-31
Anticipated expiration: 2033-04-28
Also published as: CN103311103A

Abstract

本发明提供一种半导体芯片的版图图层设计方法，包括：根据光刻工艺能力制定出OPC校正规则；根据OPC分类标准和所述OPC校正规则将原始完整版图中需要做光学临近修正的图形置于第一子图层，将不需要进行光学临近修正的图形置于第二子图层；对第一子图层进行OPC运算，形成运算后的第一子图层；将运算后的第一子图层和第二子图层整合形成所需版图的光掩膜数据。本发明还提供一种利用半导体芯片版图图层设计方法的掩膜板。本发明提供的半导体芯片的版图图层设计方法，只需要对第一子图层进行光学临近修正，而对第二子图层不做任何处理，实际的计算量、计算的图形面积大大减少，计算效率大大提高，提高了运算服务器的工作效率和缩短产品的出版周期。

Description

半导体芯片的版图图层设计方法及其掩膜板

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体芯片的版图图层设计方法及其掩膜板。

背景技术

先进半导体制程中需要对设计版图进行光学临近修正，以提高图形的可制造性能。特别在深亚微米的半导体芯片制造过程中，由于关键图形的线宽远远小于光源的波长，光的衍射效应会导致光罩投影至硅片上的图形发生畸变，甚至会导致超出可接受范围的图形失真。典型的效应有：线端头缩短、圆角和关键尺寸偏移等等。这种光学的衍射畸变的影响受到周边图形环境的影响，被称之为光学临近效应(optical proximity effects)。由于光学临近效应的存在，用设计出的版图直接写成的光罩,在硅晶片上形成的图形与设计有很大差别。

为了解决诸如此类的光学临近效应，需要对设计的版图进行预先的修正，使得修改的量正好能够补偿曝光系统造成的临近效应。因此，使用做过光学临近修正的版图写成的光罩，在晶圆上就能得到最初想要的设计图案。这个修正的迭代过程就叫光学临近修正（Optical Proximity Correct，简称OPC）。OPC是为了改善光学临近效应对曝光的影响，所以基本工作就是对版图做逐线段的切割移动，然后不断的迭代，最后与实际结果进行验证。原理较为简单，但是因为需要对整个芯片版图的每个图形结构都要做这样的修正，所以是一个很耗时的过程，并对OPC自身的算法也有很高的要求。

最初阶段基本上是基于规则的OPC运算,运算量较少，只是针对符合特定规则的图形进行修正，修正规则也较少。然而由于线宽不断减小，图形复杂度不断增大，使用规则来描述修正过程变得越来越繁琐，而且不够精确，因此产生了基于模型的OPC运算方法。基于模型的光学临近修正，是采用建立虚拟的光刻工艺模型，然后不断进行迭代计算，从而获得所需的图形修改补偿量的方法。但计算的复杂度和计算周期大大增加。现在主流的关键图形层次都采用基于模型的OPC运算，或者二者结合使用。

为了提高OPC的运算效率和周期，业界采用了很多方法。首先，提高计算硬件的性能：通过提高单颗芯片的计算速度和增加计算芯片的数量，来提高计算能力，使得在计算总量不变的情况下，提高运行效率和降低计算时间。但这种方法需要增加硬件投入，需要花费很大的成本，特别是在55纳米以下的工艺，单一重要层次的计算需要花费数百颗乃至数千颗芯片1天的计算量，因此该方法经济效益不佳。

其次，采用优化计算算法，由于一个芯片产品具有许多图形层次，而各个层次的图形精度不一，因此可以对不同层次采用不同的计算模式。例如，对护层等较大线宽的层次不进行光学临近修正，而对有源区层，栅极层等关键层次进行精细的基于模型的光学临近修正计算。该方法可以有效地减少总计算量，但由于工艺复杂度越来越高，需要进行精细光学临近计算的层次越来越多，因此效果有限。

另外，还有一种增加光学修正阻挡层（OPC BLOCK）的方法。通过程序的计算和识别，将不需要进行光学临近修正的部分图形遮蔽起来，进而不进行光学修正计算。但这种产生光学修正阻挡区域的程序识别能力有限，而且容易产生一些遮蔽不完全或者过遮蔽的问题。事实上，对于某个图形是否重要，是否需要修正，只有设计者最为清楚，而进行光学临近修正建模和计算的人员并不完全了解。因此，利用光学修正阻挡层的方法，容易产生是否完全有效的问题。

因此，如何找到一种可行的方法，使得在不增加成本投入和不经过较大改动的前提下，能有效快捷的实现准确的光学临近修正，使计算效率提高，计算周期缩短，成为一个亟待解决的问题。

发明内容

本发明的目的在于提供一种半导体芯片的版图图层设计方法及其掩膜板，以解决现有的光学临近修正准确度不高，计算效率较低以及周期较短的问题。

为解决上述技术问题，本发明提供一种半导体芯片的版图图层设计方法，包括：根据光刻工艺能力制定出OPC校正规则；根据OPC分类标准和所述OPC校正规则将原始完整版图中需要做光学临近修正的图形置于第一子图层，将不需要进行光学临近修正的图形置于第二子图层；对所述第一子图层进行OPC运算，形成运算后的第一子图层；将所述运算后的第一子图层和所述第二子图层整合形成所需版图的光掩膜数据。

可选的，在半导体芯片的版图图层设计方法中，所述第一子图层由所述原始完整版图扣除所述第二子图层获得。

可选的，在半导体芯片的版图图层设计方法中，所述第二子图层由所述原始完整版图扣除所述第一子图层获得。

可选的，在半导体芯片的版图图层设计方法中，原始完整版图中含有焊垫结构、冗余填充图形、总线中的一种或任意组合。

本发明还提供一种利用半导体芯片版图图层设计方法的掩膜板，所述掩膜板上的图形由第二子图层与经过OPC运算后的第一子图层整合而成，所述第二子图层不进行OPC运算处理。

可选的，在利用半导体芯片版图图层设计方法的掩膜板中，所述第二子图层中含有焊垫结构、冗余填充图形、总线中的一种或任意组合。

本发明提供的半导体芯片的版图图层设计方法，只需要对第一子图层进行光学临近修正，而对第二子图层不做任何处理，实际的计算量、计算的图形面积大大减少，计算效率大大提高，提高了运算服务器的工作效率和缩短产品的出版周期。此外，本发明提供的半导体芯片的版图图层设计方法，在版图设计和绘制时，可由设计者进行实施，不需要任何其他运算或额外的工作量，由于图形结构设计者，对于图形结构的要求和用途最为熟悉和了解，由设计者在设计和绘制时将整合在一起的完整图层分成两个子图层是最准确和高效的，还可以避免由OPC工程师用程序划分而产生错误的潜在风险。

本发明提供的利用半导体芯片版图图层设计方法的掩膜板，由第二子图层与经过OPC运算后的第一子图层整合而成，由于第二子图层没有进行OPC运算处理，而将精细图形全部置于第一子图层，仅仅对第一子图层进行精细的光学临近修正，得到的掩膜板能够提高光刻的精度。

附图说明

图1是本发明实施例的半导体芯片的版图图层设计方法的步骤流程示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的半导体芯片的版图图层设计方法及其掩膜板作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，本发明提供的半导体芯片的版图图层设计方法，只需要对第一子图层进行光学临近修正，而对第二子图层不做任何处理，实际的计算量、计算的图形面积大大减少，计算效率大大提高，提高了运算服务器的工作效率和缩短产品的出版周期。此外，本发明提供的半导体芯片的版图图层设计方法，在版图设计和绘制时，可由设计者进行实施，不需要任何其他运算或额外的工作量，由于图形结构设计者，对于图形结构的要求和用途最为熟悉和了解，由设计者在设计和绘制时将整合在一起的完整图层分成两个子图层是最准确和高效的，还可以避免由OPC工程师用程序划分而产生错误的潜在风险。本发明提供的利用半导体芯片版图图层设计方法的掩膜板，由第二子图层与经过OPC运算后的第一子图层整合而成，由于第二子图层没有进行OPC运算处理，而将精细图形全部置于第一子图层，仅仅对第一子图层进行精细的光学临近修正，得到的掩膜板能够提高光刻的精度。

图1是本发明实施例的半导体芯片的版图图层设计方法的步骤流程示意图。参照图1，一种半导体芯片的版图图层设计方法，包括：

S11、根据光刻工艺能力制定出OPC校正规则；

S12、根据OPC分类标准和所述OPC校正规则将原始完整版图中需要做光学临近修正的图形置于第一子图层，将不需要进行光学临近修正的图形置于第二子图层；

S13、对所述第一子图层进行OPC运算，形成运算后的第一子图层；

S14、将所述运算后的第一子图层和所述第二子图层整合形成所需版图的光掩膜数据。

在半导体芯片的版图图层设计方法中，所述第一子图层可以由所述原始完整版图扣除所述第二子图层获得。当然，所述第二子图层也可以由所述原始完整版图扣除所述第一子图层获得。

优选地，原始完整版图中含有焊垫结构、冗余填充图形、总线中的一种或任意组合。在本实施例中，原始完整版图中含有焊垫结构、冗余填充图形以及总线，由于焊垫结构、冗余填充图形、总线不需要进行精细光学临近修正，将其置于第二子图层。

本发明还提供利用上述版图图层设计方法得到的掩膜板，所述掩膜板上的图形由第二子图层与经过OPC运算后的第一子图层整合而成，所述第二子图层不进行OPC运算处理。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种半导体芯片的版图图层设计方法，其特征在于，包括：

根据光刻工艺能力制定出OPC校正规则；

根据OPC分类标准和所述OPC校正规则将原始完整版图中需要做光学临近修正的图形置于第一子图层，将不需要进行光学临近修正的图形置于第二子图层；

对所述第一子图层进行OPC运算，形成运算后的第一子图层；

将所述运算后的第一子图层和所述第二子图层整合形成所需版图的光掩膜数据；

所述第二子图层中含有焊垫结构、冗余填充图形、总线中的一种或任意组合。

2.如权利要求1所述的半导体芯片的版图图层设计方法，其特征在于，所述第一子图层由所述原始完整版图扣除所述第二子图层获得。

3.如权利要求1所述的半导体芯片的版图图层设计方法，其特征在于，所述第二子图层由所述原始完整版图扣除所述第一子图层获得。

4.如权利要求1所述的半导体芯片的版图图层设计方法，其特征在于，所述原始完整版图中含有焊垫结构、冗余填充图形、总线中的一种或任意组合。

5.一种利用权利要求1所述的半导体芯片版图图层设计方法的掩膜板，其特征在于，所述掩膜板上的图形由第二子图层与经过OPC运算后的第一子图层整合而成，所述第二子图层不进行OPC运算处理。