CN103246153A

CN103246153A - 半导体芯片的版图图层设计方法及其掩膜板

Info

Publication number: CN103246153A
Application number: CN2013101568489A
Authority: CN
Inventors: 张亮; 毛智彪; 曹永峰; 俞柳江; 于世瑞
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2013-04-28
Filing date: 2013-04-28
Publication date: 2013-08-14

Abstract

本发明提供一种半导体芯片的版图图层设计方法，包括：按照OPC的能力给出图层分类的标准和规则；确定子图层的层数；将需要进行相同OPC修正精度的版图置于同一子图层中，使整个版图分布在不同精度的子图层中，并进行相应精度的光学临近修正计算；将处理完成的多个所述子图层整合形成所需版图的光掩膜数据。本发明还提供一种利用半导体芯片版图图层设计方法的掩膜板。本发明提供的半导体芯片的版图图层设计方法，只需要对不同子图层单独进行不同精度级别的OPC运算，可以有效地减少计算量以及图形面积，提高计算效率，提高运算服务器的工作效率和缩短产品的出版周期。

Description

半导体芯片的版图图层设计方法及其掩膜板

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体芯片的版图图层设计方法及其掩膜板。

背景技术

先进半导体制程中需要对设计版图进行光学临近修正，以提高图形的可制造性能。特别在深亚微米的半导体芯片制造过程中，由于关键图形的线宽远远小于光源的波长，光的衍射效应会导致光罩投影至硅片上的图形发生畸变，甚至会导致超出可接受范围的图形失真。典型的效应有：线端头缩短、圆角和关键尺寸偏移等等。这种光学的衍射畸变的影响受到周边图形环境的影响，被称之为光学临近效应(optical proximity effects)。由于光学临近效应的存在，用设计出的版图直接写成的光罩,在硅晶片上形成的图形与设计有很大差别。

为了解决诸如此类的光学临近效应，需要对设计的版图进行预先的修正，使得修改的量正好能够补偿曝光系统造成的临近效应。因此，使用做过光学临近修正的版图写成的光罩，在晶圆上就能得到最初想要的设计图案。这个修正的迭代过程就叫光学临近修正（Optical Proximity Correct，简称OPC）。OPC是为了改善光学临近效应对曝光的影响，所以基本工作就是对版图做逐线段的切割移动，然后不断的迭代，最后与实际结果进行验证。原理较为简单，但是因为需要对整个芯片版图的每个图形结构都要做这样的修正，所以是一个很耗时的过程，并对OPC自身的算法也有很高的要求。

最初阶段基本上是基于规则的OPC运算,运算量较少，只是针对符合特定规则的图形进行修正，修正规则也较少。然而由于线宽不断减小，图形复杂度不断增大，使用规则来描述修正过程变得越来越繁琐，而且不够精确，因此产生了基于模型的OPC运算方法。基于模型的光学临近修正，是采用建立虚拟的光刻工艺模型，然后不断进行迭代计算，从而获得所需的图形修改补偿量的方法。但计算的复杂度和计算周期大大增加。现在主流的关键图形层次都采用基于模型的OPC运算，或者二者结合使用。

为了提高OPC的运算效率和周期，业界采用了很多方法。首先，提高计算硬件的性能：通过提高单颗芯片的计算速度和增加计算芯片的数量，来提高计算能力，使得在计算总量不变的情况下，提高运行效率和降低计算时间。但这种方法需要增加硬件投入，需要花费很大的成本，特别是在55纳米以下的工艺，单一重要层次的计算需要花费数百颗乃至数千颗芯片1天的计算量，因此该方法经济效益不佳。

其次，采用优化计算算法，由于一个芯片产品具有许多图形层次，而各个层次的图形精度不一，因此可以对不同层次采用不同的计算模式。例如，对护层等较大线宽的层次不进行光学临近修正，而对有源区层，栅极层等关键层次进行精细的基于模型的光学临近修正计算。该方法可以有效地减少总计算量，但由于工艺复杂度越来越高，需要进行精细光学临近计算的层次越来越多，因此效果有限。

另外，还有一种增加光学修正阻挡层（OPC BLOCK）的方法。通过程序的计算和识别，将不需要进行光学临近修正的部分图形遮蔽起来，进而不进行光学修正计算。但这种产生光学修正阻挡区域的程序识别能力有限，而且容易产生一些遮蔽不完全或者过遮蔽的问题。事实上，对于某个图形是否重要，是否需要修正，只有设计者最为清楚，而进行光学临近修正建模和计算的人员并不完全了解。因此，利用光学修正阻挡层的方法，容易产生是否完全有效的问题。

对目标版图进行细致研究，发现即使在有源区、栅极等关键版图层次，也存在仅需要简单光学修正的图形区域，甚至部分不需要进行光学临近修正的大尺寸区域或非关键区域,而仅仅需要针对小线宽及关键区域进行最高精度的光学临近修正。所以实际上版图上不同区域所需要的计算精度不一样，但传统做法是将所有图形都进行最高精度的光学临近修正预算以保证整个版图的精度，计算效率低，计算周期长。

发明内容

本发明的目的在于提供一种半导体芯片的版图图层设计方法及其掩膜板，以解决现有的将所有图形都进行最高精度的光学临近修正预算导致计算效率低，计算周期长的问题。

为解决上述技术问题，本发明提供一种半导体芯片的版图图层设计方法，包括：按照OPC的能力给出图层分类的标准和规则；确定子图层的层数；将需要进行相同OPC修正精度的版图置于同一子图层中，使整个版图分布在不同精度的子图层中，并进行相应精度的光学临近修正计算；将处理完成的多个所述子图层整合形成所需版图的光掩膜数据。

可选的，在半导体芯片的版图图层设计方法中，将需要严格控制形状和形貌的结构版图置于最高精度的子图层。

可选的，在半导体芯片的版图图层设计方法中，所述需要严格控制形状和形貌的结构版图包括测试图形以及功能图形。

可选的，在半导体芯片的版图图层设计方法中，所述子图层的数量为2-20个。

本发明还提供一种利用半导体芯片版图图层设计方法的掩膜板，所述掩膜板上的图形由多个不同精度的子图层经过相应精度的光学临近修正计算后整合而成。

可选的，在利用半导体芯片版图图层设计方法的掩膜板中，所述子图层的数量为2-20个。

本发明提供的半导体芯片的版图图层设计方法，只需要对不同子图层单独进行不同精度级别的OPC运算，可以有效地减少计算量以及图形面积，提高计算效率，提高运算服务器的工作效率和缩短产品的出版周期。此外，在版图设计和绘制时，可由设计者进行实施，不需要任何其他运算或额外的工作量，由于图形结构设计者，对于图形结构的要求和用途最为熟悉和了解，因此由设计者在设计和绘制时将整合在一起的完整图层分为多个不同光学临近修正精度的子图层是最准确和高效的，还可以避免OPC工程师使用程序进行划分而产生错误的潜在风险。

本发明提供的利用半导体芯片版图图层设计方法的掩膜板，所述掩膜板上的图形由多个不同精度的子图层经过相应精度的光学临近修正计算后整合而成，得到高精度的掩膜板，经过多层子图的设置，结合不同精度的光学临近修正计算，使实际的计算量、计算的图形面积大大减少。

附图说明

图1是本发明实施例的半导体芯片的版图图层设计方法的步骤流程示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的半导体芯片的版图图层设计方法及其掩膜板作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，本发明提供的半导体芯片的版图图层设计方法，只需要对不同子图层单独进行不同精度级别的OPC运算，可以有效地减少计算量以及图形面积，提高计算效率，提高运算服务器的工作效率和缩短产品的出版周期。此外，在版图设计和绘制时，可由设计者进行实施，不需要任何其他运算或额外的工作量，由于图形结构设计者，对于图形结构的要求和用途最为熟悉和了解，因此由设计者在设计和绘制时将整合在一起的完整图层分为多个不同光学临近修正精度的子图层是最准确和高效的，还可以避免OPC工程师使用程序进行划分而产生错误的潜在风险。本发明还提供了利用半导体芯片版图图层设计方法的掩膜板，所述掩膜板上的图形由多个不同精度的子图层经过相应精度的光学临近修正计算后整合而成，得到高精度的掩膜板，经过多层子图的设置，结合不同精度的光学临近修正计算，使实际的计算量、计算的图形面积大大减少。

图1是本发明实施例的半导体芯片的版图图层设计方法的步骤流程示意图。参照图1，一种半导体芯片的版图图层设计方法，包括：

S11、按照OPC的能力给出图层分类的标准和规则；

S12、确定子图层的层数；

S13、将需要进行相同OPC修正精度的版图置于同一子图层中，使整个版图分布在不同精度的子图层中，并进行相应精度的光学临近修正计算；

S14、将处理完成的多个所述子图层整合形成所需版图的光掩膜数据。

在半导体芯片的版图图层设计方法中，将需要严格控制形状和形貌的结构版图置于最高精度的子图层。进一步地，将重要关键图形、精细的主图形或测试图形、功能图形等需要严格控制形状和形貌的结构版图置于最高精度的子图层。

图层的层数和修正级别可以从两层到数十层，实际通过设置合理数量的子图层和光学临近等级达到最佳的精度和最少计算量为宜，一般最优选择为2～20个子图层，在本实施例中，所述子图层的数量为4个。

利用本发明提供的半导体芯片的版图图层设计方法时，在40纳米测试版图出版工作中，设置四种不同精度的光学临近修正运算精度级别。根据OPC工程师提供的规则和标准，由设计者在最初开始绘制测试结构时，将精细图形全部置于第一子图层，只需要对第一子图层进行最高精度级别的光学临近修正计算;而大块大尺寸（例如尺寸大于0.25微米）图形单独置于第二子图层，只需进行基于规则的简单光学临近修正运算冗余图形置于单一子图层；将焊垫等大于10微米以上的图形独立放置于第三子图层，进行整体的尺寸放大修正；而将标记标志或注释性文字图标置于第四子图层，该子图层不进行光学临近修正运算。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种半导体芯片的版图图层设计方法，其特征在于，包括：

按照OPC的能力给出图层分类的标准和规则；

确定子图层的层数；

将需要进行相同OPC修正精度的版图置于同一子图层中，使整个版图分布在不同精度的子图层中，并进行相应精度的光学临近修正计算；

将处理完成的多个所述子图层整合形成所需版图的光掩膜数据。

2.如权利要求1所述的半导体芯片的版图图层设计方法，其特征在于，将需要严格控制形状和形貌的结构版图置于最高精度的子图层。

3.如权利要求2所述的半导体芯片的版图图层设计方法，其特征在于，所述需要严格控制形状和形貌的结构版图包括测试图形以及功能图形。

4.如权利要求1所述的半导体芯片的版图图层设计方法，其特征在于，所述子图层的数量为2～20个。

5.一种利用权利要求1所述的半导体芯片版图图层设计方法的掩膜板，其特征在于，所述掩膜板上的图形由多个不同精度的子图层经过相应精度的光学临近修正计算后整合而成。

6.如权利要求5所述的半导体芯片版图图层设计方法的掩膜板，其特征在于，所述子图层的数量为2～20个。