CN103886153B - 一种多晶硅层器件辅助图形的绘制方法 - Google Patents

一种多晶硅层器件辅助图形的绘制方法 Download PDF

Info

Publication number
CN103886153B
CN103886153B CN201410118199.8A CN201410118199A CN103886153B CN 103886153 B CN103886153 B CN 103886153B CN 201410118199 A CN201410118199 A CN 201410118199A CN 103886153 B CN103886153 B CN 103886153B
Authority
CN
China
Prior art keywords
polycrystalline silicon
secondary graphics
device secondary
size
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410118199.8A
Other languages
English (en)
Other versions
CN103886153A (zh
Inventor
蒋斌杰
陈权
张月雨
于世瑞
景旭斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410118199.8A priority Critical patent/CN103886153B/zh
Publication of CN103886153A publication Critical patent/CN103886153A/zh
Application granted granted Critical
Publication of CN103886153B publication Critical patent/CN103886153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种多晶硅层器件辅助图形的绘制方法，包括获取有源区层、多晶硅层、厚氧化层和所有避让层的完整设计版图；通过版图逻辑运算选出所有与多晶硅层有交叠的有源区层，并筛选出交叠有源区层上不与多晶硅层接触的边，将这些边往外依次扩大第一尺寸和第二尺寸，其中，第二尺寸的值大于第一尺寸的值，分别得到所述第一多边形和第二多边形；去除第二多边形中与第一多边形重合的部分以及多晶硅器件辅助图形禁入区域内的部分，获得第一多晶硅器件辅助图形；最后，根据技术节点和光刻工艺的能力，再采用逻辑运算将第一多晶硅器件辅助图形进行修整后处理过程，形成第二多晶硅器件辅助图形。因此，本发明能弥补由于设计疏忽而漏加的情况，为产品按时生产挽回很多宝贵的时间。

Description

一种多晶硅层器件辅助图形的绘制方法
技术领域
本发明涉及半导体制造技术领域，更具体地说，涉及一种多晶硅层器件辅助图形的绘制方法。
背景技术
随着集成电路特征尺寸的不断缩小，半导体器件（Device）的设计尺寸越来越来越精密，在芯片制造过程中由于栅极（Gate）线宽控制引入的微小误差会给半导体器件的性能带来不可忽略的影响。
在半导体制造工艺中对线宽控制影响最大的工艺包括光刻和刻蚀，光刻后线宽（After Development Inspection Critical Dimension，简称ADI CD）。除了光刻机本身的性能参数和工艺条件外，还可以借助光学临近修正（Optical Proximity Correction，简称OPC），例如，加入次分辨率辅助图形（Sub Resolution Assist Feature，简称SRAF）来提高线宽均匀性（Critical Dimension Uniformity，简称CDU），增大光刻工艺窗口（ProcessWindow简称PW）。而刻蚀后线宽（After Etching Inspection Critical Dimension，简称AEI CD）不仅受到光刻后线宽和光阻轮廓的影响，还受到图形高低密度区域之间负载效应（loading effect）的影响。
低密度图形区域的光阻较少，可与更多的刻蚀剂反应，产生较高的刻蚀速率以及较多的刻蚀副产物，从而影响刻蚀工艺后硅片表面的均匀度，使得处于图形高密度区和低密度区的相同线宽设计的栅极AEI CD具有差异。对于一个器件来说，处在有源区两侧最边上的栅极和有源区中部的栅极，它们周围的图形密度是不同的，前者相对“孤立”，相当于处在图形低密度区，因此它们的AEI CD有可能出现分化。
目前，业界普遍采用在半导体器件两侧加入不形成器件的多晶硅器件辅助图形（Polysilicon Device Assist Feature简称PO-DAF）的方法来克服上述问题。
请参阅图1，图1为PO-DAF的位置示意图。PO-DAF的加入使有源区两侧最边上的栅极所处的区域图形密度与其他栅极保持一致，可以起到降低刻蚀工艺负载效应的影响，改善栅极漏-衬底电容CDU的作用，从而有利于最终产品器件性能与设计初衷相一致。
传统的PO-DAF主要是在集成电路版图设计阶段由设计人员使用设计工具手动添加的，属于多晶硅层POLY的一种图形。POLY以及其他所有层的设计版图一起传输到半导体制造公司，经过冗余图形添加、设计规则检查和逻辑运算等过程后做光刻掩膜板出版前的光学邻近校正OPC；但是，在这个阶段有可能会发现PO-DAF由于设计疏忽而漏加的情况，如果要求设计公司修改原始设计版图，就意味着时间和资源上的损失。
发明内容
本发明的主要目在于提供一种多晶硅层器件辅助图形的绘制方法，可以通过版图逻辑运算自动计算绘制多晶硅层器件辅助图形的方法，必能为产品按时生产挽回很多宝贵的时间。
为实现上述目的，本发明的技术方案如下：
一种多晶硅层器件辅助图形的绘制方法，所述方法具体包括如下步骤：
步骤S1：获取有源区层AA、多晶硅层PO、厚氧化层MOX和所有避让层（keep offlayers）的完整设计版图；
步骤S2：通过版图逻辑运算选出所有与多晶硅层有交叠的有源区层，并筛选出所述交叠有源区层上不与多晶硅层接触的边，将所述边往外依次扩大第一尺寸和第二尺寸，所述第二尺寸的值大于第一尺寸的值，分别得到所述第一多边形和第二多边形；
步骤S3：去除第二多边形与第一多边形重合的部分以及多晶硅器件辅助图形禁入区域内的部分，获得第一多晶硅器件辅助图形；其中，所述第一尺寸的值决定了所述第一多晶硅器件辅助图形边界到所述有源区层之间的最小距离；所述第二尺寸与第一尺寸的差值为所述第一多晶硅器件辅助图形的最小宽度；所述第一尺寸的值和所述第二尺寸与第一尺寸的差值取决于技术节点和光刻工艺的能力。
优选地，还包括步骤S4：根据技术节点和光刻工艺的能力，再采用逻辑运算将所述第一多晶硅器件辅助图形进行修整后处理过程，形成第二多晶硅器件辅助图形。
优选地，所述后处理过程包括去除所述第一多晶硅器件辅助图形中所有宽度小于所述第二尺寸与第一尺寸差值的部分。
优选地，所述后处理过程包括将距离小于预定宽度阈值的两条及两条以上所述第一多晶硅器件辅助图形合并，其中，所述预定宽度阈值的值取决于技术节点和光刻工艺的能力。
优选地，所述后处理过程包括使所述第一多晶硅器件辅助图形中所有非长方形的图形转变为矩形。
优选地，所述后处理过程包括使所有所述第一多晶硅器件辅助图形的短边延长，其中，所述延长的原则为延长部分不得进入禁入区域。
优选地，所述最大延长尺寸为相邻多晶硅层超出有源区层部分的长度。
优选地，所述后处理过程包括去除面积小于预定面积阈值和/或长度小于第一预定长度阈值的第一多晶硅器件辅助图形部分；其中，所述预定面积阈值和第一预定长度阈值的值取决于技术节点和光刻工艺的能力。
优选地，所述后处理过程包括将所有长度大于第二预定长度阈值的所述第一多晶硅器件辅助图形部分截断，其中，第二预定长度阈值取决于技术节点和光刻工艺的能力。
优选地，所述截断生成的部分之间最小距离为预定间隔阈值。
从上述技术方案可以看出，本发明通过版图逻辑运算自动绘制出的多晶硅层器件辅助图形（PO-DAF），其宽度、长度、面积、相互之间的距离，以及到有源区层边界、多晶硅层图形边界之间的距离满足技术节点和光刻工艺的需要，并且，与避让层之间的相对位置足够安全而不影响电路版图设计的初衷，对器件性能不产生不良影响。
总之，这种绘制PO-DAF的方法相对于手动添加更加快速，使得由于设计疏忽漏加PO-DAF而引起的版图缺陷不再需要返回到设计公司修改原始版图，避免了流程、资源、人力和时间上的浪费，并且，保证了生产过程的按时顺利进行。
附图说明
图1所示为PO-DAF的位置示意图
图2所示为本发明多晶硅层器件辅助图形绘制方法的流程示意图
图3为本发明实施例中未经后处理的第一多晶硅器件辅助图形的添加步骤结果示意图
图4所示为本发明实施例中后处理中距离小于预定间隔阈值的两条第一多晶硅器件辅助图形合并过程
图5所示为本发明实施例中后处理中将非长方形的第一多晶硅器件辅助图形转变为矩形
图6所示为本发明实施例中第一多晶硅器件辅助图形短边延长的过程结果示意图
具体实施方式
需要说明的是，本发明提出一种多晶硅层器件辅助图形的绘制方法，其在设计版图一起传输到半导体制造公司后，处于这个阶段时，技术人员有可能会发现PO-DAF由于设计疏忽而漏加的情况，可以对多晶硅层器件图形实地进行补偿修正处理。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
请参阅图2和图3，图2所示为本发明多晶硅层器件辅助图形绘制方法的流程示意图。如图所示，在本发明实施例中，该方法具体包括如下步骤：
步骤S1：获取有源区层（AA）、多晶硅层（PO）、厚氧化层（MOX）和所有避让层（keepoff layers）的完整设计版图，其中，避让层是指需要与PO-DAF保持一定相对位置的层或标记层，防止PO-DAF的加入改变设计的电路或者对器件性能产生不良影响。
步骤S2：通过版图逻辑运算选出所有与多晶硅层PO有交叠的有源区层AA，并筛选出交叠有源区层AA上不与多晶硅层PO接触的边，将这些边往外依次扩大第一尺寸w1和第二尺寸w2，可以分别得到第一多边形和第二多边形；其中，第二尺寸w2的值大于第一尺寸w1的值，即w2>w1。
步骤S3：去除第二多边形与第一多边形重合的部分以及多晶硅器件辅助图形禁入区域内的部分，留下来的即为待后处理的PO-DAF原始图形Ori-PO-DAF，即获得第一多晶硅器件辅助图形。
请参阅图3，图3为本发明实施例中未经后处理的第一多晶硅器件辅助图形的添加步骤结果示意图。如图所示，第一尺寸W1的值决定了多晶硅器件辅助图形边界到有源区层AA之间的最小距离，第一尺寸w1的值取决于技术节点和光刻工艺的能力；第二尺寸W2与第一尺寸W1的差值W为第一多晶硅器件辅助图形的最小宽度，第二尺寸W2与第一尺寸W1的差值W与PO-DAF所在区域内（以是否与厚氧化层MOX层重叠来区分区域）PO的最小线宽相同；第一尺寸W1的值和第二尺寸W2与第一尺寸W1的差值W取决于技术节点和光刻工艺的能力。
禁入区域是指禁止PO-DAF进入的区域，否则PO-DAF将无法与有源区层AA、多晶硅层PO和避让层之间保持合理相对位置，就会对器件性能产生不良影响，甚至改变电路设计的初衷。
上述三个步骤完成后，还可以包括步骤S4：即根据技术节点和光刻工艺的能力，再采用逻辑运算将第一多晶硅器件辅助图形进行修整后处理过程，形成第二多晶硅器件辅助图形。也就是说，第一多晶硅器件辅助图形Ori-PO-DAF可以看做只是留下来待后处理的PO-DAF原始图形。
第一多晶硅器件辅助图形Ori-PO-DAF的后处理过程主要包括合并、矩形化、禁入区域退边、短边延长、小尺寸去除和/或细长图形截断等逻辑运算过程。
请参阅图4，图4所示为本发明实施例中后处理中距离小于预定间隔阈值的两条第一多晶硅器件辅助图形合并过程。具体地，后处理过程需要将距离小于预定宽度阈值s的两条及两条以上第一多晶硅器件辅助图形Ori-PO-DAF合并，其中，预定宽度阈值s的值取决于技术节点和光刻工艺的能力。
请参阅图5，图5所示为本发明实施例中后处理中将非长方形的第一多晶硅器件辅助图形转变为矩形。具体地，后处理过程还需要使第一多晶硅器件辅助图形Ori-PO-DAF中所有非长方形的图形转变为矩形。当然，所有进入禁入区域第一多晶硅器件辅助图形Ori-PO-DAF的所有边是必须退至禁入区域以外的。
请参阅图6，图6所示为本发明实施例中第一多晶硅器件辅助图形短边延长的过程结果示意图。具体地，后处理过程还需要使所有第一多晶硅器件辅助图形Ori-PO-DAF的短边延长，延长的原则为延长部分不得进入禁入区域，最大延长尺寸为相邻多晶硅层PO超出有源区层AA部分的长度。
另外，后处理过程还需要包括小尺寸去除和细长图形截断。
小尺寸去除是去除面积小于预定面积阈值a和/或长度小于第一预定长度阈值e1的第一多晶硅器件辅助图形Ori-PO-DAF部分，当然，还包括宽度小于第二尺寸与第一尺寸的差值w的第一多晶硅器件辅助图形Ori-PO-DAF部分；其中，预定面积阈值a和第一预定长度阈值e1的值取决于技术节点和光刻工艺的能力。
细长图形截断是将所有长度大于第二预定长度阈值e2的第一多晶硅器件辅助图形Ori-PO-DAF部分截断，其中，第二预定长度阈值取决于技术节点和光刻工艺的能力。其中，截断生成部分之间最小距离为预定间隔阈值s。
需要说明的是，以上后处理逻辑运算过程不限使用次数，不限先后顺序，最终得到第二多晶硅器件辅助图形即PO-DAF。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种多晶硅层器件辅助图形的绘制方法，其特征在于，所述方法具体包括如下步骤：
步骤S1：获取有源区层、多晶硅层、厚氧化层和所有避让层的完整设计版图；
步骤S2：通过版图逻辑运算选出所有与多晶硅层有交叠的有源区层，并筛选出所述交叠有源区层上不与多晶硅层接触的边，将所述边往外依次扩大第一尺寸和第二尺寸，所述第二尺寸的值大于第一尺寸的值，分别得到第一多边形和第二多边形；
步骤S3：去除第二多边形中与第一多边形重合的部分以及多晶硅器件辅助图形禁入区域内的部分，获得第一多晶硅器件辅助图形；其中，所述第一尺寸的值决定了所述第一多晶硅器件辅助图形边界到所述有源区层之间的最小距离；所述第二尺寸与第一尺寸的差值为所述第一多晶硅器件辅助图形的最小宽度；所述第一尺寸的值和所述第二尺寸与第一尺寸的差值取决于技术节点和光刻工艺的能力。
2.如权利要求1所述的多晶硅层器件辅助图形的绘制方法，其特征在于，还包括步骤S4：
根据技术节点和光刻工艺的能力，再采用逻辑运算将所述第一多晶硅器件辅助图形进行修整后处理过程，形成第二多晶硅器件辅助图形。
3.如权利要求2所述的多晶硅层器件辅助图形的绘制方法，其特征在于，所述后处理过程包括去除所述第一多晶硅器件辅助图形中所有宽度小于所述第二尺寸与第一尺寸差值的部分。
4.如权利要求2所述的多晶硅层器件辅助图形的绘制方法，其特征在于，所述后处理过程包括将距离小于预定间隔阈值的两条及两条以上所述第一多晶硅器件辅助图形合并，其中，所述预定间隔阈值的值取决于技术节点和光刻工艺的能力。
5.如权利要求2所述的多晶硅层器件辅助图形的绘制方法，其特征在于，所述后处理过程包括使所述第一多晶硅器件辅助图形中所有非长方形的图形转变为矩形。
6.如权利要求2所述的多晶硅层器件辅助图形的绘制方法，其特征在于，所述后处理过程包括使所有所述第一多晶硅器件辅助图形的短边延长，其中，所述延长的原则为延长部分不得进入禁入区域。
7.如权利要求6所述的多晶硅层器件辅助图形的绘制方法，其特征在于，所述延长部分的最大延长尺寸为相邻多晶硅层超出有源区层部分的长度。
8.如权利要求2所述的多晶硅层器件辅助图形的绘制方法，其特征在于，所述后处理过程包括去除面积小于预定面积阈值和/或长度小于第一预定长度阈值第一多晶硅器件辅助图形部分，其中，所述预定面积阈值和第一预定长度阈值的值取决于技术节点和光刻工艺的能力。
9.如权利要求2所述的多晶硅层器件辅助图形的绘制方法，其特征在于，所述后处理过程包括将所有长度大于第二预定长度阈值的所述第一多晶硅器件辅助图形部分截断，其中，第二预定长度阈值取决于技术节点和光刻工艺的能力。
10.如权利要求9所述的多晶硅层器件辅助图形的绘制方法，其特征在于，所述截断生成的部分之间最小距离为预定间隔阈值。
CN201410118199.8A 2014-03-27 2014-03-27 一种多晶硅层器件辅助图形的绘制方法 Active CN103886153B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410118199.8A CN103886153B (zh) 2014-03-27 2014-03-27 一种多晶硅层器件辅助图形的绘制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410118199.8A CN103886153B (zh) 2014-03-27 2014-03-27 一种多晶硅层器件辅助图形的绘制方法

Publications (2)

Publication Number Publication Date
CN103886153A CN103886153A (zh) 2014-06-25
CN103886153B true CN103886153B (zh) 2017-04-19

Family

ID=50955044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410118199.8A Active CN103886153B (zh) 2014-03-27 2014-03-27 一种多晶硅层器件辅助图形的绘制方法

Country Status (1)

Country Link
CN (1) CN103886153B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328506A (zh) * 2016-08-31 2017-01-11 上海华力微电子有限公司 降低离子注入层光刻胶剥离风险的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766785A (zh) * 2015-03-31 2015-07-08 上海华力微电子有限公司 调节多晶硅层表面沉积面积的方法
CN105652586B (zh) * 2016-04-07 2019-10-25 上海华力微电子有限公司 利用曝光辅助图形来减少基底反射影响的方法
CN107481925B (zh) * 2017-07-31 2019-12-06 上海华力微电子有限公司 一种浅离子注入层的opc修正方法
CN109614705B (zh) * 2018-12-12 2023-06-16 上海华力集成电路制造有限公司 金属层器件辅助图形的生成方法
CN110058485B (zh) * 2019-05-09 2022-04-22 上海华力微电子有限公司 Opc修正方法及opc修正系统
CN110765727B (zh) * 2019-10-17 2023-09-19 上海华力集成电路制造有限公司 版图图形的填充方法
CN111443568B (zh) * 2020-03-19 2024-03-12 上海华力集成电路制造有限公司 筛选源漏极是否包边的多晶硅层图形及opc修正方法
CN111639472B (zh) * 2020-05-29 2023-06-30 上海华力微电子有限公司 冗余图形的检测方法
CN112782803A (zh) * 2021-01-08 2021-05-11 联合微电子中心有限责任公司 改善硅基光波导工艺鲁棒性的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
CN103246153A (zh) * 2013-04-28 2013-08-14 上海华力微电子有限公司 半导体芯片的版图图层设计方法及其掩膜板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140040848A1 (en) * 2012-02-14 2014-02-06 Mentor Graphics Corporation Controllable Turn-Around Time For Post Tape-Out Flow

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
CN103246153A (zh) * 2013-04-28 2013-08-14 上海华力微电子有限公司 半导体芯片的版图图层设计方法及其掩膜板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
应用于OPC的多边形匹配比较研究;高晓莹;《中国优秀硕士学位论文全文数据库 信息科技辑》;20080515;全文 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328506A (zh) * 2016-08-31 2017-01-11 上海华力微电子有限公司 降低离子注入层光刻胶剥离风险的方法
CN106328506B (zh) * 2016-08-31 2020-04-10 上海华力微电子有限公司 降低离子注入层光刻胶剥离风险的方法

Also Published As

Publication number Publication date
CN103886153A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN103886153B (zh) 一种多晶硅层器件辅助图形的绘制方法
US8719740B2 (en) Semiconductor device which is subjected to optical proximity correction
US8631361B2 (en) Integrated circuit design method with dynamic target point
US9287131B2 (en) Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
JP5026069B2 (ja) 回路レイアウトを用いて半導体素子の自己組立ダミーパターンを挿入する方法
US20120072874A1 (en) Dissection splitting with optical proximity correction and mask rule check enforcement
US20140007024A1 (en) Pattern Recognition For Integrated Circuit Design
CN109614705B (zh) 金属层器件辅助图形的生成方法
CN106338883B (zh) 光学邻近修正方法
CN104166304B (zh) 修正辅助图案的方法
TWI575308B (zh) 修正輔助圖案的方法
TWI588595B (zh) 光學鄰近修正方法
CN108132580B (zh) 去除斜边凸起的方法
CN110471252B (zh) 反向曝光辅助图形添加方法及其添加系统
US9746783B2 (en) Method for preventing photoresist corner rounding effects
CN107481925B (zh) 一种浅离子注入层的opc修正方法
CN110716385B (zh) 光学近似修正方法
CN110850677A (zh) 光刻层掩膜版的制备方法、离子注入方法
US8701052B1 (en) Method of optical proximity correction in combination with double patterning technique
CN104808435B (zh) 一种opc中双掩膜版的检测方法
CN103869598A (zh) 离子注入层的光学临近效应修正方法
US6974650B2 (en) Method of correcting a mask layout
CN109507847A (zh) 光学临近效应修正方法
CN108681205B (zh) 栅极区域的opc验证方法
CN117111400B (zh) 光学邻近修正方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant