CN102986002B - 用于快速估计集成电路布局中的光刻绑定图案的方法 - Google Patents

用于快速估计集成电路布局中的光刻绑定图案的方法 Download PDF

Info

Publication number
CN102986002B
CN102986002B CN201180034018.8A CN201180034018A CN102986002B CN 102986002 B CN102986002 B CN 102986002B CN 201180034018 A CN201180034018 A CN 201180034018A CN 102986002 B CN102986002 B CN 102986002B
Authority
CN
China
Prior art keywords
energy
layout
entropy
factor
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180034018.8A
Other languages
English (en)
Other versions
CN102986002A (zh
Inventor
S·巴赫里
D·L·德玛里斯
M·加布拉尼
D·O·梅尔维尔
A·E·罗森布鲁斯
田克汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102986002A publication Critical patent/CN102986002A/zh
Application granted granted Critical
Publication of CN102986002B publication Critical patent/CN102986002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供光刻难度度量,该光刻难度度量是以下因子的函数:能量比因子,包括衍射级沿着空间频率空间的角度坐标θi的难以印刷能量与易于印刷能量之比;能量熵因子,包括所述衍射级沿着所述角度坐标θi的能量熵;相位熵因子,包括所述衍射级沿着所述角度坐标θi的相位熵;以及总能量熵因子,包括所述衍射级的总能量熵(430,440)。难以印刷能量包括衍射级在空间频率空间的归一化径向坐标r的如下值处的能量,这些值在r=0的邻域中和在r=1的邻域中,并且易于印刷能量包括衍射级位于归一化径向坐标r的中间值处的能量,这些中间值在r=0的邻域与r=1的邻域之间。光刻难度度量的值可以用来标识设计布局的图案,这些图案是优化计算中的绑定图案。光刻难度度量可以用来设计具有良好、相对易于印刷特性的集成电路。

Description

用于快速估计集成电路布局中的光刻绑定图案的方法
技术领域
本发明广义地涉及用于在半导体芯片上形成集成电路(IC)图案的特征的光刻印刷,并且具体地涉及在选择和使用照射源特性与标线掩模上的衍射形状的组合时的改进,并且更具体地涉及在标识和优先化IC设计部分的改进,其中在IC设计部分上更加经济成本地执行光刻过程的优化。
背景技术
在集成电路的制造中普遍使用光刻过程,在这些过程中,通过经过图案化的掩模投射辐射来图案化晶片以在称为光抗蚀剂或者简称为抗蚀剂的光敏材料上形成图像图案。曝光的抗蚀剂材料被显影以形成与图像图案对应的开口,然后通过如本领域已知的方法、比如蚀刻向晶片衬底传送图案。
已经开发许多方法以补偿在光学光刻系统的分辨率逼近用来在半导体芯片上形成器件和集成电路(IC)的所需光刻图案的关键尺度(CD)时出现的图像退化。关键尺度(CD)指代在设计规范所要求的在特征与特征重复(节距)之间的、且对于器件在芯片上的恰当工作而言关键的特征尺寸和间隔。当所需IC图案的CD逼近光刻系统的分辨率(定义为系统可以可靠印刷的最小尺度)时,图像失真变成显著问题。如今,光刻工具的有限分辨率带来IC制造中的关键技术挑战,并且这一困难将在将来随着关键尺度变得越来越小而增加。为了使将来IC产品的制造可行,将要求光刻工具在最小CD与光刻系统的分辨率之比很低时实现充分图像保真度。
基本光刻系统由光源,包含将向晶片传送的图案的光掩模、透镜组和用于对准晶片上的现有图案与掩模上的图案的装置构成。如这里描述的掩模设计过程覆盖来自芯片设计、基于模型的光学邻近校正(MBOPC)、OPC验证和掩模制作的步骤。
光刻系统的分辨率ρ可以由下述等式描述:
ρ = k 1 λ NA 等式1
其中ρ是可以光刻印刷的最小特征尺寸,λ是投影系统中所用光源的波长,并且NA(数值孔径)是投影光学器件可以收集的光数量的测量。K1是因子,该因子代表光刻过程的除了波长或者数值孔径之外的方面、比如抗蚀剂性质或者使用增强型掩模。当照射源是部分相干时,K1可以表达为1/[2(σ+1)],其中σ是源的部分相干性的测量,其中σ具有在0与1之间的值。用于K1的典型值范围从约0.7至0.3。
低K1图案化通常对诸如剂量、掩模CD、焦距等光刻参数的波动极为敏感,这造成小的工艺窗口。已经提出用于优化源照射与掩模图案一起的组合(下文称为源-掩模优化或者“SMO”)的方法可以产生改进的工艺窗口(例如参见美国专利6,563,566)。然而SMO方法计算成本很高,并且对全芯片布局执行SMO不切实际。因此应当仅考虑从全芯片布局选择的“难以印刷”图案通过计算密集方法、比如SMO以实现全优化。
目前使用针对具体芯片设计而实验确定的预定规则集来标识所谓“难以印刷”图案。然而这样的规则在一般情况下不适用。其它方法则依赖于对于许多应用而言太缓慢的近似成像方法。
鉴于上文,需要一种用于标识可以被优先化用于利用全优化方法处理的“难以印刷”图案的快速方法。
发明内容
本发明提供一种用于设计集成电路布局的方法和计算机程序产品,该方法包括以下步骤:提供待印刷的特征的多个布局;针对多个布局中的每个布局确定空间频率空间中的衍射级;提供光刻难度度量;针对多个布局中的每个布局计算光刻难度度量的值;并且基于光刻难度度量的值评价多个布局中的每个布局。
本发明的光刻难度度量是以下因子的函数:能量比因子,包括所述衍射级沿着空间频率空间的角度坐标θi的难以印刷能量与易于印刷能量之比,其中难以印刷能量包括衍射级在空间频率空间的归一化径向坐标r的值处的能量,这些值在r=0的邻域中和在r=1的邻域中,并且易于印刷能量包括衍射级位于归一化径向坐标r的中间值处的能量,这些中间值在r=0的邻域与r=1的邻域之间;能量熵因子,包括衍射级沿着角度坐标θi的能量熵;相位熵因子,包括衍射级沿着角度坐标θi的相位熵;以及总能量熵因子,包括衍射级的总能量熵。
根据本发明的一个方面,该方法还包括对多个布局中的具有光刻难度度量的值比预定光刻难度阈值更大的每个布局执行全优化处理。
根据本发明的另一方面,多个布局包括特征的图案的唯一瓦片集合,从而全芯片布局由从唯一瓦片集合选择的多个瓦片的布置构成。
可以通常设置预定光刻难度阈值以标识所述唯一瓦片集合中的唯一瓦片中的哪些唯一瓦片是全芯片布局的绑定图案。
根据本发明的又一方面,在角度坐标θi的所选值计算光刻难度度量的计算的值,并且该方法还包括针对多个布局中的每个布局确定全局光刻难度度量,全局光刻难度度量包括来自角度坐标θi的所选值之中的光刻难度度量的最大值。
在另一方面中,提供一种设计集成电路布局的方法,该方法包括以下步骤:提供设计瓦片集合,其中集合中的设计瓦片中的每个设计瓦片包括待印刷的特征的唯一图案布局;提供多个芯片布局,其中芯片布局中的每个芯片布局由从设计瓦片集合选择的瓦片布置构成;提供光刻难度度量。该方法还包括:针对芯片布局中的每个芯片布局执行以下方法步骤:针对瓦片布置中的每个唯一瓦片确定空间频率空间中的衍射级;针对瓦片布置中的唯一瓦片中的每个唯一瓦片计算光刻难度度量的值;基于光刻难度度量的值评价唯一瓦片中的每个唯一瓦片。
根据本发明的方法可以实施于一种包括计算机可用介质的计算机程序产品和计算机系统中,该计算机可用介质包括计算机可读指令,其中计算机可读指令当在计算机上执行时使计算机或者计算机系统执行以下方法步骤:提供待印刷的特征的多个布局;针对多个布局中的每个布局确定空间频率空间中的衍射级;提供光刻难度度量;针对多个布局中的每个布局计算光刻难度度量的值;并且基于光刻难度度量的值评价多个布局中的每个布局。
将从本发明的以下具体实施方式中清楚本发明的前述和其它特征以及优点。
附图说明
参照附图,在附图中,相似要素在未必按比例绘制的若干图中编号相似:
图1图示了常规光刻成像系统的示意图。
图2图示了待印刷的重复图案的单位单元的例子。
图3图示了与图2的单位单元对应的在方向或者空间频率空间中的衍射级绘图。
图4图示了根据本发明的方法的一个实施例。
图5图示了设计布局的部分的示意图。
图6图示了在空间频率或者方向空间中的绘图,在该绘图中,角度坐标划分成区域。
图7A-7D图示了可变节距的光栅图案和衍射级幅度在空间频率空间或者方向空间中的对应绘图的例子。
图8A图示了相对难以印刷图案的能量在方向空间中的示意绘图。
图8B图示了相对易于印刷图案的能量在方向空间中的示意绘图。
图9图示了易于印刷滤波器的绘图。
图10图示了难以印刷滤波器的绘图。
图11图示了难以印刷和易于印刷滤波器的例子的另一绘图。
图12图示了衍射级能量值的分布函数绘图。
图13图示了待印刷的特征图案的部分。
图14图示了根据本发明的方法的一个实施例。
图15图示了计算机系统和包括用于执行这些方法步骤的指令的计算机程序产品。
具体实施方式
本发明提供一种用于设计和优化用于在集成电路的制造中使用的布局,并且更具体地用于标识和优先化将针对其执行全优化方法的部分该布局的方法和装置。
在图1中图示了投影光刻系统的基本部件。照射源110提供照射也称为标线(reticle)的掩模120的辐射;可以可互换地使用术语掩模和标线。标线120包括如下特征,这些特征作用于经过透镜140衍射照射辐射,该透镜向图像平面、例如半导体晶片150上投射图像。从标线120向透镜140透射的辐射总量可以由光瞳130控制。照射源110可以能够控制各种源参数、比如方向和强度。晶片150通常包括光敏材料(称为抗蚀剂)。当抗蚀剂暴露于投射的图像时,显影的特征接近地符合期望IC电路和器件所需要的期望特征图案。
标线120上的特征图案充当与衍射光栅类似的衍射结构,该衍射结构透射可以构造性或者破坏性干涉的辐射图案。可以基于衍射光栅(或者标线120)的特征的间距在方向空间(或者也等效地称为空间频率空间)中以傅里叶变换方便地描述这一构造性和破坏性干涉图案。衍射能量的与衍射结构的空间频率关联的傅里叶分量在本领域中称为衍射级。例如零级与DC分量关联,但是更高级与照射辐射的波长相关并且与在重复衍射特征之间的间距(称为节距)反相关。当特征节距更小时,衍射角度更大,从而更高衍射级将在比透镜的数值孔径更大的角度衍射。
可以在方向空间中构造图以指示基于期望图案的重复尺度的光刻系统可以收集的衍射级。例如考虑图2中所示单位单元图案。单位单元图案具有在水平方向上重复的尺度203和对角重复尺度205指示的(可替换地,在竖直方向y上的节距201指示的)交错尺度。假设这一单位单元在衍射光栅中重复并且由轴上光束照射,衍射光栅的傅里叶变换是如图3中所示的可以在空间频率空间或者方向空间(ux,uy)中指示的衍射级a(ux,uy)。绘制衍射级(点300-326)的位置为以与轴上光束成角度衍射的光束的投射。绘制非零级与方向空间图300的中心(该中心代表零级的位置并且也是轴上光束的方向)的距离为从轴上光束的角度的正弦,该正弦是照射的波长除以重复距离之比。例如水平重复距离203代表的+2级由点301代表而-2级由点310代表。类似地,点305和319基于竖直重复距离201代表+2和-2级。水平并且竖直衍射其它级、比如表示为{-1,+1}级的级308。透镜收集的仅有级是在光学系统的分辨率限制350内的300、301、310、303、308、313和312。圆350的半径r是r=1/2ρ=[(σ+1)NA]/λ。通常归一化半径r,并且为了易于讨论,下文将圆350称为单位圆。注意标线衍射的波前的幅度将依赖于照射幅度和掩模的衍射性质。
也可以如在下述等式中那样在空间频率范围中以径向坐标表示衍射级a(ux,uy):
a(ux,uy)=a(r∠-θ)(等式2)
其中r是在方向空间中的径向坐标,并且θ是在方向空间中的角坐标。
芯片设计布局通常包含数以百万计的特征,这些特征中的许多特征布置于可以在整个芯片布局内重复的图案中。虽然可能希望执行对作为单个单位的整个芯片的优化,但是整个芯片的全优化由于比如计算机存储器、计算时间和成本这样的限制而不实际。出于优化的目的,将整个布局细分和分类成是在一起组装时详尽地代表芯片布局的,少的、计算的实际数目的唯一特征图案或者“瓦片”是有用的。优选地,最小瓦片尺寸包含特征集,从而位于瓦片边缘的特征在位于瓦片中心的特征周围的光学影响半径(ROI)内。ROI是位于ROI以外的特征将基本上不会在预定可变性容差内影响目标(例如中心)特征的印刷时的距离。例如ROI可以设置成具有半径的区域,其中位于ROI以外的特征将按照少于5%的可变性容差影响在瓦片中心的特征的印刷尺寸。根据实际限制、比如存储器、CPU或者周转时间要求和成本选择最大瓦片尺寸。现在已知或者将来开发的任何方法可以用来标识这样的瓦片。如下文进一步讨论的那样,许多瓦片可以代表在布局内重复的图案,从而仅需针对整个布局对一个这样的瓦片执行一次根据本发明的分析。
根据本发明,针对给定瓦片j定义光刻难度(等效地称为“litho难度”)度量LD,该度量LD提供第j个瓦片内的相对“难以印刷”图案比对相对“易于印刷”图案中的相对能量分布的测量。另外,沿着方向空间中的单位圆的给定角度坐标θi定义litho难度度量,其中为了方便,在下文中,索引i等效地指代给定角度坐标θi。用于第i个区域中的第j个瓦片的Litho难度度量LDj i是四个因素的函数:1)能量比因子(见等式3),该因子代表用于第j个瓦片的沿着空间频率空间中的角度坐标θi的“难以”印刷比对“易于”印刷衍射能量之比;2)能量熵因子(见等式4),该因子代表用于第j个瓦片的沿着空间频率空间中的角度坐标θi的能量熵的(通常归一化)测量;3)相位熵因子(见等式5),该因子代表用于第j个瓦片的沿着空间频率空间中的角度坐标θi的相位熵的测量;以及4)总能量熵因子(见等式6),该因子代表用于第j个瓦片的总能量熵的测量。
能量比因子定义为:
A i j = f r = 0 1 w i j ( r ) f IMH ( r ) dr f r = 0 1 w i j ( r ) f MH ( r ) dr (等式3)
其中如下文进一步描述的那样,是与衍射级沿着方向空间中的给定角度坐标θi的能量成比例的幅度因子,fIMH(r)是朝着沿着第i个角度方向的“难以印刷”衍射能量加权的“难以印刷”难度滤波器,并且fMH(τ)是朝着沿着第i个角度方向的“易于印刷”衍射能量加权的“易于印刷”难度滤波器。
(归一化)能量熵因子是沿着第i个角度坐标的用于第j个瓦片的能量熵的测量,并且可以表达为:
B e , i j = ∫ 0 1 p e , i j ( e ) log [ p e , i j ( e ) ] de (等式4)
其中是衍射级aj(ux,uy)沿着第i个角度方向θi的能量值的分布函数。
相位熵因子代表衍射级aj(ux,uy)沿着第i个角度方向θi的相位φ的分布并且可以表达为:
B φ , i j = ∫ φ = 0 2 π p φ , i j ( φ ) log [ p φ , i j ( φ ) ] dφ (等式5)
其中是第j个瓦片的衍射级aj(ux,uy)沿着第i个角度方向θi的相位值φ的分布函数。
总能量熵因子代表用于第j个瓦片的衍射级aj(ux,uy)的(归一化)总能量熵并且可以表达为:
E T j = ∫ e = 0 1 p e j ( e ) log [ p e j ( e ) ] de (等式6)
其中是第j个瓦片的衍射级aj(ux,uy)的总能量熵的分布函数。
在一个优选实施例中,用于第j个瓦片的第i个区域的光刻(或者“litho”)难度度量表达为:
(等式7)
其中针对给定第j个瓦片,是衍射级的总能量,该总能量可以表达为在单位圆内的积分:
W T j = τ = 0 1 ∫ θ = 0 2 π | α j ( r ∠ θ ) | 2 rdrdθ . (等式8)
其中(见等式3)是沿着角度坐标i的能量比因子,(见等式4)是(归一化)能量熵因子,该因子代表衍射级沿着角度坐标i的能量分布,(见等式5)是相位熵因子,该因子代表衍射级沿着角度坐标i的相位φ的分布,(见等式6)是总能量熵因子,该因子代表衍射级的总熵,并且α和β是可以基于具有已知难度特性的图案来校准的、实验确定的常数。发明人已经发现常数α可以通常在范围0.1-0.3中并且常数β可以通常在范围0.002-0.01中。
根据本发明,litho难度度量用来标识图案或者瓦片,这些图案或者瓦片在优化过程、比如SMO期间在优化整个芯片布局期间是绑定图案。绑定图案或者瓦片是在优化芯片布局期间具有活跃约束的那些图案或者瓦片。
在图4中图示了根据本发明的方法的一个实施例。先提供感兴趣的芯片布局并且将芯片布局细分成有限数目的唯一单位单元或者瓦片的计算的实际集合(块410)。参照图5,芯片布局500的部分包括待印刷的大量个别特征501。在图5中所示例子中,个别特征501代表芯片设计的层500上的接触孔。然而特征501可以包括但不限于可以在集成电路的制造中使用的诸如多晶硅线、注入区域、块掩模、布线图案、通孔、虚填充等任何特征。通常可以通过现在已知或者将来发明的任何方法将特征501的芯片布局500细分成Jmax个唯一瓦片Pj,j=1,...,Jmax。瓦片Pj511、512、513中的许多瓦片包含特征图案501的最小重复单位单元。
接着在块420中,针对唯一瓦片Pj(x,y)中的每个唯一瓦片计算衍射级aj(ux,uy),其中aj(ux,uy)代表傅里叶变换或者等效为第j个瓦片的衍射级。当在芯片的整个布局内重复相同第j个瓦片Pj的多个实例时,仅需针对给定布局计算aj的一个实例。用于根据特征多边形的笛卡尔描述来计算方向(或者等效为空间频率)空间中的衍射级的方法在本领域中已知。
接着根据本发明,(块430)针对沿着角度坐标θi的每个第j个瓦片计算光刻难度能量比因子(见等式3)。光刻难度能量比因子是第j个瓦片在衍射级aj中的“难以印刷”能量的相对数量的表示。
在一个优选实施例中,沿着角度坐标将空间频率空间(r∠θ)中的单位圆细分成Imax个径向区域Δθi,i∈{1,2,...,Imax}。例如在图6中,将单位圆601(r=1)划分成四个径向区域、即Imax=4。定义区域Δθi,i∈{1,2,...,Imax},Imax=4为Δθ1={θ:-45°<0≤45°}、Δθ2={θ:45°<0≤135°}、Δθ3={θ:135°<0≤225°}、Δθ4={θ:225°<0≤315°}。区域数目Imax可以是适合于给定应用所希望的准确度和计算成本的任何数目。
然后可以针对每个第i个径向区域Δθi计算用于第j个瓦片的幅度因子为:
W Δθ i j = ∫ θ ∈ Δ θ i | α j ( r ∠ θ ) | 2 dθ (等式9)
根据上述等式3和等式9,可以针对每个区域Δθi计算能量比因子的一个实施例为:
(等式10)
其中如下文进一步描述的那样,是与衍射级在单位圆的给定区域Δθi内的能量(见等式9)成比例的幅度因子,fIMH(r)是朝着“难以印刷”衍射能量加权的“难以印刷”难度滤波器,并且fMH(r)是朝着“易于印刷”衍射能量加权的“易于印刷”难度滤波器。
可以参照图7A-7D和图8更好地理解难度滤波器fIMH(r)、fMH(r)的设计。图7A-7D图示了以增加节距d1<d2<d3<d4为序的光栅图案701、702、703、704。分别在711、712、713、714中图示了衍射级的幅度在方向空间中的对应绘图。已知随着节距增加,印刷光栅的相对难度减少。在r=0的零级720的能量对于每个光栅而言存在。然而更高级能量峰的位置随着节距增加而减少,也就是说,最难以印刷的图案701具有位于r1的两个能量721峰。比图案701相对更易于印刷(因为d2>d1)的图案702具有位于比r1更小的r2的更高级能量峰。类似地,更高级峰723和峰724分别位于随着图案印刷难度减少而减少的径向位置r3、r4。换而言之,随着节距增加d1<d2<d3<d4,并且对应地随着印刷难度减少,更高级能量具有在方向空间中减少的径向位置、即r1>r2>r3>r4。
基于更复杂二维图案的可视检查不容易对图案的可印刷性分类。更一般而言,如图8A中所示,相对难以印刷图案将具有位于单位圆的如下区域中的更高级衍射能量,这些区域在与单位圆r=1的边缘接近的范围ΔrH中。相似地,如图8B中所示,相对易于印刷图案将具有位于单位圆的如下区域中的更高级能量,这些区域在r=0与r=1之间中间的范围ΔrE中。
因此根据本发明,提供易于印刷滤波器fMH(r)以强调位于方向空间中的与相对易于印刷图案关联的中间范围径向距离ΔrE中的更高级能量。在图9中图示了中间范围易于印刷滤波器fMH(r)901的一个实施例。这一易于印刷滤波器具有位于中间范围径向距离ΔrE中的阶跃函数最大值fmax和在径向距离ΔrE以外的最小值。
类似地,提供难以印刷滤波器fIMH(r)以强调位于方向空间中的与相对难以印刷图案关联、即具有相对高r值的径向距离范围ΔrH中的更高级能量。在图10中图示了难以印刷滤波器fIMH(r)902的一个实施例。这一难以印刷滤波器902具有位于与单位圆的边缘接近的径向距离范围ΔrE中的阶跃函数最大值fmax并且也包括在小r值具有最大值fmax以包括零级能量的阶跃函数。滤波器的最小值出现于在径向距离ΔrH之间的中间径向距离中以及小r值附近。
更一般而言,可以设计难度滤波器fIMH(r)、fMH(r)以具有如图11中所示任何适当形状。在这一实施例中,设计易于印刷滤波器fMH(r)912为在中间范围ΔrE径向距离具有峰值的函数、这里称为“墨西哥帽”函数。对应地,难以印刷滤波器fIMH(r)911的一个实施例在大径向距离ΔrH并且也在小r值具有峰值。这一函数在这里称为“反墨西哥帽”函数。可以使用其它适当“难”和“易”难度滤波器来实施本发明,这些难度滤波器分别强调难以印刷能量范围和易于印刷能量范围,而不限于这里描述的实施例。
再次参照图4,在块430中,根据一个实施例,针对角度区域Δθi内的每个唯一第j个瓦片Pj获得能量比因子的值。
类似地,在这一实施例中根据以下等式计算熵因子(块440)。
能量熵因子是第j个瓦片的第i个区域的能量熵的测量并且在这一实施例中可以计算为:
(等式11)
其中是衍射级aj(ux,uy)在角度区域Δθi内的能量值的分布函数。
第j个瓦片的区域i的代表衍射级的相位分布的相位熵因子可以在这一实施例中计算为:
B φ , Δθ i j = ∫ θ ∈ Δθ i ∫ φ = 0 2 π p φ , Δθ i j ( φ ) log [ p φ , Δθ i j ( φ ) ] dφdθ (等式12)
其中是衍射级aj(ux,uy)在角度区域Δθi内的相位值的分布函数。
因子代表用于瓦片j的衍射级aj(ux,uy)的总能量熵并且可以根据上述等式6来计算。
可以计算分布函数为衍射级aj(ux,uy)的e和φ值的函数。例如,如图12中所示,可以将单位圆的给定区域Δθi内的e值范围划分成M个仓,每个仓包含Δem=em-em-1,m∈{1,2,...,M}范围中的e值。针对单位圆的给定区域Δθi,将aj(ux,uy)的给定e值的出现次数入仓,并且将出现总数计数为类似地,可以将衍射级aj(ux,uy)的从0°至360°的相位值φ入仓至N增量中,并且将衍射级aj(ux,uy)的特定相位在单位圆的区域Δθi内的出现次数计数为可以将总能量熵的分布函数的值入仓至L增量中,并且将衍射级aj(ux,uy)的总能量熵e绕着整个单位圆的出现次数计数为
再次参照图4,基于针对第j个瓦片Pj的所有角度方向对litho难度度量的评价向每个第j个瓦片分配全局1itho难度值LDj(块460)。例如根据一个实施例中,基于最坏情况角度方向i向第j个瓦片分配全局难度值LDj、即:
LD j = max 1 ≤ i ≤ I max h i LD i j (等式13)
其中i是指代方向空间中的单位圆的区域的索引,并且Imax是单位圆划分成的区域的数目。常数hi是经验确定的常数,该常数可以用来考虑区域i的相对重要度,该相对重要度可以归因于照射源的分布和待印刷的关键图案的组合。
例如考虑如图13中所示待印刷的特征图案的部分810。特征810是具有长度807和宽度805的矩形形状,该长度和该宽度通常可以等于用于特征、比如传导线的CD。特征801沿着水平x方向由通常比CD805更大的间隔806隔开。然而沿着竖直y方向,特征801由与CD805近似相等的距离间隔以便最大化关键特征801的密度。如图7A-7D中可见,具有沿着水平x方向的节距的光栅将往往具有在空间频率空间中沿着uy轴对准的衍射级。另一方面,具有沿着竖直y轴定向的节距的光栅将往往具有在空间频率空间中沿着ux轴对准的衍射级。因此将优选通过分配相对更小hi值以与图6所示例子中的区域Δθ1={θ:-45°<0≤45°},Δθ3={θ:135°<0≤225°}关联来向与图13的例子中的水平定向的角度方向关联的litho难度度量分配更大重要度。这样的加权将往往有利于用于线801沿着竖直y方向的希望CD间距805的难度度量的预计更高值。
再次参照图4,接着基于全局litho难度度量LDj i的评价、例如通过根据LDj i值对瓦片排序并且选择具有最大LDj i值的瓦片集合来选择Pj的子集以用于全优化处理、比如SMO(块470)。
在另一实施例中,可以表达用于第j个瓦片的全局litho难度度量为:
(等式14)
其中可以根据等式8获得衍射级的总能量可以根据等式6获得总能量熵因子ET,并且定义如下。
在这一实施例中,能量比因子表达为下式:
A ^ j = max 1 ≤ i ≤ I max c i A i j (等式15)
其中i是指代方向空间中的单位圆的区域的索引,并且Imax是单位圆划分成的区域的数目。常数ci是经验确定的常数,该常数可以用来考虑区域i的相对重要度,该相对重要度可以归因于照射源的分布。
在这一实施例中,可以根据以下等式确定熵因子
B ^ e j = max 1 ≤ i ≤ I max d i B e , i j (等式16)
并且
B ^ φ j = max 1 ≤ i ≤ I max g i B φ , i j (等式17)
其中di和gi是经验确定的常数,这些常数指示单位圆的每个区域的基于照射源分布的相对重要度。
在图14中图示了另一实施例。根据本发明,在设计芯片布局期间,若干可行芯片布局可以被设计成使得每个可行布局具有少于预定值的litho难度度量并且因此被设计成相对易于印刷。可以根据litho难度度量对芯片布局排序。根据一个实施例,仅考虑具有在预定标准内的litho难度度量的芯片布局用于最终芯片设计。
先提供K个可行芯片布局Sk,k∈{1,2,...,K)的集合(块1310)。通常,JD个唯一设计瓦片Pj,j∈{1,2,...,JD}的基本集合根据预定设计规则集可用于设计者在创建芯片布局时使用。k个布局Sk中的每个布局将包括JD个唯一设计瓦片的可获得的子集JD(k)。针对每个布局Sk,为k个布局Sk中的每个布局中所用每个瓦片j(k),j(k)∈{1,2,...,JD(k)]计算衍射级aj(k)(块1320)。注意可以在多个布局中使用特定瓦片Pj,并且如果这样,则仅需针对包含该瓦片的所有布局计算一次用于该瓦片的衍射级aj(k)
针对每个芯片布局Sk中的每个唯一第j(k)个瓦片计算幅度因子和能量比因子(块1330)。如果先前已经针对K个芯片布局中的另一芯片布局中的相同瓦片计算过这些因子,则无需重复这样的计算。
针对每个集合Sk中的每个唯一瓦片Pj(k)计算熵因子(块1340)。如果先前已经针对K个芯片布局中的另一芯片布局中的相同瓦片计算过这些因子,则无需重复这样的计算。
然后针对每个布局Sk中的每个唯一瓦片Pj(k)计算光刻难度度量LDj(k)(块1350)。仅需针对每个唯一瓦片计算一次光刻难度度量,并且如果先前已经针对K个芯片布局中的另一芯片布局中的相同瓦片计算过它,则无需重复这样的计算。
然后针对每个布局Sk,比较litho难度度量LDj(k)的值与用于布局Sk的预定阈值难度值DTk(块1360)。如果对于布局Sk内的所有唯一瓦片j(k)=1,...,J(k)而言LDj(k)≤DTk,则当前第k个布局可接受并且可以输出布局Sk(块1390)而且可以评价下一布局。此外,可以针对布局Sk内的所有唯一J(k)个瓦片输出litho难度度量LDj(k)的值。
如果对于任何布局Sk而言LDj(k)>DTk,则布局Sk内的并非所有瓦片具有可接受litho难度值并且认为当前第k个布局不可接受。如果未认为布局具有小到可接受的litho难度度量值,则根据设计规则例如通过用其它适当瓦片替换具有高到不可接受的litho难度值的一个或者多个瓦片来修改布局Sk(块1370)。然后重新计算和评价熵比值(块1330)和熵因子(块1340)以及litho难度度量(块1350)直至布局Sk内的所有瓦片满足用于该布局的litho难度阈值DTk(块1360)。虽然不可能,但是如果例如在预定数目的迭代之后未发现布局DTk的可接受修改,则可能有必要拒绝该特定布局Sk或者向可用设计规则集添加附加瓦片。
最后可以在进一步设计过程、比如MBOPC、OPC验证和/或SMO中使用可接受布局Sk(块1395)而潜在地在优化中节省成本,因为可接受布局将已经预设计为相对易于印刷。
在本发明的一个实施例中,参照图15,用于使计算机或者计算机系统执行方法步骤的指令可以并入于在具有部件的数字计算机系统1700中实施的设计工具中,这些部件包括但不限于:中央处理单元(CPU)1701、至少一个输入/输出(I/O)设备1705(比如键盘、鼠标、紧致盘(CD)驱动等)、显示设备1708、能够读取和/或写入计算机可读代码的存储设备1709和存储器1702,所有这些部件例如由总线或者通信网络1710连接。本发明可以实施为计算机程序产品,该计算机程序产品包含计算机可读介质、比如磁带或者CD1706上存储的指令,这些指令可以例如由I/O设备1705读取并且存储于存储设备1709和/或存储器1702中。计算机程序产品包含用于使计算机系统实施根据本发明的用于设计芯片布局的方法的指令,该方法包括评价光刻难度度量。本发明可以采用全硬件实施例和全软件实施例或者包含硬件和软件单元的实施例这一形式。在一个优选实施例中,本发明实施于计算机程序产品中,该计算机程序产品包含用于执行用于设计芯片布局的方法步骤的可由计算机执行的指令,这些方法步骤包括评价光刻难度度量,该计算机程序产品包括但不限于固件、常驻软件、微代码等。另外,本发明可以采用从计算机可用或者计算机可读介质获取的计算机程序产品这一形式,该计算机可用或者计算机可读介质提供用于由计算机或者任何指令执行系统使用或者与计算机或者任何指令执行系统结合使用的程序代码。出于本说明书的目的,计算机可用或者计算机可读介质可以是任何可以包含或者存储用于由计算机或者指令执行系统使用或者与计算机或者指令执行系统结合使用的程序的装置、设备或者单元。介质可以是电的、磁的、光的、电磁的、红外线的或者半导体存储介质。存储介质的例子包括半导体存储器、固定存储盘、可移动软盘、磁带和光盘。光盘的当前例子包括紧致盘-只读存储器(CD-ROM)、紧致盘-读/写(CD-R/W)和数字视频盘(DVD)。
尽管已经结合具体优选实施例具体描述本发明,但是不言而喻许多替代、修改和变化按照本说明书将为本领域技术人员所清楚。因此设想所附权利要求将涵盖如落入本发明的真实范围和精神实质内的任何这样的替代、修改和变化。

Claims (25)

1.一种设计集成电路布局的方法,包括以下步骤:
提供待印刷的特征的多个布局;
针对所述多个布局中的每个布局确定空间频率空间中的衍射级;
提供包括以下各项的函数的光刻难度度量:
能量比因子,包括所述衍射级沿着所述空间频率空间的角度坐标θi的难以印刷能量与易于印刷能量之比,其中所述难以印刷能量包括所述衍射级在所述空间频率空间的归一化径向坐标r的值处的能量,所述值在r=0的邻域中并且在r=1的邻域中,并且所述易于印刷能量包括所述衍射级的位于所述归一化径向坐标r的中间值处的能量,所述中间值在所述r=0的邻域与所述r=1的邻域之间;
能量熵因子,包括所述衍射级沿着所述角度坐标θi的能量熵;
相位熵因子,包括所述衍射级沿着所述角度坐标θi的相位熵;以及
总能量熵因子,包括所述衍射级的总能量熵;
针对所述多个布局中的每个布局计算所述光刻难度度量的值;并且
基于所述光刻难度度量的值评价所述多个布局中的每个布局。
2.根据权利要求1所述的方法,还包括对所述多个布局中的具有比预定光刻难度阈值更大的所述光刻难度度量的值的每个布局执行全优化处理。
3.根据权利要求1所述的方法,其中所述多个布局包括特征的图案的唯一瓦片集合,从而使得全芯片布局由从所述唯一瓦片集合选择的多个瓦片的布置构成。
4.根据权利要求2所述的方法,其中设置所述预定光刻难度阈值以标识唯一瓦片集合中的所述唯一瓦片中的哪些唯一瓦片是全芯片布局的绑定图案。
5.根据权利要求1所述的方法,其中在所述角度坐标θi的所选值计算所述光刻难度度量的计算的值,并且所述方法还包括针对所述多个布局中的每个布局确定全局光刻难度度量,所述全局光刻难度度量包括来自所述角度坐标θi的所选值之中的所述光刻难度度量的最大值。
6.根据权利要求1所述的方法,还包括针对所述多个布局中的每个布局:
计算全局能量比因子,所述全局能量比因子包括在所述角度坐标θi的所选值计算的所述难以印刷能量与易于印刷能量值之比的最大值;
计算全局能量熵因子,所述全局能量熵因子包括在所述角度坐标θi的所选值计算的能量熵值的最大值;
计算全局相位熵因子,所述全局相位熵因子包括在所述角度坐标θi的所选值计算的相位熵值的最大值;并且
计算所述能量熵因子;并且
计算全局光刻难度度量值,所述全局光刻难度度量值包括所述计算的全局能量比因子、所述计算的全局能量熵因子、所述计算的全局相位熵因子和所述计算的能量熵因子的函数。
7.根据权利要求1所述的方法,其中将所述空间频率空间细分成径向区域,每个径向区域包括角度坐标范围,并且所述方法还包括针对所述径向区域中的每个径向区域计算所述能量比因子、所述能量熵因子和所述相位熵因子的区域值。
8.根据权利要求1所述的方法,还包括根据所述角度坐标θi的相对重要度加权所述能量比因子、所述能量熵因子、所述相位熵因子和所述光刻难度度量。
9.根据权利要求8所述的方法,其中所述加权基于照射源的分布。
10.一种设计集成电路布局的方法,包括以下步骤:
提供设计瓦片集合,其中所述集合中的所述设计瓦片中的每个设计瓦片包括待印刷的特征的唯一图案布局;
提供多个芯片布局,其中所述芯片布局中的每个芯片布局由从所述设计瓦片集合选择的瓦片布置构成;
提供包括以下各项的函数的光刻难度度量:
能量比因子,包括衍射级沿着空间频率空间的角度坐标θi的难以印刷能量与易于印刷能量之比,其中所述难以印刷能量包括所述衍射级在所述空间频率空间的归一化径向坐标r的值处的能量,所述值在r=0的邻域中并且在r=1的邻域中,并且所述易于印刷能量包括所述衍射级的位于所述归一化径向坐标r的中间值处的能量,所述中间值在所述r=0的邻域与所述r=1的邻域之间;
能量熵因子,包括所述衍射级沿着所述角度坐标θi的能量熵;
相位熵因子,包括所述衍射级沿着所述角度坐标θi的相位熵;以及
总能量熵因子,包括所述衍射级的总能量熵;
针对所述芯片布局中的每个芯片布局执行以下方法步骤:
针对所述瓦片布置中的每个唯一瓦片确定空间频率空间中的衍射级;
针对所述瓦片布置中的所述唯一瓦片中的每个唯一瓦片计算所述光刻难度度量的值;
基于所述光刻难度度量的值评价所述唯一瓦片中的每个唯一瓦片。
11.根据权利要求10所述的方法,还包括如果与所述瓦片布置中的所述唯一瓦片之一关联的、所述光刻难度度量的所述值之一大于预定光刻难度阈值,则修改所述芯片布局之一。
12.一种用于设计集成电路布局的系统,包括:
用于提供待印刷的特征的多个布局的装置;
用于针对所述多个布局中的每个布局确定空间频率空间中的衍射级的装置;
用于提供包括以下各项的函数的光刻难度度量的装置:
能量比因子,包括所述衍射级沿着所述空间频率空间的角度坐标θi的难以印刷能量与易于印刷能量之比,其中所述难以印刷能量包括所述衍射级在所述空间频率空间的归一化径向坐标r的值的能量,所述值在r=0的邻域中并且在r=1的邻域中,并且所述易于印刷能量包括所述衍射级的位于所述归一化径向坐标r的中间值的能量,所述中间值在所述r=0的邻域与所述r=1的邻域之间;
能量熵因子,包括所述衍射级沿着所述角度坐标θi的能量熵;
相位熵因子,包括所述衍射级沿着所述角度坐标θi的相位熵;以及
总能量熵因子,包括所述衍射级的总能量熵;
用于针对所述多个布局中的每个布局计算所述光刻难度度量的值的装置;和
用于基于所述光刻难度度量的值评价所述多个布局中的每个布局的装置。
13.根据权利要求12所述的系统,还包括:用于对所述多个布局中的具有比预定光刻难度阈值更大的所述光刻难度度量的值的每个布局执行全优化处理的装置。
14.根据权利要求12所述的系统,其中所述多个布局包括特征的图案的唯一瓦片集合,从而使得全芯片布局由从所述唯一瓦片集合选择的多个瓦片的布置构成。
15.根据权利要求13所述的系统,包括用于设置所述预定光刻难度阈值以标识唯一瓦片集合中的所述唯一瓦片中的哪些唯一瓦片是全芯片布局的绑定图案的装置。
16.根据权利要求12所述的系统,其中,所述用于针对所述多个布局中的每个布局计算所述光刻难度度量的值的装置被配置得在所述角度坐标θi的所选值计算所述光刻难度度量的计算的值,并且所述系统还包括用于针对所述多个布局中的每个布局确定全局光刻难度度量的装置,所述全局光刻难度度量包括来自所述角度坐标θi的所述所选值之中的所述光刻难度度量的最大值。
17.根据权利要求12所述的系统,还包括:用于针对所述多个布局中的每个布局计算全局能量比因子、计算全局能量熵因子、计算全局相位熵因子、计算全局光刻难度度量值的装置,其中:
所述全局能量比因子包括在所述角度坐标θi的所选值计算的所述难以印刷能量与易于印刷能量值之比的最大值;
所述全局能量熵因子包括在所述角度坐标θi的所选值计算的能量熵值的最大值;
所述全局相位熵因子包括在所述角度坐标θi的所选值计算的相位熵值的最大值;并且
所述全局光刻难度度量值包括所述计算的全局能量比因子、所述计算的全局能量熵因子、所述计算的全局相位熵因子和所述计算的能量熵因子的函数。
18.根据权利要求12所述的系统,包括将所述空间频率空间细分成径向区域的装置,每个径向区域包括角度坐标范围,并且所述系统还包括用于针对所述径向区域中的每个径向区域计算所述能量比因子、所述能量熵因子和所述相位熵因子的区域值得装置。
19.根据权利要求12所述的系统,还包括用于根据所述角度坐标θi的相对重要度加权所述能量比因子、所述能量熵因子、所述相位熵因子和所述光刻难度度量的装置。
20.根据权利要求19所述的系统,其中所述加权基于照射源的分布。
21.一种用于设计集成电路布局的计算机系统,包括:
用于提供待印刷的特征的多个布局的装置;
用于针对所述多个布局中的每个布局确定空间频率空间中的衍射级的装置;
用于提供包括以下各项的函数的光刻难度度量的装置:
能量比因子,包括所述衍射级沿着所述空间频率空间的角度坐标θi的难以印刷能量与易于印刷能量之比,其中所述难以印刷能量包括所述衍射级在所述空间频率空间的归一化径向坐标r的值处的能量,所述值在r=0的邻域中并且在r=1的邻域中,并且所述易于印刷能量包括所述衍射级的位于所述归一化径向坐标r的中间值处的能量,所述中间值在所述r=0的邻域与所述r=1的邻域之间;
能量熵因子,包括所述衍射级沿着所述角度坐标θi的能量熵;
相位熵因子,包括所述衍射级沿着所述角度坐标θi的相位熵;以及
总能量熵因子,包括所述衍射级的总能量熵;
用于针对所述多个布局中的每个布局计算所述光刻难度度量的值的装置;以及
用于基于所述光刻难度度量的值评价所述多个布局中的每个布局的装置。
22.根据权利要求21所述的计算机系统,还包括:用于对所述多个布局中的具有比预定光刻难度阈值更大的所述光刻难度度量的值的每个布局执行全优化处理的装置。
23.根据权利要求21所述的计算机系统,其中所述多个布局包括特征的图案的唯一瓦片集合,从而使得全芯片布局由从所述唯一瓦片集合选择的多个瓦片的布置构成。
24.根据权利要求23所述的计算机系统,包括用于设置预定光刻难度阈值以标识所述唯一瓦片集中的所述唯一瓦片中的哪些唯一瓦片是所述全芯片布局的绑定图案的装置。
25.根据权利要求21所述的计算机系统,其中用于针对所述多个布局中的每个布局计算所述光刻难度度量的值的装置被配置得在所述角度坐标θi的所选值计算所述光刻难度度量的计算的值,并且所述计算机系统还包括:用于针对所述多个布局中的每个布局确定全局光刻难度度量的装置,所述全局光刻难度度量包括来自所述角度坐标θi的所述所选值之中的所述光刻难度度量的最大值。
CN201180034018.8A 2010-07-14 2011-07-06 用于快速估计集成电路布局中的光刻绑定图案的方法 Active CN102986002B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/835,891 US8234603B2 (en) 2010-07-14 2010-07-14 Method for fast estimation of lithographic binding patterns in an integrated circuit layout
US12/835,891 2010-07-14
PCT/US2011/042991 WO2012009183A2 (en) 2010-07-14 2011-07-06 Method for fast estimation of lithographic binding patterns in an integrated circuit layout

Publications (2)

Publication Number Publication Date
CN102986002A CN102986002A (zh) 2013-03-20
CN102986002B true CN102986002B (zh) 2016-01-20

Family

ID=45467880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180034018.8A Active CN102986002B (zh) 2010-07-14 2011-07-06 用于快速估计集成电路布局中的光刻绑定图案的方法

Country Status (6)

Country Link
US (1) US8234603B2 (zh)
JP (1) JP5808406B2 (zh)
CN (1) CN102986002B (zh)
DE (1) DE112011102331T5 (zh)
GB (1) GB2495669B (zh)
WO (1) WO2012009183A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667427B2 (en) 2011-02-24 2014-03-04 International Business Machines Corporation Method of optimization of a manufacturing process of an integrated circuit layout
US8739078B2 (en) 2012-01-18 2014-05-27 International Business Machines Corporation Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications
CN103324037B (zh) * 2013-07-04 2015-01-07 北京京东方光电科技有限公司 一种曝光装置及其曝光方法
US9117051B2 (en) 2013-10-21 2015-08-25 International Business Machines Corporation High density field effect transistor design including a broken gate line
US9626459B2 (en) 2014-01-24 2017-04-18 International Business Machines Corporation Detecting hotspots using machine learning on diffraction patterns
US9690898B2 (en) 2015-06-25 2017-06-27 Globalfoundries Inc. Generative learning for realistic and ground rule clean hot spot synthesis
US9672320B2 (en) * 2015-06-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
CN115310400B (zh) * 2022-09-27 2023-03-10 成都复锦功率半导体技术发展有限公司 一种版图拼版设计成效分析方法、芯片及终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101135861A (zh) * 2006-04-06 2008-03-05 Asml蒙片工具有限公司 用于执行暗场双偶极子光刻(ddl)的方法及设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590146B2 (ja) * 2000-02-14 2010-12-01 エーエスエムエル マスクツールズ ビー.ブイ. フォトマスクの幾何形状を改良する方法
US6563566B2 (en) 2001-01-29 2003-05-13 International Business Machines Corporation System and method for printing semiconductor patterns using an optimized illumination and reticle
JP4663214B2 (ja) * 2001-03-20 2011-04-06 シノプシイス インコーポレイテッド マスク欠陥のプリンタビリティ解析を提供するシステム及び方法
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
TW530336B (en) * 2001-08-21 2003-05-01 Asml Masktools Bv Lithographic method and lithographic apparatus
JP4138318B2 (ja) 2002-01-08 2008-08-27 株式会社ルネサステクノロジ リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム
US20040265707A1 (en) * 2003-03-31 2004-12-30 Robert Socha Source and mask optimization
JP4303206B2 (ja) * 2003-04-30 2009-07-29 富士通マイクロエレクトロニクス株式会社 光近接効果補正処理検証方法
US7069535B2 (en) * 2003-06-03 2006-06-27 Lsi Logic Corporation Optical proximity correction method using weighted priorities
SG111289A1 (en) * 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
JP4425239B2 (ja) * 2005-05-16 2010-03-03 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置およびデバイス製造方法
US7568174B2 (en) 2005-08-19 2009-07-28 Cadence Design Systems, Inc. Method for checking printability of a lithography target
US7695876B2 (en) * 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
US8347239B2 (en) 2006-06-30 2013-01-01 Synopsys, Inc. Fast lithography compliance check for place and route optimization
JP2008166606A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 配線装置及び配線方法
US7565633B2 (en) 2007-01-03 2009-07-21 International Business Machines Corporation Verifying mask layout printability using simulation with adjustable accuracy
KR100828026B1 (ko) * 2007-04-05 2008-05-08 삼성전자주식회사 집적회로 설계패턴의 레이아웃 수정방법 및 이를 수행하기위한 장치
JP2009092779A (ja) 2007-10-04 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム
EP2093614A1 (en) * 2008-02-22 2009-08-26 Imec Split and design guidelines for double patterning
JP2010066460A (ja) * 2008-09-10 2010-03-25 Toshiba Corp パターン補正方法およびパターン補正プログラム
KR101766734B1 (ko) * 2008-11-21 2017-08-16 에이에스엠엘 네델란즈 비.브이. 자유 소스 및 자유 마스크를 이용하는 프로세스 최적화

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101135861A (zh) * 2006-04-06 2008-03-05 Asml蒙片工具有限公司 用于执行暗场双偶极子光刻(ddl)的方法及设备

Also Published As

Publication number Publication date
GB201301214D0 (en) 2013-03-06
CN102986002A (zh) 2013-03-20
US8234603B2 (en) 2012-07-31
JP5808406B2 (ja) 2015-11-10
GB2495669B (en) 2014-03-12
GB2495669A (en) 2013-04-17
JP2013535817A (ja) 2013-09-12
DE112011102331T5 (de) 2013-06-06
WO2012009183A3 (en) 2012-04-26
WO2012009183A2 (en) 2012-01-19
US20120017194A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
CN102986002B (zh) 用于快速估计集成电路布局中的光刻绑定图案的方法
US10387608B2 (en) Metrology target identification, design and verification
CN101258498B (zh) 用于形成光刻工艺的焦点曝光模型的系统和方法
US7627837B2 (en) Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
JP5479328B2 (ja) モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法
US7571420B2 (en) Dynamic sampling with efficient model for overlay
CN102053504B (zh) 基于衍射标记分析的对设计布局中的优化图案的选择
CN103246173B (zh) 用于3d抗蚀剂轮廓模拟的光刻模型
US8372565B2 (en) Method for optimizing source and mask to control line width roughness and image log slope
US8356261B1 (en) Determining the gradient and hessian of the image log slope for design rule optimization for accelerating source mask optimization (SMO)
US9672300B2 (en) Pattern generation method
US9754068B2 (en) Method, computer readable storage medium and computer system for creating a layout of a photomask
CN103582819A (zh) 用于提供经改进过程控制的质量度量的方法及系统
CN102057330A (zh) 基于模型的扫描器调节方法
US7197722B2 (en) Optimization of sample plan for overlay
US20110219344A1 (en) Spatial Correlation-Based Estimation of Yield of Integrated Circuits
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
US8869076B2 (en) Global landmark method for critical dimension uniformity reconstruction
Shao et al. Process Optimization Using OPE-Master and CDU Master
CN103473384A (zh) 掩模数据产生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant