JP5808406B2 - 集積回路レイアウト内のリソグラフィック結合パターンの迅速評価方法 - Google Patents

集積回路レイアウト内のリソグラフィック結合パターンの迅速評価方法 Download PDF

Info

Publication number
JP5808406B2
JP5808406B2 JP2013519704A JP2013519704A JP5808406B2 JP 5808406 B2 JP5808406 B2 JP 5808406B2 JP 2013519704 A JP2013519704 A JP 2013519704A JP 2013519704 A JP2013519704 A JP 2013519704A JP 5808406 B2 JP5808406 B2 JP 5808406B2
Authority
JP
Japan
Prior art keywords
energy
value
entropy
lithographic
factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013519704A
Other languages
English (en)
Other versions
JP2013535817A (ja
Inventor
バゲリ、サイード
デマリス、デービッド、エル
ガブラニ、マリア
メルビル、デービッド、オズモンド
ローゼンブルース、アラン、イー
ティアン、ケハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2013535817A publication Critical patent/JP2013535817A/ja
Application granted granted Critical
Publication of JP5808406B2 publication Critical patent/JP5808406B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

本発明は、広義には、半導体チップ上の集積回路（ＩＣ）パターンを形成するための構造部のリソグラフィック・プリントに関し、具体的には、照射光源特性とレチクル・マスク上の回折形状との組合せの選択及び使用方法の改善に関し、より具体的には、より高い費用効率でリソグラフィック・プロセスの最適化を行うべき、ＩＣ設計の部分を識別し優先順位付けする方法の改善に関する。
集積回路の製造において、一般にリソグラフィック・プロセスが用いられ、その場合、ウェハは、パターン付けマスクを通して放射光を投影することによってパターン付けされ、フォトレジスト又は単にレジストと呼ばれる感光性材料上に画像パターンが形成される。露光されたレジスト材料が現像されて画像パターンに対応する開口が形成され、次にこのパターンが、当技術分野で既知のエッチングなどの方法により、ウェハ基板に転写される。
光リソグラフィ・システムの解像度が、半導体チップ上のデバイス及び集積回路（ＩＣ）を形成するために用いられる所望のリソグラフィック・パターンの限界寸法（ＣＤ）に近づくときに起る画質劣化を補償するための多くの方法が開発されている。限界寸法（ＣＤ）とは、設計仕様によって要求される構造部サイズ並びに構造部間の間隔及び構造部の反復の間隔（ピッチ）を指し、チップ上のデバイスの適切な機能のために重要である。所望のＩＣパターンのＣＤがリソグラフィック・システムの解像度（システムによって確実にプリントすることができる最小寸法として定義される）に近づくとき、画像の歪みが重要な問題になる。今日、リソグラフィ・ツールの限られた解像度が、ＩＣ製造における重要な技術的課題をもたらし、この困難さは、将来、限界寸法がますます小さくなるにつれて大きくなるであろう。将来のＩＣ製品の製造を可能にするためには、リソグラフィック・システムの解像度に対する最小ＣＤの比が非常に小さくなるときに、リソグラフィ・ツールが適切な画像忠実度を達成することが必要となる。
基本的なリソグラフィ・システムは、光源、ウェハに転写されるパターンを含んだフォトマスク、一群のレンズ、及びウェハ上の既存のパターンとマスク上のパターンとを位置合せするための手段から構成される。本明細書で説明するマスク設計プロセスは、チップ設計、モデルに基づく光近接効果補正（ＭＢＯＰＣ）、ＯＰＣ検証及びマスク製造からのステップをカバーする。
リソグラフィック・システムの解像度ρは次式で表すことができる。
Figure 0005808406
 式中、ρはリソグラフィでプリントすることができる最小の構造部サイズであり、λは投影システム内で用いられる光源の波長であり、ＮＡ（開口数）は投影光学系によって集光することができる光量の尺度である。ｋｌは、波長又は開口数以外のリソグラフィック・プロセスの特徴、例えば、レジスト特性又は改良マスクの使用などを表す因子である。照射光源が部分的にコヒーレントである場合、ｋｌは、１／［２（σ＋１）］のように表すことができ、ここで、σは光源の部分的コヒーレンスの尺度であり、σは０と１との間の値を有する。ｋｌの典型的な値は、約０．７から０．３までである。
低いｋｌのパターン付けは、通常、露光量、マスクＣＤ、焦点などのリソグラフィック・パラメータの変動に極めて敏感であり、このことが小さいプロセス・ウィンドウをもたらす。光源照射とマスク・パターンとの組合せを一緒に最適化する方法（以後、光源−マスク最適化又は「ＳＭＯ」と呼ぶ）が提案されており、改善されたプロセス・ウィンドウをもたらすことができる（例えば、特許文献１を参照されたい）。しかし、ＳＭＯ法は、非常に計算コストが高く、ＳＭＯをチップ全体のレイアウトに対して実施することは実際的ではない。従って、ＳＭＯのような計算集約的方法による完全最適化に対しては、チップ全体のレイアウトから選択された「困難なプリント」パターンのみを考えるべきである。
現在、いわゆる「困難なプリント」パターンは、特定のチップ設計に関して経験的に決められた一組の所定のルールを用いて識別される。しかし、それらルールは一般的な場合には適用できない。他の方法は近似的な画像形成法によるもので、多くの用途には遅過ぎる。
米国特許第６，５６３，５６６号
上記のことを考慮すると、完全最適化法による処理のために優先させることができる「困難なプリント」パターンを識別するための迅速な方法に対する必要性が存在する。
本発明は、集積回路レイアウトを設計する方法及びコンピュータ・プログラム製品を提供するものであり、それらは、プリントされる構造部の複数のレイアウトを準備するステップと、複数のレイアウトの各々に関する空間周波数空間における回折次数を決定するステップと、リソグラフィック困難度メトリックを準備するステップと、複数のレイアウトの各々に対してリソグラフィック難易度メトリックの値を計算するステップと、リソグラフィック困難度メトリックの値に基づいて複数のレイアウトの各々を評価するステップとを含む。
本発明のリソグラフィック難易度メトリックは、空間周波数空間の角座標θｉに沿った回折次数の容易なプリントのエネルギーに対する困難なプリントのエネルギーを含むエネルギー比因子であって、ここで、困難なプリントのエネルギーは、空間周波数空間の規格化された動径座標ｒのｒ＝０付近及びｒ＝１付近の値における回折次数のエネルギーを含み、容易なプリントのエネルギーは、規格化動径座標ｒのｒ＝０付近とｒ＝１付近との間の中間値に位置する回折次数のエネルギーを含む、エネルギー比因子と、角座標θｉに沿った回折次数のエネルギー・エントロピーを含むエネルギー・エントロピー因子と、角座標θｉに沿った回折次数の位相エントロピーを含む位相エントロピー因子と、回折次数の全エネルギー・エントロピーを含む全エネルギー・エントロピー因子との関数である。
本発明の一態様により、本方法は、所定のリソグラフィック難易度閾値よりも大きいリソグラフィック難易度メトリックの値を有する複数のレイアウトの各々について、完全最適化処理を実施するステップをさらに含む。
本発明の別の態様により、複数のレイアウトは、全チップ・レイアウトが一意的タイル・セットから選択された複数のタイルの配列から構成されるような、構造部のパターンの一意的タイル・セットを含む。
所定のリソグラフィック難易度閾値は、典型的には、一意的タイル・セット内の一意的タイルのどれが全チップ・レイアウトの結合パターンであるかを識別するように設定することができる。
本発明のさらに別の態様により、リソグラフィック難易度メトリックの計算値は、角座標θｉの選択された値において計算され、本方法は、複数のレイアウトの各々に関する大域リソグラフィック難易度メトリックを決定するステップをさらに含み、ここで、大域リソグラフィック難易度メトリックは、角座標θｉの選択された値の間からのリソグラフィック難易度メトリックの最大値を含む。
別の態様において、集積回路レイアウトを設計する方法が提供され、この方法は、セット内の設計タイルの各々が、プリントされる構造部のパターンの一意的レイアウトを含む、設計タイルのセットを準備するステップと、チップ・レイアウトの各々が設計タイル・セットから選択されたタイルの配列から構成される、複数のチップ・レイアウトを準備するステップと、リソグラフィック難易度メトリックを準備するステップとを含む。本方法は、各々のチップ・レイアウトに対して、タイルの配列内の各一意的タイルに関する空間周波数空間における回折次数を決定するステップ、タイルの配列内の一意的タイルの各々に対して、リソグラフィック難易度メトリックの値を計算するステップ、及び、リソグラフィック難易度メトリックの値に基づいて一意的タイルの各々を評価するステップの、方法ステップを実行するステップをさらに含む。
本発明による方法は、コンピュータ可読命令を含むコンピュータ使用可能媒体を含む、コンピュータ・プログラム製品及びコンピュータ・システム内で実施することができ、ここで、コンピュータ可読命令は、コンピュータ上で実行されるとき、コンピュータ又はコンピュータ・システムに、プリントされる構造部の複数のレイアウトを準備するステップと、複数のレイアウトの各々に関する空間周波数空間における回折次数を決定するステップと、リソグラフィック難易度メトリックを準備するステップと、複数のレイアウトの各々に対してリソグラフィック難易度メトリックの値を計算するステップと、リソグラフィック難易度メトリックの値に基づいて複数のレイアウトの各々を評価するステップとを含む方法ステップを実行させる。
本発明の上記及び他の特徴及び利点は、以下の本発明の詳細な説明から明白となるであろう。
例示的な図面を参照し、図中、幾つかの図面において類似の要素は類似の番号を付され、必ずしも一定の縮尺で描かれてはいない。
従来のリソグラフィック画像形成システムの略図を示す。 プリントされる反復パターンの単位セルの一例を示す。 図２の単位セルに対応する方位空間又は空間周波数空間における回折次数のプロットを示す。 本発明による方法の実施形態を示す。 設計レイアウトの一部分の略図を示す。 角座標が領域に分割された空間周波数空間又は方位空間におけるプロットを示す。 あるピッチの格子パターンの実施例、並びに、対応する空間周波数空間又は方位空間内の回折次数振幅のプロットを示す。 あるピッチの格子パターンの実施例、並びに、対応する空間周波数空間又は方位空間内の回折次数振幅のプロットを示す。 あるピッチの格子パターンの実施例、並びに、対応する空間周波数空間又は方位空間内の回折次数振幅のプロットを示す。 あるピッチの格子パターンの実施例、並びに、対応する空間周波数空間又は方位空間内の回折次数振幅のプロットを示す。 比較的困難なプリント・パターンのエネルギーの方位空間内のプロットの略図を示す。 比較的容易なプリント・パターンのエネルギーの方位空間内のプロットの略図を示す。 容易なプリントのフィルタのプロットを示す。 困難なプリントのフィルタのプロットを示す。 困難なプリントのフィルタ及び容易なプリントのフィルタの実施例の別のプロットを示す。 回折次数のエネルギー値の分布関数のプロットを示す。 プリントされる構造部のパターンの一部分を示す。 本発明による方法の実施形態を示す。 本発明による方法ステップを実行するための命令を含む、コンピュータ・システム及びコンピュータ・プログラム製品を示す。
本発明は、集積回路の製造に用いるためのレイアウトを設計し最適化する方法及び装置、より具体的には、完全最適化方法論を実施すべきレイアウトの部分を識別し優先順序付けする方法及び装置を提供する。
投影リソグラフィック・システムの基本的構成要素を図１に示す。照射光源１１０は、レチクルとしても知られているマスク１２０を照射する放射をもたらす。マスク及びレチクルという用語は交換可能に用いることができる。レチクル１２０は、レンズ１４０を通る照射用放射を回折するように機能する構造部を含み、レンズ１４０は画像を像面、例えば、半導体ウェハ１５０上に投影する。レチクル１２０からレンズ１４０に送出される放射の総量は瞳１３０によって制御することができる。照射光源１１０は、方向及び強度などの種々の光源パラメータを制御することができる。ウェハ１５０は、通常、感光材料（レジストとして知られる）を含む。レジストが投影画像に露光されると、現像される構造部は、所望の集積回路及びデバイスに必要な構造部の所望のパターンに忠実に一致する。
レチクル１２０の構造部のパターンは、強め合うか又は弱め合うように干渉することができる放射パターンを送出する、回折格子に類似の回折構造体として機能する。この強め合う及び弱め合う干渉のパターンは、回折格子（又はレチクル１２０）の構造部の間隔に基づいて方位空間（又は本明細書では同義で空間周波数空間とも呼ぶ）におけるフーリエ変換を用いて便利に表すことができる。回折構造体の空間周波数に関連付けられる回折エネルギーのフーリエ成分は、当技術分野では回折次数として知られる。例えば、ゼロ次はＤＣ成分に関連付けられるが、より高い次数は照射放射の波長に関連付けられ、反復回折構造部の間の間隔（ピッチとして知られる）に逆相関する。構造部のピッチが小さくなると、回折角が大きくなり、それゆえに、より高い回折次数は、レンズの開口数よりも大きい角度で回折されることになる。
リソグラフィック・システムによって集光することができる、所望のパターンの反復寸法に基づく回折次数を示すための略図を方位空間内で構築することができる。例えば、図２に示す単位セルのパターンを考える。単位セルのパターンは、水平方向ｘにおいて反復する寸法２０３、及び、対角方向反復寸法２０５によって表される千鳥状ピッチ（代替的に、垂直方向ｙにおけるピッチ２０１によって示される）を有する。この単位セルが回折格子内で繰り返され、軸上ビームで照射されると想定すると、回折格子のフーリエ変換は回折次数ａ（ｕｘ，ｕｙ）となり、図３に示すように空間周波数空間又は方位空間（ｕｘ，ｕｙ）内で表すことができる。回折次数の位置（点３００−３２６）は、軸上ビームからある角度で回折されたビームの投影としてプロットされる。方位空間図の中心３００（ゼロ次数の位置を表し、さらに軸上ビームの方向でもある）からの非ゼロ次数の距離は、軸上ビームからの角度の正弦としてプロットされ、これは照射の波長を反復距離で割った比である。例えば、水平反復距離２０３によって表される＋２の次数は点３０１で表され、−２の次数は点３１０で表される。同様に、点３０５及び３１９は、垂直反復距離２０１に基づく、それぞれ＋２及び−２の次数を表す。他の次数は水平及び垂直の両方向に回折され、例えば、点３０８の次数は｛−１，＋１｝次数のように示される。レンズによって集光される次数は、３００、３０１、３１０、３０３、３０８、３１３、及び３１２のみであり、光学システムの解像度限界３５０の内部にあるものである。円３５０の半径ｒは、ｒ＝１／２ρ＝［（σ＋１）ＮＡ］／λとなる。通常、半径ｒは規格化され、議論を簡単にするために、円３５０を以後単位円と呼ぶ。レチクルによって回折される波面の振幅は、照射振幅とマスクの回折特性との両方に依存することに留意されたい。
回折次数ａ（ｕｘ，ｕｙ）はまた、空間周波数空間における動径座標を用いて、次式のように表すことができる。
Figure 0005808406
式中、ｒは方位空間における動径座標であり、θは方位空間における角座標である。
チップ設計レイアウトは、典型的には数百万の構造部を含み、それらの多くは、チップ・レイアウトを通して繰返され得るパターンに配置される。チップ全体を単一ユニットとして最適化を行うことが望ましいかもしれないが、チップ全体の完全最適化は、コンピュータ・メモリ、計算時間及び費用の制約により実際的ではない。最適化のためには、全体のレイアウトを、小さい、計算上実際的な数の、組み合せたときに網羅的にチップ・レイアウトを表す、構造部の一意的パターン又は「タイル」に細分割し分類することが有用である。最小のタイル・サイズは、タイルの縁部に位置する構造部が、タイルの中心に位置する構造部の回りの、影響の光学的半径（ＲＯＩ）の内部に入るような、一組の構造部を含むことが好ましい。ＲＯＩは、ＲＯＩの外に位置する構造部が、標的（例えば、中心の）構造部のプリントに、所定のばらつき許容値の範囲内で実質的に影響しないことになる距離である。例えば、ＲＯＩは、ＲＯＩの外に位置する構造部が、タイル中心にある構造部のプリント・サイズに５％のばらつき許容値より小さい影響を及ぼす半径を有する領域に設定することができる。最大タイル・サイズは、メモリ、ＣＰＵ又は所要時間要件及び費用などの実際的制約に従って選択される。現在既知の又は将来開発されるいずれかの方法を用いてそのようなタイルを識別することができる。以下でさらに論じるように、多くのタイルはレイアウトを通して繰返されるパターンを表すことができ、その結果、本発明による、そのような１つのタイルの分析は、全体のレイアウトに対して一回実行する必要があるだけである。
本発明により、リソグラフィック難易度（同義で「リソ難易度」とも呼ぶ）メトリックＬＤは、所与のタイルｊに対して、ｊ番目タイル内における比較的「容易なプリント」パターンのエネルギーに対する比較的「困難なプリント」パターンのエネルギーの相対的分布の尺度を与えるように定められる。さらにリソ難易度メトリックは、方位空間内の単位円の所与の角座標θｉに沿って定められ、ここで、便利のために、以後、インデックスｉが、同義で所与の角座標θｉを指す。ｉ番目領域内のｊ番目タイルに関するリソ難易度メトリックＬＤｊ ｉは、以下の４つの因子、即ち、１）ｊ番目タイルに関する空間周波数空間における角座標θｉに沿った、「容易な」プリントの回折エネルギーに対するに「困難な」プリントの回折エネルギーの比を表すエネルギー比因子Ａｊ ｉ（式３参照）、２）ｊ番目タイルに関する空間周波数空間における角座標θｉに沿ったエネルギー・エントロピーの（通常、規格化された）尺度を表すエネルギー・エントロピー因子Ｂｊ ｅ，ｉ（式４参照）、３）ｊ番目タイルに関する空間周波数空間における角座標θｉに沿った位相エントロピーの尺度を表す位相エントロピー因子Ｂｊ φ，ｉ（式５参照）、及び、４）ｊ番目タイルに関する全エネルギー・エントロピーの尺度を表す全エネルギー・エントロピー因子Ｅｊ Ｔ（図６参照）、の関数である。
エネルギー比因子Ａｊ ｉ因子は次式のように定義される。
Figure 0005808406
式中、Ｗｊ ｉ（ｒ）は、方位空間内における所与の角座標θｉに沿った回折次数のエネルギーに比例する振幅因子であり、ｆＩＭＨ（ｒ）は、ｉ番目の角度方向に沿った「困難なプリント」の回折エネルギーに重み付けする「困難なプリント」の難易度フィルタであり、ｆＭＨ（ｒ）は、ｉ番目の角度方向に沿った「容易なプリント」の回折エネルギーに重み付けする「容易なプリント」の難易度フィルタであり、これらについて以下でさらに説明する。
（規格化された）エネルギー・エントロピー因子Ｂｊ ｅ，ｉは、ｉ番目の角座標に沿ったｊ番目タイルに関するエネルギー・エントロピーの尺度であり、次式のように表すことができる。
Figure 0005808406
式中、ｐｊ ｅ，ｉ（ｅ）は、ｉ番目の角座標θｉに沿った回折次数ａｊ（ｕｘ，ｕｙ）のエネルギー値の分布関数である。
位相エントロピー因子Ｂｊ φ，ｉは、ｉ番目の角座標θｉに沿った回折次数ａｊ（ｕｘ，ｕｙ）の位相φの分布を表し、次式のように表すことができる。
Figure 0005808406
式中、ｐｊ φ，ｉ（ｅ）は、ｉ番目の角座標θｉに沿ったｊ番目タイルの回折次数ａｊ（ｕｘ，ｕｙ）の位相値φの分布関数である。
全エネルギー・エントロピー因子Ｅｊ Ｔは、タイルｊの回折次数ａｊ（ｕｘ，ｕｙ）の（規格化された）全エネルギー・エントロピーを表し、次式のように表すことができる。
Figure 0005808406
式中、ｐｊ ｅは、ｊ番目タイルの回折次数ａｊ（ｕｘ，ｕｙ）の全エネルギー・エントロピーの分布関数である。
好ましい実施形態において、ｊ番目タイルに関するｉ番目領域のリソグラフィック（又は「リソ」）難易度メトリックＬＤｊ ｉは次式のように表される。
Figure 0005808406
式中、所与のｊ番目タイルに関して、Ｗｊ Ｔは回折次数の全エネルギーであり、これは、次式のように単位円上の積分として表すことができる。
Figure 0005808406
Ａｊ ｉ（式３参照）は角座標ｉに沿ったエネルギー比因子であり、Ｂｊ ｅ，ｉ（式４参照）は、角座標ｉに沿った回折次数のエネルギー分布を表す（規格化された）エネルギー・エントロピー因子であり、Ｂｊ φ，ｉ（式５参照）は、角座標ｉに沿った回折次数の位相φの分布を表す位相エントロピー因子であり、Ｅｊ Ｔ（式６参照）は、回折次数の全エントロピーを表す全エネルギー・エントロピー因子であり、並びに、α及びβは実験的に決定される定数であり、既知の難易度特性を有するパターンに基づいて較正することができる。本発明者等は、定数αは通常０．１−０．３の範囲にすることができ、定数βは通常０．００２−０．０１の範囲にすることができることを見出した。
本発明により、リソ難易度メトリックＬＤｊ ｉを用いて、全チップ・レイアウトの最適化中、ＳＭＯなどの最適化手順中に、結合パターンであるパターン又はタイルが識別される。結合パターン又はタイルは、チップ・レイアウトの最適化中の能動的拘束を有するパターン又はタイルである。
本発明による方法の一実施形態を図４に示す。最初に、関心のあるチップ・レイアウトを準備し、一意的単位セル又はタイルの、計算上実際的な有限個のセットに細分割する（ブロック４１０）。図５を参照すると、チップ・レイアウト５００の一部分は、多数のプリントされる個々の構造部５０１を含む。図５に示した実施例において、個々の構造部５０１は、チップ設計の層５００上のコンタクト孔を表す。しかし、構造部５０１は、それらに限定されないが、集積回路の製造に用いることができるいずれかの構造部、例えば、ポリシリコン線、注入領域、ブロック・マスク、配線パターン、ビア、ダミー充填などを含むことができる。典型的には、構造部５０１のチップ・レイアウト５００は、現在既知の又は将来発明されるいずれかの方法によって、Ｊｍａｘ個の一意的タイルＰｊ、ｊ＝１，．．．，Ｊｍａｘに細分割することができる。多くのタイルＰｊ５１１、５１２、５１３は、構造部５０１のパターンの最小の反復単位セルを含む。
次に、ブロック４２０において、各々の一意的タイルＰｊ（ｘ，ｙ）に対する回折次数ａｊ（ｕｘ，ｕｙ）が計算され、ここでａｊ（ｕｘ，ｕｙ）は、フーリエ変換、又は同義で、ｊ番目タイルの回折次数を表す。同じｊ番目タイルＰｊの複数のインスタンスがチップのレイアウトを通して繰返される場合、所与のレイアウトに対して計算する必要があるがあるのはａｊの１つのインスタンスのみである。方位（又は同等に空間周波数）空間における回折次数を構造部多角形のデカルト記述から計算する方法は、当技術分野で知られている。
次に、本発明により、（ブロック４３０）リソグラフィック難易度のエネルギー比因子Ａｊ ｉ（式３参照）が、各ｊ番目タイルに関して角座標θｉに沿って計算される。リソグラフィック難易度のエネルギー比因子Ａｊ ｉは、ｊ番目タイルの回折次数ａｊにおける「困難なプリント」のエネルギーの相対量の表現である。
好ましい実施形態において、空間周波数空間における単位円（ｒ∠θ）が角座標に沿ってＩｍａｘ個の動径領域ΔΘｉ，ｉ∈｛１，２，．．．，Ｉｍａｘ｝に細分割される。例えば、図６において、単位円６０１（ｒ＝１）が４つの動径領域、即ちＩｍａｘ＝４に分割される。領域ΔΘｉ，ｉ∈｛１，２，．．．，Ｉｍａｘ｝、Ｉｍａｘ＝４は、ΔΘ１＝｛θ：−４５°＜θ≦４５°｝、ΔΘ２＝｛θ：４５°＜θ≦１３５°｝、ΔΘ３＝｛θ：１３５°＜θ≦２２５°｝、ΔΘ４＝｛θ：２２５°＜θ≦３１５°｝のように定められる。領域の数Ｉｍａｘは、所与の用途に望まれる正確さ及び計算コストに適した任意の数とすることができる。
次に、ｊ番目タイルの振幅因子Ｗｊ ｉ（ｒ）を、各々のｉ番目動径領域ΔΘｉに対して次式のように計算することができる。
Figure 0005808406
上記の式３及び式９に従って、エネルギー比因子Ａｊ ｉの一実施形態を、各領域ΔΘｉに対して次式のように計算することができる。
Figure 0005808406
式中、Ｗｊ ΔΘｉ（ｒ）は、単位円の所与の領域ΔΘｉ内の回折次数のエネルギーに比例する振幅因子（式９参照）であり、ｆＩＭＨ（ｒ）は、「困難なプリント」の回折エネルギーに重み付けする「困難なプリント」の難易度フィルタであり、ｆＭＨ（ｒ）は、「容易なプリント」の回折エネルギーに重み付けする「容易なプリント」の難易度フィルタであり、これらについては以下でさらに説明する。
難易度フィルタｆＩＭＨ（ｒ）及びｆＭＨ（ｒ）の設計は、図７−図１０並びに図１１及び図１２を参照して、より良く理解することができる。図７−図１０は、格子パターン７０１、７０２、７０３、７０４をピッチが増大する順序ｄ１＜ｄ２＜ｄ３＜ｄ４に示す。回折次数の振幅の方位空間における対応するプロットを、それぞれ、７１１、７１２、７１３、７１４に示す。ピッチが増大するにつれて、格子をプリントする相対的難易度が減少することが知られている。各々の格子に対してｒ＝０におけるゼロ次７２０のエネルギーが存在する。しかし、より高次のエネルギー・ピークの位置はピッチが増大するに連れて減少する。即ち、最もプリントが困難なパターン７０１はｒ１に位置する２つのエネルギー・ピーク７２１を有する。パターン７０１よりも相対的にプリントが容易なパターン７０２（ｄ２＞ｄ１であるため）は、ｒ１より小さいｒ２に位置する高次のエネルギー・ピーク７２２を有する。同様に、高次のピーク７２３及びピーク７２４は、それぞれ、パターンのプリント難易度が減少するにつれて減少する動径位置ｒ３及びｒ４に位置する。換言すれば、ピッチがｄ１＜ｄ２＜ｄ３＜ｄ４と増大し、それに対応してプリント難易度が減少するにつれて、高次のエネルギーは、方位空間において減少する動径位置を有し、即ち、ｒ１＞ｒ２＞ｒ３＞ｒ４となる。
より複雑な２次元パターンのプリント可能性は、パターンの目視に基づいて分類することが容易でない。より一般的には、比較的困難なプリント・パターンは、図１１に示すように、単位円ｒ＝１の縁部に近い範囲ΔｒＨ内にある単位円の領域内に位置する高次回折エネルギーを有することになる。同様に、比較的容易なプリント・パターンは、図１２に示すように、ｒ＝０とｒ＝１との間の中間の範囲ΔｒＥ内にある単位円の領域内に位置する高次回折エネルギーを有することになる。
従って、本発明により、容易なプリントのフィルタｆＭＨ（ｒ）は、比較的容易なプリント・パターンに関連付られる方位空間内の中間範囲の動径距離ΔｒＥ内に位置する高次エネルギーを強調するように設けられる。中間範囲の容易なプリントのフィルタｆＭＨ（ｒ）９０１の一実施形態を図１３に示す。この容易なプリントのフィルタは、中間範囲の動径距離ΔｒＥ内に位置するステップ関数最大値ｆｍａｘを有し、動径距離ΔｒＥの外部に最小値を有する。
同様に、困難なプリントのフィルタｆＩＭＨ（ｒ）は、比較的困難なプリント・パターンに関連付られる方位空間内の動径距離ΔｒＨの範囲、即ち、比較的高いｒ値に位置する高次エネルギーを強調するように設けられる。困難なプリントのフィルタｆＩＭＨ（ｒ）９０２の一実施形態を図１４に示す。この困難なプリントのフィルタ９０２は、単位円の縁部に近い動径距離ΔｒＨの範囲内に位置するステップ関数最大値ｆｍａｘを有し、また、ゼロ次エネルギーを含む小さいの値ｒのところに最大値ｆｍａｘを有するステップ関数も含む。フィルタの最小値は、動径距離ΔｒＨと近くの小さいｒ値との間の中間動径距離に生じる。
より一般的に言えば、難易度フィルタｆＩＭＨ（ｒ）、ｆＭＨ（ｒ）は、図１５に示すように、任意の適切な形状を有するように設計することができる。この実施形態において、容易なプリントのフィルタｆＭＨ（ｒ）９１２は、中間範囲のΔｒＥ動径距離にピーク値を有する、本明細書では「メキシコ帽子」関数と呼ぶ関数として設計される。これに対応して、困難なプリントのフィルタｆＩＭＨ（ｒ）９１１の実施形態は、大きい動径距離ΔｒＨにおいて、及び小さいｒ値においてもピーク値を有する。この関数は、本明細書では「逆メキシコ帽子」関数と呼ぶ。本発明は、「困難なプリント」のエネルギー範囲及び「容易なプリント」のエネルギー範囲をそれぞれ強調する他の適切な「困難な」及び「容易な」難易度フィルタを用いて実施することができ、本明細書で説明する実施形態に限定されない。
再び図４を参照すると、ブロック４３０において、一実施形態により、エネルギー比因子Ａｊ ΔΘｉの値が、角度領域ΔΘｉ内の一意的ｊ番目タイルＰｊの各々に対して得られる。
同様にエントロピー因子Ｂｊ ｅ，ｉ、Ｂｊ φ，ｉ、Ｅｊ Ｔが、この実施形態においては以下の式に従って計算される（ブロック４４０）。
エネルギー・エントロピー因子Ｂｊ ｅ，ΔΘｉは、ｊ番目タイルのｉ番目領域のエネルギー・エントロピーの尺度であり、この実施形態においては次式のように計算することができる。
Figure 0005808406
式中、ｐｊ ｅ,ΔΘｉ（ｅ）は、角度領域ΔΘｉ内の回折次数ａｊ（ｕｘ，ｕｙ）のエネルギー値の分布関数である。
ｊ番目タイルの領域ｉの回折次数の位相分布を表す位相エントロピー因子Ｂｊ φ，ΔΘｉは、この実施形態においては次式のように計算することができる。
Figure 0005808406
式中、ｐｊ φ,ΔΘｉ（φ）は、角度領域ΔΘｉ内の回折次数ａｊ（ｕｘ，ｕｙ）の位相値の分布関数である。
因子Ｅｊ Ｔは、タイルｊの回折次数ａｊ（ｕｘ，ｕｙ）の全エネルギー・エントロピーを表し、上記の式６に従って計算することができる。
分布関数ｐｊ ｅ，ｉ（ｅ）、ｐｊ φ，ｉ（φ）及びｐｊ ｅ（ｅ）は、回折次数ａｊ（ｕｘ，ｕｙ）のｅ及びφの値の関数として計算することができる。例えば、単位円の所与の領域ΔΘｉ内のｅの値の範囲は、図１６に示すように、各々が範囲Δｅｍ＝ｅｍ−ｅｍ−１，ｍ∈｛１，２，．．．，Ｍ｝内のｅの値を含むＭ個のビンに分割することができる。単位円の所与の領域ΔΘｉに対して、ａｊ（ｕｘ，ｕｙ）の所与の値のｅの出現数がビンに入れられ、出現の総数がｐｊ ｅｍ，ΔΘｉ（ｅｍ）としてカウントされる。同様に、回折次数ａｊ（ｕｘ，ｕｙ）の０°から３６０°までの位相値φをＮ個のインクリメントに入れることができ、単位円の領域ΔΘｉ内の回折次数ａｊ（ｕｘ，ｕｙ）の特定の位相の出現数が、ｐｊ φｎ，ΔΘｉ、ｎ∈｛１，２，．．．，Ｎ｝としてカウントされる。全エネルギー・エントロピーの分布関数ｐｊ ｅ（ｅ）の値は、Ｌ個のインクリメントに入れることができ、単位円全体の回りの回折次数ａｊ（ｕｘ，ｕｙ）の全エネルギー・エントロピーの出現数は、ｐｊ ｅｌ（ｅｌ）、ｌ∈｛１，２，．．．，Ｌ｝としてカウントされる。
再び図４を参照すると、各々のｊ番目タイルＰｊが、ｊ番目タイルの全ての角度方向に関するリソ難易度メトリックＬＤｊ ｉの評価に基づいて大域リソ難易度値ＬＤｊに対応付けられる（ブロック４６０）。例えば、一実施形態により、大域リソ難易度値ＬＤｊは、最悪の場合の角度方向ｉに基づいて、ｊ番目タイルに、次式のように対応付けられる。
Figure 0005808406
式中、ｉは方位空間における単位円の、ある領域を示すインデックスであり、Ｉｍａｘはその単位円が分割される領域の数である。定数ｈｉは経験的に決定される定数であり、これを用いて領域ｉの相対的重要性を考慮に入れることができ、この相対的重要性は、プリントされる限界パターンと組み合せた照射光源の分布によるものとすることができる。
例えば、図１７に示すようにプリントされる構造部のパターンの一部分８１０を考える。構造部８０１は、長さ８０７及び幅８０５を有する長方形状であり、これは典型的には、導電線などの構造部のＣＤに等しいものとすることができる。構造部８０１は、水平ｘ方向に沿って、通常ＣＤ８０５より大きい間隔８０６だけ間隔を空けられている。しかし、垂直ｙ方向に沿って、限界構造部８０１の密度を最大にするように、構造部８０１はＣＤ８０５におおよそ等しい間隔だけ間隔を空けられている。図７−図１０から分かるように、水平ｘ方向に沿ったピッチを有する格子は、空間周波数空間内のｕｙ軸に沿って整列する傾向の回折次数を有する傾向があることになる。他方、垂直ｙ方向に沿った方向にピッチを有する格子は、空間周波数空間内のｕｘ軸に沿って整列する回折次数を有する傾向があることになる。従って、比較的小さい値のｈｉを、図６に示す例における領域ΔΘ１＝｛θ：−４５°＜θ≦４５°｝及びΔΘ３＝｛θ：１３５°＜θ≦２２５°｝に関連付けるように割り当てることによって、図１７の例における水平に向いた角度方向に関連するリソ難易度メトリックに対してより大きな重要性を割り当てることが好ましいことになる。このような重み付けは、垂直ｙ方向に沿った線８０１の望ましいＣＤ間隔８０５に対して予想される高い値の難易度メトリックを引き立てる傾向を有することになる。
再び図４を参照すると、次に、例えば、ＬＤｊの値に従ってタイルを順位付けし、ＬＤｊの最大値を有するタイル・セットを選択することにより、大域リソ難易度メトリックＬＤｊの評価に基づいて、ＳＭＯなどの完全最適化処理のためのＰｊタイルのサブセットが選択される（ブロック４７０）。
別の実施形態において、ｊ番目タイルの大域リソ難易度メトリックは次式のように表すことができる。
Figure 0005808406
式中、回折次数の全エネルギーＷｊ Ｔは式８から得ることができ、全エネルギー・エントロピー因子ＥＴは式６から得ることができ、
Figure 0005808406
は以下で定義される。
この実施形態において、エネルギー比因子
Figure 0005808406
は次式で表される。
Figure 0005808406
式中、ｉは方位空間における単位円の、ある領域を示すインデックスであり、Ｉｍａｘはその単位円が分割される領域の数である。定数ｃｉは経験的に決定される定数であり、これを用いて領域ｉの相対的重要性を考慮に入れることができ、この相対的重要性は照射光源の分布によるものとすることができる。
この実施形態において、エントロピー因子
Figure 0005808406
は以下の式から決定することができる。
Figure 0005808406
及び
Figure 0005808406
式中、ｄｉ及びｇｉは経験的に決定される定数であり、照射光源の分布に基づいて単位円の領域の各々の相対的重要性を示すものである。
別の実施形態を図１８に示す。本発明により、チップ・レイアウトの設計中に、幾つかの実施可能なチップ・レイアウトを、各々の実施可能なレイアウトが所定の値より小さいリソ難易度メトリックを有するように設計し、従って比較的プリントが容易であるように設計することができる。チップ・レイアウトは、リソ難易度メトリックに従って順位付けすることができる。一実施形態により、所定の基準内のリソ難易度メトリックを有するチップ・レイアウトのみが、最終的チップ設計のために考慮される。
最初に、Ｋ個の実施可能チップ・レイアウトＳｋ、ｋ∈｛１，２，．．．，Ｋ｝のセットが準備される（ブロック１３１０）。通常、設計者は、一組の所定の設計ルールに従って、チップ・レイアウトを作成するのに用いるためのＪＤ個の一意的設計タイルＰｊ、ｊ∈｛１，２，．．．，ＪＤ｝の基本セットを使用することができる。ｋ個のレイアウトＳｋの各々は、使用可能なＪＤ個の一意的設計タイルのサブセットＪＤ（ｋ）を含むことになる。各レイアウトＳｋに対して、ｋ個のレイアウトＳｋの各々に使用される各タイルｊ（ｋ）、ｊ（ｋ）∈｛１，２，．．．，ＪＤ（ｋ）｝に関する回折次数ａｊ（ｋ）が計算される（ブロック１３２０）。特定のタイルＰｊを１つより多くのレイアウトに使用することができ、その場合、そのタイルに関する回折次数ａｊ（ｋ）は、そのタイルを含む全てのレイアウトに対して一度だけ計算すればよいことに留意されたい。
振幅因子Ｗｊ(ｋ) ｉ(ｒ)及びエネルギー比因子Ａｊ(ｋ) ｉが、各チップ・レイアウトＳｋ内の一意的ｊ（ｋ）番目タイルの各々に関して計算される（ブロック１３３０）。これらの因子がＫ個のチップ・レイアウトのうちの別のレイアウト内の同じタイルに関して既に計算されている場合には、その計算を繰返す必要はない。
エントロピー因子Ｂj(k) θ,i、Ｂj(k) φ,i、Ｅj(k) Tが、各組みＳｋ内の各々の一意的タイルＰj(k)に関して計算される（ブロック１３４０）。これらの因子がＫ個のチップ・レイアウトのうちの別のレイアウト内の同じタイルに関して既に計算されている場合には、その計算を繰返す必要はない。
次に、リソグラフィック難易度メトリックＬＤj(k)が、各レイアウトＳｋ内の各一意的タイルＰj(k)に関して計算される（ブロック１３５０）。リソグラフィック難易度メトリックは、各一意的タイルに関して一度だけ計算すればよく、Ｋ個のチップ・レイアウトのうちの別のレイアウト内の同じタイルに関して既に計算されている場合には、その計算を繰返す必要はない。
次に、各レイアウトＳｋに対して、リソ難易度メトリックＬＤj(k)が、レイアウトＳｋに関する所定の閾値難易度ＤＴｋと比較される（ブロック１３６０）。レイアウトＳｋ内の全ての一意的タイルｊ（ｋ）＝１，．．．，Ｊ（ｋ）に対して、ＬＤj(k)≦ＤＴｋである場合、現在のｋ番目レイアウトは容認可能であり、レイアウトＳｋを出力する（ブロック１３９０）ことができ、次のレイアウトを評価することができる。さらに、リソ難易度メトリックＬＤj(k)の値を、レイアウトＳｋ内の全ての一意的Ｊ（ｋ）タイルに対して出力することができる。
いずれかのレイアウトＳｋに対してＬＤj(k)＞ＤＴｋである場合には、レイアウトＳｋ内のタイルの全てが容認可能なリソ難易度値を有するのではなく、現在のｋ番目レイアウトは容認可能ではないと見なされる。レイアウトが容認可能に小さいリソ難易度メトリック値を有すると見なされない場合、例えば、設計ルールに従って、容認可能でない高いリソ難易度メトリック値を有する１つ又は複数のタイルを他の適切なタイルで置き換えることによって、そのレイアウトＳｋが修正される（ブロック１３７０）。次に、エネルギー比（ブロック１３３０）及びエントロピー因子（ブロック１３４０）及びリソ難易度メトリック（１３５０）が再計算され評価され、これが、レイアウトＳｋ内の全てのタイルがそのレイアウトに対するリソ難易度閾値ＤＴｋを満足するまで繰返される（ブロック１３６０）。可能性は低いが、例えば、所定回数の反復後に、レイアウトＳｋの容認可能な修正が見出されない場合、その特定のレイアウトＳｋを棄却するか又は設計ルールの使用可能な組みに付加的タイルを加えることが必要になる可能性がある。
最後に、容認可能なレイアウトは比較的容易にプリントされるように事前設計されていることになるので、最適化における可能な費用節約によって、容認可能なレイアウトＳｋを、その後の設計プロセス、例えばＭＢＯＰＣ、ＯＰＣ検証及び／又はＳＭＯに使用することができる。
本発明の一実施形態において、図１９を参照すると、コンピュータ又はコンピュータ・システムに本方法のステップを実行させるための命令を、デジタル・コンピュータ・システム１７００に実装されている設計ツール内に組み込むことができ、該デジタル・コンピュータ・システム１７００は、中央処理ユニット（ＣＰＵ）１７０１、少なくとも１つの入力／出力（Ｉ／Ｏ）デバイス１７０５（例えば、キーボード、マウス、コンパクト・ディスク（ＣＤ）ドライブなど）、表示デバイス１７０８、コンピュータ可読コードを読み出す及び／又は書き込むことができる記憶装置１７０９、及びメモリ１７０２を含むが、これらに限定されない構成要素を有し、これら全ては、例えば、バス又は通信ネットワーク１７１０によって接続される。本発明は、テープ又はＣＤ１７０６などのコンピュータ可読媒体上にストアされた命令を含むコンピュータ・プログラム製品として実施することができ、これを、例えばＩ／Ｏデバイス１７０５によって読み出し、記憶装置１７０９及び／又はメモリ１７０２にストアすることができる。コンピュータ・プログラム製品は、本発明による、リソグラフィック難易度メトリックの評価を含むチップ・レイアウトを設計する方法を、コンピュータ・システムに実行させるための命令を含む。本発明は、完全にハードウェアの実施形態、及び完全にソフトウェアの実施形態、又はハードウェア及びソフトウェアの両方の要素を含む実施形態の形を取ることができる。好ましい実施形態において、本発明は、リソグラフィック難易度メトリックの評価を含むチップ・レイアウトを設計する方法ステップを実行するためのコンピュータにより実行可能な命令を含むコンピュータ・プログラム製品に実装され、これは、それらに限定されないが、ファームウェア、常駐ソフトウェア、マイクロコードなどを含む。さらに、本発明は、コンピュータ又はいずれかの命令実行システムによって、又はそれに関連して使用するためのプログラム・コードを供給する、コンピュータ使用可能又はコンピュータ可読媒体からアクセス可能な、コンピュータ・プログラム製品の形を取ることができる。この説明のために、コンピュータ使用可能又はコンピュータ可読媒体は、コンピュータ又は命令実行システムによって、又はそれに関連して使用するためのプログラムを含む又はストアすることができる任意の装置、デバイス又は要素とすることができる。この媒体は、電子、磁気、光、電磁気、赤外又は半導体記憶媒体とすることができる。記憶媒体の例としては、半導体メモリ、固定記憶ディスク、取外し可能フロッピー・ディスク、磁気テープ、及び光ディスクが挙げられる。光ディスクの最新の例としては、コンパクト・ディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、コンパクト・ディスク読み出し／書き込み（ＣＤ−ＲＷ）及びデジタル・ビデオ・ディスク（ＤＶＤ）が挙げられる。
本発明は、特定の好ましい実施形態に関連して詳しく説明したが、当業者には、本説明を考慮すれば多くの代替、修正及び変形が明白となるであろう。従って、添付の特許請求の範囲は、あらゆるそれら代替、修正及び変形を本発明の真の範囲及び趣旨に入るものとして包含することになることが意図される。
１１０：照射光源
１２０：マスク（レチクル）
１３０：瞳
１４０：レンズ
１５０：半導体ウェハ
２０１：ピッチ
２０３：寸法（反復距離）
２０５：対角方向反復寸法
３５０：円（解像限界）
５００：チップ・レイアウト
５０１、８０１：構造部
５１１、５１２、５１３：タイル
６０１：単位円
７０１、７０２、７０３、７０４：格子パターン
７２０：ゼロ次のエネルギー
７２１、７２２、７２３，７２４：高次エネルギー・ピーク
８０５：幅（ＣＤ（限界寸法））
８０６：間隔
８０７：長さ
８１０：パターンの一部分
９０１、９１２：容易なプリントのフィルタｆＭＨ（ｒ）
９０２、９１１：困難なプリントのフィルタｆＩＭＨ（ｒ）
１７００：デジタル・コンピュータ・システム
１７０１：中央処理ユニット（ＣＰＵ）
１７０２：メモリ
１７０５：入力／出力（Ｉ／Ｏ）デバイス
１７０６：テープ又はＣＤ
１７０８：表示デバイス
１７０９：記憶装置
１７１０：バス（通信ネットワーク）

Claims (25)

  1. 集積回路レイアウトを設計する方法であって、
    プリントされる構造部の複数のレイアウトを準備するステップ（４１０）と、
    前記複数のレイアウトの各々に関する空間周波数空間における回折次数を決定するステップ（４２０）と、
    リソグラフィック難易度メトリックを準備するステップであって、前記リソグラフィッック難易度メトリックが、
    前記空間周波数空間の角座標θｉに沿った前記回折次数の容易なプリントのエネルギーに対する困難なプリントのエネルギーの比を含んだエネルギー比因子であって、前記困難なプリントのエネルギーは、前記空間周波数空間の規格化された動径座標ｒのｒ＝０付近及びｒ＝１付近の値における前記回折次数のエネルギーを含み、前記容易なプリントのエネルギーは、前記規格化された動径座標ｒの前記ｒ＝０付近と前記ｒ＝１付近との間の中間値に位置する前記回折次数のエネルギーを含む、前記エネルギー比因子、
    前記角座標θｉに沿った前記回折次数のエネルギー・エントロピーを含むエネルギー・エントロピー因子、
    前記角座標θｉに沿った前記回折次数の位相エントロピーを含む位相エントロピー因子、及び
    前記回折次数の全エネルギー・エントロピーを含む全エネルギー・エントロピー因子の関数を含む、リソグラフィック難易度メトリックを準備するステップ（４３０、４４０）と、
    前記複数のレイアウトの各々に対して、前記リソグラフィック難易度メトリックの値を計算するステップ（４５０）と、
    前記リソグラフィック難易度メトリックの前記値に基づいて前記複数のレイアウトの各々を評価するステップ（４６０）と
    を含む方法。
  2. 所定のリソグラフィック難易度閾値よりも大きな前記リソグラフィック難易度メトリックの値を有する前記複数のレイアウトの各々について、前記リソグラフィック難易度メトリックの値を前記所定のリソグラフィック難易度閾値と比較するステップ（１３６０）をさらに含む、請求項１に記載の方法。
  3. 前記複数のレイアウトは、全チップ・レイアウトが一意的タイル・セットから選択された複数のタイルの配列から構成されるような、構造部のパターンの一意的タイル・セットを含む（４１０）、請求項１に記載の方法。
  4. 前記所定のリソグラフィック難易度閾値は、前記一意的タイル・セット内の前記一意的タイルのどれが前記全チップ・レイアウトの結合パターンであるかを識別するように設定される、請求項２に記載の方法。
  5. 前記リソグラフィック難易度メトリックの前記計算値は、前記角座標θｉの選択された値において計算され、前記方法は、前記複数のレイアウトの各々に関する大域リソグラフィック難易度メトリックを決定するステップをさらに含み、前記大域リソグラフィック難易度メトリックは、前記角座標θｉの前記選択された値の間からの前記リソグラフィック難易度メトリックの最大値を含む（４３０，４４０）、請求項１に記載の方法。
  6. 前記複数のレイアウトの各々に対して、
    前記角座標θｉの選択された値において計算された、容易なプリントのエネルギー値に対する困難なプリントのエネルギー値の前記比を含む前記エネルギー比因子を計算するステップ（４３０）と、
    前記角座標θｉの選択された値において計算されたエネルギー・エントロピー値を含む前記エネルギー・エントロピー因子を計算するステップ（４４０）と、
    前記角座標θｉの選択された値において計算された位相エントロピー値を含む前記位相エントロピー因子を計算するステップ（４４０）と、
    前記全エネルギー・エントロピー因子を計算するステップ（４４０）と、
    リソグラフィック難易度メトリック値を計算するステップ（４５０）と
    をさらに含み、
    前記リソグラフィック難易度メトリック値は、前記計算されたエネルギー比因子、前記計算されたエネルギー・エントロピー因子、前記計算された位相エントロピー因子及び前記計算された全エネルギー・エントロピー因子の関数を含む、
    請求項１に記載の方法。
  7. 前記空間周波数空間は動径領域に細分割され、前記動径領域の各々は角座標の一範囲を含み、前記方法は、前記動径領域の各々に対する前記エネルギー比因子、前記エネルギー・エントロピー因子及び前記位相エントロピー因子の領域値を計算するステップをさらに含む、請求項１に記載の方法。
  8. 前記角座標θｉの相対的重要性に従って、前記エネルギー比因子、前記エネルギー・エントロピー因子、前記位相エントロピー因子及び前記リソグラフィック難易度メトリックに重み付けするステップ（４６０）をさらに含む、請求項１に記載の方法。
  9. 前記重み付けするステップは照明光源の分布に基づく（４６０）、請求項８に記載の方法。
  10. 集積回路レイアウトを設計する方法であって、
    セット内の設計タイルの各々が、プリントされる構造部のパターンの一意的レイアウトを含む、設計タイルのセットを準備するステップと、
    チップ・レイアウトの各々が前記設計タイル・セットから選択されたタイルの配列から構成される、複数のチップ・レイアウトを準備するステップ（１３１０）と、
    リソグラフィック難易度メトリックを準備するステップであって、前記リソグラフィック難易度メトリックが、
    空間周波数空間の角座標θｉに沿った回折次数の容易なプリントのエネルギーに対する困難なプリントのエネルギーの比を含んだエネルギー比因子であって、前記困難なプリントのエネルギーは、前記空間周波数空間の規格化された動径座標ｒのｒ＝０付近及びｒ＝１付近の値における前記回折次数のエネルギーを含み、前記容易なプリントのエネルギーは、前記規格化された動径座標ｒの前記ｒ＝０付近と前記ｒ＝１付近との間の中間値に位置する前記回折次数のエネルギーを含む、前記エネルギー比因子、
    前記角座標θｉに沿った前記回折次数のエネルギー・エントロピーを含むエネルギー・エントロピー因子、
    前記角座標θｉに沿った前記回折次数の位相エントロピーを含む位相エントロピー因子、及び
    前記回折次数の全エネルギー・エントロピーを含む全エネルギー・エントロピー因子の関数を含む、リソグラフィック難易度メトリックを準備するステップ（１３２０、１３３０、１３４０）と、
    前記チップ・レイアウトの各々に対して、
    前記タイルの配列内の各一意的タイルに関する空間周波数空間における回折次数を決定するステップ、
    前記タイルの配列内の前記一意的タイルの各々に対して、前記リソグラフィック難易度メトリックの値を計算するステップ、及び
    前記リソグラフィック難易度メトリックの前記値に基づいて前記一意的タイルの各々を評価するステップ
    の、方法ステップを実行するステップ（４２０、４５０、４６０）と、
    を含む方法。
  11. 前記タイルの配列内の前記一意的タイルの１つに関連付られる前記リソグラフィック難易度の前記値の１つが、所定のリソグラフィック難易度閾値よりも大きい場合に、前記チップ・レイアウトの１つを修正するステップ（１３７０）をさらに含む、請求項１０に記載の方法。
  12. コンピュータ可読命令を含むコンピュータ・プログラムであって、前記コンピュータ可読命令は、コンピュータ上で実行されるとき、前記コンピュータに、
    プリントされる構造部の複数のレイアウトを準備するステップ（４１０）と、
    前記複数のレイアウトの各々に関する空間周波数空間における回折次数を決定するステップ（４２０）と、
    リソグラフィック難易度メトリックを準備するステップであって、前記リソグラフィック難易度メトリックが、
    前記空間周波数空間の角座標θｉに沿った前記回折次数の容易なプリントのエネルギーに対する困難なプリントのエネルギーの比を含んだエネルギー比因子であって、前記困難なプリントのエネルギーは、前記空間周波数空間の規格化された動径座標ｒのｒ＝０付近及びｒ＝１付近の値における前記回折次数のエネルギーを含み、前記容易なプリントのエネルギーは、前記規格化された動径座標ｒの前記ｒ＝０付近と前記ｒ＝１付近との間の中間値に位置する前記回折次数のエネルギーを含む、前記エネルギー比因子、
    前記角座標θｉに沿った前記回折次数のエネルギー・エントロピーを含むエネルギー・エントロピー因子、
    前記角座標θｉに沿った前記回折次数の位相エントロピーを含む位相エントロピー因子、及び
    前記回折次数の全エネルギー・エントロピーを含む全エネルギー・エントロピー因子
    の関数を含む、リソグラフィック難易度メトリックを準備するステップ（４３０、４４０）と、
    前記複数のレイアウトの各々に対して、前記リソグラフィック難易度メトリックの値を計算するステップ（４５０）と、
    前記リソグラフィック難易度メトリックの前記値に基づいて前記複数のレイアウトの各々を評価するステップ（４６０）と
    の方法ステップを実行させる、
    コンピュータ・プログラム。
  13. 前記方法ステップは、所定のリソグラフィック難易度閾値よりも大きい前記リソグラフィック難易度メトリックの値を有する前記複数のレイアウトの各々について、前記リソグラフィック難易度メトリックの値を前記所定のリソグラフィック難易度閾値と比較するステップ（１３６０）をさらに含む、請求項１２に記載のコンピュータ・プログラム。
  14. 前記複数のレイアウトは、全チップ・レイアウトが一意的タイル・セットから選択された複数のタイルの配列から構成されるような、構造部のパターンの一意的タイルのセットを含む（４１０）、請求項１２に記載のコンピュータ・プログラム。
  15. 前記所定のリソグラフィック難易度閾値は、前記一意的タイル・セット内の前記一意的タイルのどれが前記全チップ・レイアウトの結合パターンであるかを識別するように設定される、請求項１２に記載のコンピュータ・プログラム。
  16. 前記リソグラフィック難易度メトリックの前記計算値は、前記角座標θｉの選択された値において計算され、前記方法ステップは、前記複数のレイアウトの各々に関する大域リソグラフィック難易度メトリックを決定するステップをさらに含み、前記大域リソグラフィック難易度メトリックは、前記角座標θｉの前記選択された値の間からの前記リソグラフィック難易度メトリックの最大値を含む（４３０、４４０）、請求項１２に記載のコンピュータ・プログラム。
  17. 前記方法ステップは、前記複数のレイアウトの各々に対して、
    前記角座標θｉの選択された値において計算された、容易なプリントのエネルギー値に対する困難なプリントのエネルギー値の前記比を含む前記エネルギー比因子を計算するステップ（４３０）と、
    前記角座標θｉの選択された値において計算されたエネルギー・エントロピー値を含む前記エネルギー・エントロピー因子を計算するステップ（４４０）と、
    前記角座標θｉの選択された値において計算された位相エントロピー値を含む前記位相エントロピー因子を計算するステップ（４４０）と、
    前記全エネルギー・エントロピー因子を計算するステップ（４４０）と、
    リソグラフィック難易度メトリック値を計算するステップ（４５０）と
    をさらに含み、
    前記リソグラフィック難易度メトリック値は、前記計算されたエネルギー比因子、前記計算されたエネルギー・エントロピー因子、前記計算された位相エントロピー因子及び前記計算された全エネルギー・エントロピー因子の関数を含む、
    請求項１２に記載のコンピュータ・プログラム。
  18. 前記空間周波数空間は動径領域に細分割され、前記動径領域の各々は角座標の一範囲を含み、前記方法ステップは、前記動径領域の各々に対する前記エネルギー比因子、前記エネルギー・エントロピー因子及び前記位相エントロピー因子の領域値を計算するステップをさらに含む、請求項１２に記載のコンピュータ・プログラム。
  19. 前記方法ステップは、前記角座標θｉの相対的重要性に従って、前記エネルギー比因子、前記エネルギー・エントロピー因子、前記位相エントロピー因子及び前記リソグラフィック難易度メトリックに重み付けするステップ（４６０）をさらに含む、請求項１２に記載のコンピュータ・プログラム。
  20. 前記重み付けするステップは照射光源の分布に基づく、請求項１９に記載のコンピュータ・プログラム。
  21. 集積回路レイアウトを設計するための、コンピュータ可読命令を内部にストアした記憶装置を備えたコンピュータ・システムであって、前記コンピュータ可読命令は前記コンピュータ・システム上で実行されるとき、前記コンピュータ・システムに、
    プリントされる構造部の複数のレイアウトを準備するステップと、
    前記複数のレイアウトの各々に関する空間周波数空間における回折次数を決定するステップ（１３１０）と、
    リソグラフィック難易度メトリックを準備するステップであって、前記リソグラフィック難易度メトリックが、
    前記空間周波数空間の角座標θｉに沿った前記回折次数の容易なプリントのエネルギーに対する困難なプリントのエネルギーの比を含んだエネルギー比因子であって、前記困難なプリントのエネルギーは、前記空間周波数空間の規格化された動径座標ｒのｒ＝０付近及びｒ＝１付近の値における前記回折次数のエネルギーを含み、前記容易なプリントのエネルギーは、前記規格化された動径座標ｒの前記ｒ＝０付近と前記ｒ＝１付近との間の中間値に位置する前記回折次数のエネルギーを含む、前記エネルギー比因子、
    前記角座標θｉに沿った前記回折次数のエネルギー・エントロピーを含むエネルギー・エントロピー因子、
    前記角座標θｉに沿った前記回折次数の位相エントロピーを含む位相エントロピー因子、及び
    前記回折次数の全エネルギー・エントロピーを含む全エネルギー・エントロピー因子の関数を含む、リソグラフィック難易度メトリックを準備するステップ（１３２０、１３３０、１３４０）と、
    前記複数のレイアウトの各々に対して、前記リソグラフィック難易度メトリックの値を計算するステップ（４５０）と、
    前記リソグラフィック難易度メトリックの前記値に基づいて前記複数のレイアウトの各々を評価するステップ（４６０）と
    を含む方法を実行させる、
    コンピュータ・システム。
  22. 前記方法は、所定のリソグラフィック難易度閾値よりも大きい前記リソグラフィック難易度メトリックの値を有する前記複数のレイアウトの各々について、前記リソグラフィック難易度メトリックの値を前記所定のリソグラフィック難易度閾値と比較するステップ（１３６０）をさらに含む、請求項２１に記載のコンピュータ・システム。
  23. 前記複数のレイアウトは、全チップ・レイアウトが一意的タイル・セットから選択された複数のタイルの配列から構成されるような、構造部のパターンの一意的タイルのセットを含む（４１０）、請求項２１に記載のコンピュータ・システム。
  24. 前記所定のリソグラフィック難易度閾値は、前記一意的タイル・セット内の前記一意的タイルのどれが前記全チップ・レイアウトの結合パターンであるかを識別するように設定される、請求項２３に記載のコンピュータ・システム。
  25. 前記リソグラフィック難易度メトリックの前記計算値は、前記角座標θｉの選択された値において計算され、前記方法は、前記複数のレイアウトの各々に関する大域リソグラフィック難易度メトリックを決定するステップをさらに含み、前記大域リソグラフィック難易度メトリックは、前記角座標θｉの前記選択された値の間からの前記リソグラフィック難易度メトリックの最大値を含む（４３０、４４０）、請求項２１に記載のコンピュータ・システム。
JP2013519704A 2010-07-14 2011-07-06 集積回路レイアウト内のリソグラフィック結合パターンの迅速評価方法 Expired - Fee Related JP5808406B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/835,891 US8234603B2 (en) 2010-07-14 2010-07-14 Method for fast estimation of lithographic binding patterns in an integrated circuit layout
US12/835,891 2010-07-14
PCT/US2011/042991 WO2012009183A2 (en) 2010-07-14 2011-07-06 Method for fast estimation of lithographic binding patterns in an integrated circuit layout

Publications (2)

Publication Number Publication Date
JP2013535817A JP2013535817A (ja) 2013-09-12
JP5808406B2 true JP5808406B2 (ja) 2015-11-10

Family

ID=45467880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013519704A Expired - Fee Related JP5808406B2 (ja) 2010-07-14 2011-07-06 集積回路レイアウト内のリソグラフィック結合パターンの迅速評価方法

Country Status (6)

Country Link
US (1) US8234603B2 (ja)
JP (1) JP5808406B2 (ja)
CN (1) CN102986002B (ja)
DE (1) DE112011102331T5 (ja)
GB (1) GB2495669B (ja)
WO (1) WO2012009183A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8667427B2 (en) 2011-02-24 2014-03-04 International Business Machines Corporation Method of optimization of a manufacturing process of an integrated circuit layout
US8739078B2 (en) * 2012-01-18 2014-05-27 International Business Machines Corporation Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications
CN103324037B (zh) * 2013-07-04 2015-01-07 北京京东方光电科技有限公司 一种曝光装置及其曝光方法
US9117051B2 (en) 2013-10-21 2015-08-25 International Business Machines Corporation High density field effect transistor design including a broken gate line
US9626459B2 (en) 2014-01-24 2017-04-18 International Business Machines Corporation Detecting hotspots using machine learning on diffraction patterns
US9690898B2 (en) 2015-06-25 2017-06-27 Globalfoundries Inc. Generative learning for realistic and ground rule clean hot spot synthesis
US9672320B2 (en) * 2015-06-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
CN115310400B (zh) * 2022-09-27 2023-03-10 成都复锦功率半导体技术发展有限公司 一种版图拼版设计成效分析方法、芯片及终端

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001241496A1 (en) * 2000-02-14 2001-08-27 Asml Masktools B.V. A method of improving photomask geometry
US6563566B2 (en) 2001-01-29 2003-05-13 International Business Machines Corporation System and method for printing semiconductor patterns using an optimized illumination and reticle
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
JP4663214B2 (ja) * 2001-03-20 2011-04-06 シノプシイス インコーポレイテッド マスク欠陥のプリンタビリティ解析を提供するシステム及び方法
TW530336B (en) * 2001-08-21 2003-05-01 Asml Masktools Bv Lithographic method and lithographic apparatus
JP4138318B2 (ja) 2002-01-08 2008-08-27 株式会社ルネサステクノロジ リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム
KR100760037B1 (ko) * 2003-03-31 2007-09-20 에이에스엠엘 마스크툴즈 비.브이. 소스 및 마스크 최적화 방법
JP4303206B2 (ja) * 2003-04-30 2009-07-29 富士通マイクロエレクトロニクス株式会社 光近接効果補正処理検証方法
US7069535B2 (en) * 2003-06-03 2006-06-27 Lsi Logic Corporation Optical proximity correction method using weighted priorities
SG111289A1 (en) * 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
JP4425239B2 (ja) * 2005-05-16 2010-03-03 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置およびデバイス製造方法
US7568174B2 (en) 2005-08-19 2009-07-28 Cadence Design Systems, Inc. Method for checking printability of a lithography target
US7695876B2 (en) * 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
EP1843202B1 (en) * 2006-04-06 2015-02-18 ASML Netherlands B.V. Method for performing dark field double dipole lithography
US8347239B2 (en) 2006-06-30 2013-01-01 Synopsys, Inc. Fast lithography compliance check for place and route optimization
JP2008166606A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 配線装置及び配線方法
US7565633B2 (en) 2007-01-03 2009-07-21 International Business Machines Corporation Verifying mask layout printability using simulation with adjustable accuracy
KR100828026B1 (ko) * 2007-04-05 2008-05-08 삼성전자주식회사 집적회로 설계패턴의 레이아웃 수정방법 및 이를 수행하기위한 장치
JP2009092779A (ja) 2007-10-04 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の設計方法及び半導体装置の製造方法、並びにプログラム
EP2093614A1 (en) 2008-02-22 2009-08-26 Imec Split and design guidelines for double patterning
JP2010066460A (ja) * 2008-09-10 2010-03-25 Toshiba Corp パターン補正方法およびパターン補正プログラム
KR101766734B1 (ko) * 2008-11-21 2017-08-16 에이에스엠엘 네델란즈 비.브이. 자유 소스 및 자유 마스크를 이용하는 프로세스 최적화

Also Published As

Publication number Publication date
US20120017194A1 (en) 2012-01-19
CN102986002A (zh) 2013-03-20
GB2495669B (en) 2014-03-12
WO2012009183A2 (en) 2012-01-19
CN102986002B (zh) 2016-01-20
JP2013535817A (ja) 2013-09-12
DE112011102331T5 (de) 2013-06-06
US8234603B2 (en) 2012-07-31
WO2012009183A3 (en) 2012-04-26
GB2495669A (en) 2013-04-17
GB201301214D0 (en) 2013-03-06

Similar Documents

Publication Publication Date Title
JP5808406B2 (ja) 集積回路レイアウト内のリソグラフィック結合パターンの迅速評価方法
JP5658317B2 (ja) モデルベースのリソグラフィ誘導レイアウト設計を実行するための方法
US8543947B2 (en) Selection of optimum patterns in a design layout based on diffraction signature analysis
US8356261B1 (en) Determining the gradient and hessian of the image log slope for design rule optimization for accelerating source mask optimization (SMO)
CN103246173B (zh) 用于3d抗蚀剂轮廓模拟的光刻模型
US8372565B2 (en) Method for optimizing source and mask to control line width roughness and image log slope
KR101711699B1 (ko) 마스크 패턴 작성 방법, 기록 매체 및 정보 처리 장치
US20070035031A1 (en) Sub-resolution assist feature to improve symmetry for contact hole lithography
CN107438842A (zh) 通过机器学习的特征搜索
US9672300B2 (en) Pattern generation method
JP2009294386A (ja) リソグラフィシミュレーション方法
US9779186B2 (en) Methods for performing model-based lithography guided layout design
US7716628B2 (en) System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects
KR101394585B1 (ko) 3ｄ 토포그래픽 웨이퍼들을 위한 리소그래피 모델
US20080184192A1 (en) Method and apparatus for modeling an apodization effect in an optical lithography system
TWI752652B (zh) 在裝置製程中的方法、非暫態電腦可讀媒體、及組態以執行該方法的系統
US9875334B2 (en) Generating manufacturable sub-resolution assist feature shapes from a usefulness map
US8336000B2 (en) Method for determining position of auxiliary pattern, method for manufacturing photomask, and method for manufacturing semiconductor device
US20240369940A1 (en) Pattern selection for source mask optimization and target optimization
US9152037B2 (en) Pattern correction method, storage medium, information processing apparatus, method of manufacturing mask, exposure apparatus, and method of manufacturing device
CN115308988A (zh) 制造半导体器件的方法和制造半导体器件的图案形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150908

R150 Certificate of patent or registration of utility model

Ref document number: 5808406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees