CN103473384A - 掩模数据产生方法 - Google Patents

掩模数据产生方法 Download PDF

Info

Publication number
CN103473384A
CN103473384A CN2013102201180A CN201310220118A CN103473384A CN 103473384 A CN103473384 A CN 103473384A CN 2013102201180 A CN2013102201180 A CN 2013102201180A CN 201310220118 A CN201310220118 A CN 201310220118A CN 103473384 A CN103473384 A CN 103473384A
Authority
CN
China
Prior art keywords
mask
pattern
data
individual information
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102201180A
Other languages
English (en)
Inventor
荒井祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013104297A external-priority patent/JP5665915B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN103473384A publication Critical patent/CN103473384A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开了掩模数据产生方法。掩模数据产生方法包括:获得包含多个图案要素的图案的数据;通过使用获得的图案的数据将图案的区域分成多个部分以使得各图案要素被布置在各部分中,并产生包含指示各部分中的图案要素的有无的信息的地图数据;通过使用禁止在包含一个部分及其周围的部分的约束区域中设定相同掩模个体信息的约束条件和地图数据,对于包含图案要素的各部分设定多条掩模个体信息中的一条掩模个体信息;和通过使用设定的掩模个体信息产生与多条掩模个体信息对应的多个掩模的数据。

Description

掩模数据产生方法
技术领域
本发明涉及掩模数据产生方法。
背景技术
在半导体器件制造过程的光刻过程中使用曝光装置(光刻装置)。光刻过程是用于将半导体器件的电路图案转印到基板(也称为硅基板、玻璃基板或晶片)上的过程。曝光装置的照射光学系统使用从光源发射的光束照射掩模(中间掩模(reticle))。然后,在掩模上形成的电路图案经由例如投影光学系统被转印到晶片上。
近年来,由于半导体器件的图案小型化,使用被称为多重构图的方法。根据该多重构图,通过使用多个掩模多次曝光晶片的一个层。因此,在晶片上形成多个掩模的图案。
曝光装置的分辨率限度由hp=k1×λ/NA表达。在该式中,“hp”是半间距的缩写,该半间距是两个相邻的图案之间的最短距离的一半。并且,“k1”是与工艺有关的因子,“λ”是曝光波长,并且“NA”是曝光装置的数值孔径。根据多重构图,具有比曝光装置的分辨率限度的半间距小的半间距的图案被分割成多个掩模的图案。当通过使用获得的掩模图案对晶片进行曝光时,可在晶片上形成比分辨率限度更细微的图案。
由于用于将一个布局(图案)分割成多个掩模的图案的方法与地图着色类似,因此,它一般被称为着色问题。在以下的描述中,可通过使用用于着色的表述来描述图案的分割方法。在美国专利申请公开No.2007/0031740和美国专利申请公开No.2011/0078638中讨论了用于将原始目标图案分割成多个掩模的图案的方法。
在美国专利申请公开No.2007/0031740中,描述了重复应用分割规则的方法。根据该方法,确定分割规则。然后,基于分割规则将目标图案分成要由第一掩模或第二掩模形成的图案。对于各图案重复执行该过程。
美国专利申请公开No.2011/0078638讨论了使用冲突图(conflictgraph)和数学编程的图案分割方法。冲突图由顶点和边缘(edge)构成。当冲突图被应用于图案分割时,各掩模图案由顶点指示,并且,超出分辨率限度的图案通过边缘连接。此外,图案被以如下方式分割:共用边界(边缘)的两个区域的掩模号码是不同的。该过程使用整数规划。
另一方面,根据向较低k1值的趋势,已变得难以通过使用在X方向和Y方向上延伸的常规的二维布局图案逼真地将希望的图案转印到晶片上。因此,近年来,已经开发了称为一维布局技术的电路图案的制造方法,诸如在“Low k1Logic Design using Gridded DesignRules”,Michael C.Smayling等,Proc.of SPIE Vol.6925(2008)中讨论的技术。根据该一维布局技术,形成单间距线和空间(L/S)图案。然后,在多个位置处,具有相同尺寸的孔图案或切割图案的多个图案要素在规则的网格上被曝光。随后,在图案要素处切割单间距L/S图案并制造电路图案。根据该方法,不仅与常规的二维图案相比减少了曝光面积,而且可以更容易地执行曝光处理。
根据美国专利申请公开No.2007/0031740和美国专利申请公开No.2011/0078638,基于在X方向和Y方向上延伸的二维布局图案执行图案分割。根据美国专利申请公开No.2007/0031740,需要对于所有的二维布局图案确定目标图案和其它的图案是否适用于分割规则。因此,在计算中需要长的时间。此外,根据美国专利申请公开No.2011/0078638,为了产生冲突图,需要对于所有的二维布局图案计算图案之间的距离。因此,长的计算时间是必需的。
此外,以前不存在美国专利申请公开No.2007/0031740和美国专利申请公开No.2011/0078638中讨论的图案分割方法应用于一维布局的孔图案或切割图案的多个图案要素的情况。即使该图案分割方法实际应用于多个图案要素,仍必须通过使用该多个图案要素的数据计算所有图案要素之间的距离并确定所获得的距离是否满足距离的约束条件。因此,长的计算时间是必需的。
发明内容
本发明针对可用于在更短的时间内通过分割包含多个图案要素的图案产生掩模数据的掩模数据产生方法。
根据本发明的一个方面,提供了一种掩模数据产生方法,该掩模数据产生方法用于通过使用计算机产生用于多重构图的包含第一掩模和第二掩模的多个掩模的数据,该多重构图用于通过使用第一掩模将基板曝光并然后通过使用第二掩模将基板曝光,该方法包括:获得包含多个图案要素的图案的数据;通过使用获得的图案的数据将图案的区域分成多个部分(section)以使得各图案要素被布置在各部分中,并产生包含指示各部分中的图案要素的有无的信息的地图数据(mapdata);通过使用约束条件和地图数据对于包含图案要素的各部分设定多条掩模个体信息中的一条掩模个体信息,该约束条件禁止在包含一个部分及其周围的部分的约束区域中设定相同掩模个体信息;和通过使用设定的掩模个体信息产生与多条掩模个体信息对应的多个掩模的数据。
参照附图阅读示例性实施例的以下的详细描述,本发明的其它特征将变得清晰。
附图说明
图1是示出根据本发明的第一示例性实施例的掩模数据的产生方法的流程图。
图2A和图2B分别示出图案和地图数据。
图3示出约束区域。
图4A、图4B和图4C示出掩模号码的设定例子。
图5示出不被转换成地图数据的经受图案分割的多边形数据的常规的例子。
图6示出要被分割的图案的例子。
图7是示出根据本发明的第二示例性实施例的掩模数据的产生方法的流程图。
图8示出冲突图的例子。
具体实施方式
本发明可用于产生用于各种器件的制造和微观结构的掩模(原始板)的图案的数据,这些器件包含诸如集成电路(IC)和大规模集成(LSI)电路的半导体芯片、诸如液晶面板的显示器件、诸如磁头的检测元件和诸如电荷耦合器件(CCD)传感器的图像传感器。
首先,描述根据第一示例性实施例的掩模数据产生方法。图1是示出根据第一示例性实施例的掩模数据的产生方法的流程图。产生方法由诸如计算机的信息处理装置执行。根据该处理,产生用于曝光基板以使得将掩模图案的图像转印到基板的曝光装置(光刻装置)的掩模的数据。
在步骤S101中,计算机获取要被分割的图案的数据。图2A示出用于一维布局技术的孔图案或切割图案。在图2A中,图案2包括分别具有相同的矩形形状的多个图案要素20。根据本实施例,图案2被分成例如第一掩模、第二掩模和第三掩模的多个掩模的图案。一般地,用于在掩模上形成图像的布局图案的数据被转换成例如GDSII格式的多边形数据并被存储。计算机获得图案2的多边形数据。
在步骤S102中,计算机将多边形数据格式的图案2的数据转换成包含多个网格(或任何形式的部分)21的地图数据。在图2B中示出地图数据的例子。图案2的区域被分割成具有相同的宽度的多个方形(或任何形式的部分)21,使得图案要素20中的每一个被布置在方形21中的一个中。然后,对于方形21中的每一个,向包含图案要素20的方形分配“1”,并且向不包含图案要素20的方形分配“0”。由于孔图案或切割图案的图案要素20中的每一个被设计为基于网格设计规则适配入网格中,因此,图案要素20中的每一个与具有相同的宽度的方形21中的每一个一一应对。以这种方式,图案2的数据被转换成包含指示方形21中的每一个中的图案要素20的有/无的信息的地图数据。各方形的形状不限于矩形,并且,可使用任意的形状,只要各图案要素与各形状对应即可。此外,作为地图数据,可以使用如下网格地图数据,在该网格地图数据中,通过使诸如各方形的中心的位置与网格的交点匹配利用网格的各交点的坐标表达图案要素20中的每一个的布置。
在步骤S103中,计算机确定掩模个体信息的设定的约束条件。将参照图3描述约束条件的确定方法。首先,包含一个方形301和方形301周围的方形302的区域被设为约束区域。在图3中,约束区域包含一个方形301(由★表示)和方形301的上下左右、斜上和斜下的方形302(由×表示)。在该约束区域中,由于方形被紧密布置,因此,如果在一个掩模上形成这些方形的图案要素并通过使用掩模执行曝光,那么会降低图案要素的分辨率。因此,约束条件被应用于该约束区域。根据该约束条件,在约束区域中的各方形中禁止使用相同掩模个体信息。
掩模个体信息为例如掩模的号码数据或颜色数据。掩模号码是与各掩模对应的各个体的个体号码,诸如1、2或3。约束区域中的方形不限于关于目标方形的上下左右、斜上和斜下的方形,并且可包含分辨率性能降低的任意位置处的方形。例如,可在约束区域中包含与作为评价目标的方形相距三个方形的位置处的方形。
在步骤S104中,计算机从多个方形选择一个方形作为评价目标。在选择方形时,计算机选择包含图案要素21中的一个的方形,该方形是具有值“1”的方形。例如,计算机选择图4A所示的方形401。在步骤S105中,计算机获得在方形401位于中心的约束区域402中已设定的掩模个体信息。在步骤S106中,计算机对于作为评价目标的方形401设定与约束区域402中已设定的掩模个体信息不同的掩模个体信息。
将参照图4B描述已确定掩模个体信息(掩模号码)中的一些的情况。如果方形404是评价目标的方形,那么约束区域405将是约束区域。由于已在约束区域405中使用掩模号码“1”,因此将对于方形404设定掩模号码“2”。
在步骤S107中,计算机确定在包含图案要素21的多个方形中是否存在没有掩模个体信息的方形。如果存在没有掩模个体信息的方形(在步骤S107中为是(YES)),那么处理返回步骤S104,并且,选择作为要设定掩模个体信息的不同的评价目标的方形。然后,重复步骤S105~S107。虽然在步骤S104中选择作为具有值“1”的方形的具有图案要素21的方形并且选择所选择的方形设定于中心的区域作为约束区域,但是,方形的选择不限于这种例子。例如,不管是否存在图案要素,都可依次选择所有的方形,并且,可通过将所选择的方形设定在中心来设定约束区域。如果不存在没有掩模个体信息的方形(在步骤S107中为否(NO)),那么处理结束。
以这种方式,对于包含图案要素21的所有方形设定掩模个体信息,并且,输出数据。图4C示出对于包含图案要素21的所有方形都设定了掩模个体信息的地图数据。在图4C中,对于各方形设定掩模个体信息的掩模号码。
根据掩模个体信息产生掩模图案的数据,并且,根据产生的数据将图案2分成多个掩模的图案。更准确地说,如图4C所示,图案2被分成包含与掩模号码“1”对应的图案要素的第一掩模、包含与掩模号码“2”对应的图案要素的第二掩模和包含与掩模号码“3”对应的图案要素的第三掩模的图案。
存在多种用于在步骤S106中设定掩模个体信息的方法。例如,存在分配在约束区域中未使用的掩模号码中的最小号码的方法。根据图4B中的例子,例如,在确定作为评价目标的方形404的掩模号码时,由于已在约束区域405中使用了掩模号码“1”,因此,对于方形404设定作为未使用的掩模号码中的最小掩模号码的“2”。此外,存在如下方法,该方法在确定约束区域中未使用的掩模号码中的最大掩模号码(至少为2)之后随机选择小于等于该最大掩模号码的一个号码。例如,根据图4B中的例子,在确定作为评价目标的方形404的掩模号码时,由于已在约束区域405中使用掩模号码“1”,因此,如果最大预定掩模号码是“3”,那么随机确定“2”或“3”作为方形404的掩模号码。该方法表达为随机数字方法。
将参照图5描述如下情况,其中如常规执行的那样在不将多边形数据转换成地图数据的情况下将多边形数据分割成图案。首先,如图5所示,为了确定成为评价目标的图案要素501的掩模号码,计算图案要素501的中心与所有周围图案要素中的每一个的中心之间的距离。然后,确定不满足图案要素之间的距离的约束条件的图案要素。此外,确定是否已对于不满足约束条件的图案要素设定掩模个体信息。如果已设定掩模个体信息,那么将对于图案要素501设定与已设定的掩模个体信息不同的掩模个体信息。作为评价目标的图案要素501周围的图案要素的数量越多,则计算距离所花费的时间越长。
另一方面,根据本实施例,由于多边形数据被转换其中各图案要素与各方形相关联的地图数据并且基于地图数据设定有限面积的约束区域,因此,可避免不必要地计算所有图案要素的距离,并且,可减少计算时间。
图6示出5600个矩形图案要素。当通过使用常规的方法对于不满足距离的约束条件的各方形设定不同的掩模个体信息时,在不将多边形数据转换成地图数据并计算图案要素的中心位置之间的距离的情况下,计算时间为4.99秒。另一方面,当如本实施例那样将多边形数据转换成地图数据并根据随机数字方法设定掩模号码时,计算时间为0.51秒。因此,计算时间减少到约10%。
下面,将描述本发明的第二示例性实施例。图7是示出根据第二示例性实施例的掩模数据的产生方法的流程图。
在步骤S701中,计算机获取要被分割的图案的数据。在步骤S702中,计算机将多边形数据格式的图案的数据转换成被分割成多个方形的地图数据。在步骤S703中,计算机确定约束条件。步骤S701~S703与根据第一示例性实施例的步骤S101~S103类似。
在步骤S704中,计算机基于地图数据产生冲突图。根据冲突图,通过使用顶点表达图案要素,并且,通过边缘连接超出分辨率限度的顶点。首先,选择包含图案要素的一个方形。然后,在包含选择的方形的约束区域中,选择的方形和包含图案要素的方形通过边缘连接。这对于包含图案要素的所有方形被执行。该图的边缘的一端处的掩模个体信息需要与另一端处的掩模个体信息不同。以这种方式,设定关于掩模个体信息的设定的约束条件。图8示出图2B所示的地图数据的冲突图。它是通过使用图3所示的约束区域获得的。
在步骤S705中,计算机通过使用整数规划设定掩模个体信息。以以下的数学表达式表达目标是使掩模的数量最小化的整数规划的例子。
(1)变量的描述
j:掩模号码1≤j≤m
m:最大掩模号码
yj:表示是否要使用掩模号码j的二进制变量,0:使用,1:不使用
i:图案要素号码
xij:表示是否对于图案要素号码i要使用掩模号码j的二进制变量,0:使用,1:不使用
(2)数学表达式的描述
代价函数(目标函数)表达如下:
最小化
Figure BDA00003302626500081
这意味着要使用的掩模号码的数量要被最小化。
Σ j = 1 m y j - - - ( 7 )
由于数学式(7)等于掩模号码的数量,因此,如果掩模号码的数量从“2”增加到“3”,那么数学式(7)的值从“2”变为“3”。掩模号码的数量是通过分割图案形成的掩模的数量。因此,从掩模成本的观点看,将图案分成更少数量的掩模是重要的。
通过下式表达约束条件:
y1≥y2≥......≥ym        (8)
Σ j = 1 m x ij = 1 , ( ∀ i ) - - - ( 9 )
x ij ≤ y j , ( ∀ i , ∀ j ) - - - ( 10 )
x ij + x i ′ j ≤ 1 , ( ∀ j ) - - - ( 11 )
通过下式表达边界条件:
y1=1                     (12)
数学式(8)表示需要以升序分配掩模号码的约束条件。它是如下约束条件,即如果不使用第一掩模号码(y1=0),那么防止使用第二掩模号码(y2=1)。
数学式(9)表示对于作为第i个图案要素的xi仅要设定一个掩模号码。它是防止对于第i个图案要素设定第一掩模号码和第二掩模号码两者的约束条件。
数学式(10)表示将不通过使用未被使用的掩模号码设定掩模号码。换句话说,它是防止在未使用第j个掩模号码(yi=0)时对于第i个图案要素使用第j个掩模号码(xij=1)的约束条件。
数学式(11)表示基于冲突图的图案的约束条件。当通过线段连接第i个图案和第i′个图案时,使用该约束条件。换句话说,当不应分配相同的掩模号码时,使用它。因此,该约束条件不被应用于所有图案要素。对于一个约束区域内的图案要素设定该约束条件。
关于边界条件,将如数学式(12)表示的那样使用第一掩模号码。
在步骤S705中,计算机在整数规划的执行软件中输入上述的数学式,执行计算,并设定掩模个体信息。然后,计算机输出添加了掩模个体信息的方形的数据。
根据本示例性实施例,当产生多个掩模的图案的数据时在更短的时间内分割图案。
也可通过如下方式实现上述的示例性实施例,即经由网络或各种类型的存储介质向系统或装置供给实现上述的示例性实施例的各功能的软件程序,并且,系统或装置中的计算机(或CPU或MPU)读取和执行存储于这种存储介质中的程序。
在掩模绘制装置中输入如上面描述的那样产生的掩模的数据,并且,制造多个掩模。在曝光装置的掩模台架上安装制造的掩模,并且,通过照射光学系统照射它。根据该照射,在晶片上曝光掩模图案的图像。在完成使用制造掩模中的一个的晶片的曝光之后,通过使用不同的掩模曝光晶片的同一层。以这种方式,可通过多重构图在晶片的一个层上形成图案。
下面,将描述诸如液晶显示器件的器件的制造方法。液晶显示器件制造过程包括透明电极的形成过程。透明电极形成过程包括通过气相沉积向具有透明导电涂层的玻璃基板施加感光材料、在曝光装置上设定如上面描述的那样制造的掩模并曝光施加了感光材料的玻璃基板、以及显影玻璃基板。
在上述的曝光装置中,照射光学系统用来自光源的光照射掩模,以通过投影光学系统等将在掩模上形成的电路图案转印到晶片上。但是,示例性实施例不限于这种曝光装置。曝光装置可以是被配置为通过使在模子上形成的图案与在基板上施加的树脂相互接触并然后使树脂固化或硬化而在基板上形成图案的压印装置。在这种情况下,经分割的掩模图案的数据与在模子上形成的图案对应。另外,在示例性实施例中描述的曝光装置可以是被配置为用电荷粒子束(电子束)在基板上执行绘制的装置。在这种情况下,基于经分割的掩模图案的数据控制被配置为执行绘制的装置。此外,可通过对于各分割的掩模图案组合使用上述的各种装置形成图案的图像。
除了液晶显示器件的制造以外,上述的使用曝光装置的器件制造方法也适于供诸如半导体器件的器件使用。该方法可包括在曝光装置上安装如上面描述的那样制造的掩模、曝光施加了感光材料的基板并显影被照射的基板。此外,器件制造方法可包括诸如氧化、成膜、气相沉积、掺杂、平坦化、蚀刻、抗蚀剂剥离、切割、接合和封装的其它已知的处理。
也可通过读出并执行记录于存储介质(例如,非暂态计算机可读存储介质)上的计算机可执行指令以执行上述的本发明的实施例中的一个或更多个的功能的系统或装置的计算机、以及通过由系统或装置的计算机通过例如从存储介质读出并执行计算机可执行指令以执行上述的实施例中的一个或更多个的功能而执行的方法,实现本发明的实施例。计算机可包括中央处理单元(CPU)、微处理单元(MPU)或其它电路中的一个或更多个,并且可包括单独的计算机或单独的计算机处理器的网络。可例如从网络或存储介质向计算机提供计算机可执行指令。存储介质可包括例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算系统的存储器、光盘(诸如紧致盘(CD)、数字通用盘(DVD)或蓝光盘(BD)TM))、闪存器件和存储卡等中的一个或更多个。
虽然已参照示例性实施例说明了本发明,但应理解,本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式和等同的结构和功能。

Claims (13)

1.一种掩模数据产生方法,所述掩模数据产生方法用于产生用于多重构图的包含第一掩模和第二掩模的多个掩模的数据,该多重构图用于通过使用第一掩模将基板构图并然后通过使用第二掩模将所述基板构图,该方法包括:
获得包含多个图案要素的图案的数据;
通过使用获得的图案的数据将图案的区域分成多个部分以使得各图案要素被布置在各部分中,并产生包含指示各部分中的图案要素的有无的信息的地图数据;
通过使用约束条件和所述地图数据,对于包含图案要素的每一部分设定多条掩模个体信息中的一条掩模个体信息,所述约束条件禁止在包含一个部分及其周围的部分的约束区域中设定相同掩模个体信息;和
通过使用设定的掩模个体信息产生与所述多条掩模个体信息对应的所述多个掩模的数据。
2.根据权利要求1的掩模数据产生方法,其中,所述约束区域是包含一个部分和以所述一个部分为中心的周围部分的区域。
3.根据权利要求1的掩模数据产生方法,其中,所述约束区域是包含一个部分和与所述一个部分相邻的部分的区域。
4.根据权利要求1的掩模数据产生方法,还包括通过对于所述多个部分重复进行如下操作来设定多条掩模个体信息:从所述多个部分选择一个部分,并在包含所选择的部分的约束区域中的包含图案要素的部分中设定与对于所选择的部分设定的掩模个体信息不同的掩模个体信息。
5.根据权利要求1的掩模数据产生方法,还包括设定已被从所述多条掩模个体信息中的不在所述约束区域中使用的掩模个体信息中随机选择的掩模个体信息。
6.根据权利要求1的掩模数据产生方法,还包括通过使用整数规划设定掩模个体信息。
7.根据权利要求6的掩模数据产生方法,还包括设定掩模个体信息,以使得在掩模个体信息的数量在整数规划中被用作代价函数的情况下,代价函数被最小化。
8.根据权利要求6的掩模数据产生方法,还包括:如果多个部分中的包含图案要素的部分被设定为顶点,那么通过在禁止设定相同掩模个体信息的约束区域中通过边缘连接顶点来设定约束条件,并且通过使用整数规划设定掩模个体信息以使得在通过边缘连接的顶点的部分中不设定相同掩模个体信息。
9.根据权利要求1的掩模数据产生方法,其中,掩模个体信息是号码数据或颜色数据。
10.一种导致计算机执行根据权利要求1~9中的任一项的掩模数据产生方法的程序。
11.一种用于执行根据权利要求1~9中的任一项的掩模数据产生方法的信息处理装置。
12.一种光刻装置,该光刻装置用于通过使用在第一掩模上形成的图案和在第二掩模上形成的图案在多重构图中将基板构图,所述多重构图用于通过使用第一掩模将基板构图并然后通过使用第二掩模将所述基板构图,
其中,包含第一掩模和第二掩模的多个掩模的数据是通过掩模数据产生方法产生的,并且,
其中,所述掩模数据产生方法包括:
获得包含多个图案要素的图案的数据;
通过使用获得的图案的数据将图案的区域分成多个部分以使得各图案要素被布置在各部分中,并产生包含指示各部分中的图案要素的有无的信息的地图数据;
通过使用约束条件和所述地图数据,对于包含图案要素的每一部分设定多条掩模个体信息中的一条掩模个体信息,所述约束条件禁止在包含一个部分及其周围的部分的约束区域中设定相同掩模个体信息;和
通过使用设定的掩模个体信息产生与所述多条掩模个体信息对应的所述多个掩模的数据。
13.一种包括通过使用光刻装置将基板构图并且显影构图的基板的器件制造方法,
其中,光刻装置通过使用在第一掩模上形成的图案和在第二掩模上形成的图案在多重构图中将基板构图,所述多重构图用于通过使用第一掩模将基板构图并然后通过使用第二掩模将基板构图,
其中,包含第一掩模和第二掩模的多个掩模的数据是通过掩模数据产生方法产生的,并且,
其中,所述掩模数据产生方法包括:
获得包含多个图案要素的图案的数据;
通过使用获得的图案的数据将图案的区域分成多个部分以使得各图案要素被布置在各部分中,并产生包含指示各部分中的图案要素的有无的信息的地图数据;
通过使用约束条件和所述地图数据,对于包含图案要素的每一部分设定多条掩模个体信息中的一条掩模个体信息,所述约束条件禁止在包含一个部分及其周围的部分的约束区域中设定相同掩模个体信息;和
通过使用设定的掩模个体信息产生与所述多条掩模个体信息对应的所述多个掩模的数据。
CN2013102201180A 2012-06-05 2013-06-05 掩模数据产生方法 Pending CN103473384A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-128134 2012-06-05
JP2012128134 2012-06-05
JP2013104297A JP5665915B2 (ja) 2012-06-05 2013-05-16 マスクデータ作成方法
JP2013-104297 2013-05-16

Publications (1)

Publication Number Publication Date
CN103473384A true CN103473384A (zh) 2013-12-25

Family

ID=49798232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102201180A Pending CN103473384A (zh) 2012-06-05 2013-06-05 掩模数据产生方法

Country Status (2)

Country Link
KR (1) KR20130136922A (zh)
CN (1) CN103473384A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102108390B1 (ko) 2019-12-09 2020-05-07 주식회사 태우이엔지 탈착식 베이 파티션용 포스트바

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW562993B (en) * 2001-07-30 2003-11-21 Nec Electronics Corp Mask lithography data generation method
TW201102849A (en) * 2009-07-06 2011-01-16 Univ Nat Taiwan Method for resolving layout and configured for use with dual-pattern lithography

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW562993B (en) * 2001-07-30 2003-11-21 Nec Electronics Corp Mask lithography data generation method
TW201102849A (en) * 2009-07-06 2011-01-16 Univ Nat Taiwan Method for resolving layout and configured for use with dual-pattern lithography

Also Published As

Publication number Publication date
KR20130136922A (ko) 2013-12-13

Similar Documents

Publication Publication Date Title
US7716628B2 (en) System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects
KR101699134B1 (ko) 비인쇄 더미 피쳐들을 갖는 집적 회로의 제조 방법
US20040063000A1 (en) Chromeless phase mask layout generation
TWI485509B (zh) 圖案產生方法
CN103365072B (zh) 用于生成掩模图案的方法
US9520299B2 (en) Etch bias control
JP5808406B2 (ja) 集積回路レイアウト内のリソグラフィック結合パターンの迅速評価方法
US6907596B2 (en) Mask data generating apparatus, a computer implemented method for generating mask data and a computer program for controlling the mask data generating apparatus
JP2010079184A (ja) パタンデータの作成方法およびパタンデータ作成プログラム
EP2113109B1 (en) Simulation site placement for lithographic process models
CN101908470B (zh) 在半导体装置中形成图案的方法及系统、以及半导体装置
JP2010016044A (ja) 設計レイアウトデータ作成方法および半導体装置の製造方法
US20150178431A1 (en) Mask pattern generation method
US20030093766A1 (en) Alternating phase shift mask design with optimized phase shapes
KR20170048281A (ko) 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법
JP5071785B2 (ja) マスクパターン形成方法
US9547230B2 (en) Method for evaluating optical image of pattern, recording medium, and information processing apparatus
CN103473384A (zh) 掩模数据产生方法
TWI474105B (zh) 遮罩資料產生方法
US8943446B2 (en) Generation method, storage medium and information processing apparatus
US7056628B2 (en) Mask for projecting a structure pattern onto a semiconductor substrate
JP2011197304A (ja) マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム
JP6701924B2 (ja) フォトマスクにおけるパターンデータの生成方法及びそのためのプログラム並びにそれを用いたフォトマスク及びマイクロレンズの製造方法
JP5980065B2 (ja) マスクデータの作成方法、プログラム、情報処理装置、マスク製造方法、露光方法及びデバイス製造方法
US9152037B2 (en) Pattern correction method, storage medium, information processing apparatus, method of manufacturing mask, exposure apparatus, and method of manufacturing device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131225