CN105843976B - 用于修改后的芯片设计的冗余填充方法 - Google Patents
用于修改后的芯片设计的冗余填充方法 Download PDFInfo
- Publication number
- CN105843976B CN105843976B CN201510021301.7A CN201510021301A CN105843976B CN 105843976 B CN105843976 B CN 105843976B CN 201510021301 A CN201510021301 A CN 201510021301A CN 105843976 B CN105843976 B CN 105843976B
- Authority
- CN
- China
- Prior art keywords
- redundancy
- filling
- chip
- domain
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种用于修改后的芯片设计的冗余填充方法，所述冗余填充方法包括：将修改后的芯片设计的版图与用于修改前的芯片的冗余填充的版图合并以生成第一完整芯片版图，并对所述第一完整芯片版图进行设计规则检查；将所述第一完整芯片版图中违反设计规则的冗余去除，形成第二芯片版图；以及在所述第二芯片版图的更新区域重新插入冗余金属。本发明所提供的用于修改后的芯片设计的冗余填充方法基于先前的冗余填充方案，能够减少设计修改对原有冗余填充的改动，减少需要重出的光罩，从而降低成本。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种用于修改后的芯片设计的冗余填充(dummy fill)方法。
背景技术
在制造工艺中，化学机械抛光(CMP)是一种用来实现晶圆平坦化的技术。虽然CMP具有良好的平坦化效果，但是由于下层版图图形密度的不均匀，会导致抛光后电介质厚度的变化不均匀。冗余填充是应用非常广泛的CMP平坦化增强技术。
当修改一层或几层金属层的设计时，需要重出这一层或多层的金属/通孔的光罩(mask)，因此也需要对被修改层再次进行冗余填充。在现有的方案中，对被修改层的冗余填充是舍弃先前的冗余填充方案，对被修改层全部重新进行冗余填充，导致需要重出的光罩较多，成本较高。
发明内容
针对现有技术的不足，本发明提供一种用于修改后的芯片设计的冗余填充方法，所述冗余填充方法包括：将修改后的芯片设计的版图与用于修改前的芯片的冗余填充的版图合并以生成第一完整芯片版图，并对所述第一完整芯片版图进行设计规则检查(DesignRule Check,DRC)；将所述第一完整芯片版图中违反设计规则的冗余去除，形成第二芯片版图；以及在所述第二芯片版图的更新区域重新插入冗余金属。
在本发明的一个实施例中，所述冗余填充方法进一步包括：基于被修改层新插入的冗余金属与下层的原有冗余金属的重叠部分插入新的冗余金属穿孔(via)。
在本发明的一个实施例中，所述冗余填充方法进一步包括：基于被修改层新插入的冗余金属与上层的原有冗余金属的重叠部分插入新的冗余金属穿孔。
在本发明的一个实施例中，所述冗余填充方法进一步包括：在所述第二芯片版图的更新区域重新插入冗余金属之后再次进行设计规则检查。
在本发明的一个实施例中，所述冗余填充方法进一步包括：经过所述再次进行的设计规则检查，如果存在违反设计规则的冗余，则重复进行将违反设计规则的冗余去除的步骤和在修改过的区域重新插入冗余填充的步骤，直到不再存在违反设计规则的冗余。
在本发明的一个实施例中，所述违反设计规则的冗余包括金属冗余和穿孔冗余。
在本发明的一个实施例中，所述芯片为已经下线(tape-out)的芯片。
在本发明的一个实施例中，所述芯片为28纳米工艺的芯片。
在本发明的一个实施例中，所述冗余填充方法能够应用于已经下线的、65纳米以下工艺的芯片。
本发明所提供的用于修改后的芯片设计的冗余填充方法基于先前的冗余填充方案，能够减少设计修改对原有冗余填充的改动，减少需要重出的光罩，从而降低成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明一个实施例的用于修改后的芯片设计的冗余填充方法的流程图；
图2示出了现有的对修改后的芯片设计的冗余填充方法导致芯片出现异常情况的示例；
图3示出了根据本发明一个实施例的用于修改后的芯片设计的冗余填充方法的示例；以及
图4示出了根据本发明一个实施例的用于修改后的芯片设计的冗余填充方法的另一个示例。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
对于已经tape-out的芯片，为了优化设计可能需要进行某些层的设计修改，因此需要重新出光罩量产。相应地，需要对芯片的被修改层进行再次的冗余填充。
本发明的实施例提供一种用于修改后的芯片设计的冗余填充方法，该方法不舍弃先前的冗余填充方案，而是在原有的冗余填充的基础上进行改动，可以减少重出的光罩，从而降低成本。图1示出了根据本发明一个实施例的用于修改后的芯片设计的冗余填充方法100的流程图。如图1所示，方法100包括以下步骤：
步骤101：将修改后的芯片设计的版图与用于修改前的芯片的冗余填充的版图合并以生成第一完整芯片版图，并对第一完整芯片版图进行设计规则检查；
步骤102：将第一完整芯片版图中违反设计规则的冗余去除，形成第二芯片版图；
步骤103：在第二芯片版图的更新区域重新插入冗余金属。
其中，在步骤101中，将先前的冗余填充方案用于修改后的芯片设计，再进行设计规则检查。具体地，将修改后的芯片设计的版图与用于修改前的芯片的冗余填充的版图合并，输出第一完整芯片版图full chip gds1。然后，对第一完整芯片版图full chip gds1进行设计规则的物理验证，例如验证单层的宽度是否小于固定值、层与层之间的距离是否小于固定值等。
在步骤102中，将违反设计规则的冗余部分去除，去除的冗余可以包括金属冗余和/或穿孔冗余。将违反设计规则的冗余去除后，可以输出第二芯片版图chip2，包括剩余的冗余填充dummy 1。
在步骤103中，可以基于第二芯片版图chip2在更新区域重新插入冗余金属，并且输出新插入的冗余填充dummy 2。新插入的冗余填充可以包括冗余金属和冗余穿孔。
dummy 1和dummy 2整合在一起即为用于修改后的芯片的冗余填充。将dummy 1、dummy 2以及修改后的设计版图整合在一起即为修改后的完整芯片版图。这样，在原有的冗余填充的基础上添加新的冗余填充，可以减少重出的光罩，从而降低成本。
优选地，方法100还可以包括步骤104：基于被修改层新插入的冗余金属与下层或上层的原有冗余金属的重叠部分插入新的冗余金属穿孔。
在现有的用于修改后的芯片设计的冗余填充方法中，由于是基于新的设计实施全新的冗余填充，因此可能链接了上层或下层的穿孔导致了短路情况，如图2所示。
根据本发明的实施例的上述方法，基于被修改层新插入的冗余金属与其下层或其上层的原有冗余金属的重叠部分插入新的冗余金属穿孔，则可以避免出现这种短路情况。图3和图4分别示出了根据本发明实施例的冗余填充方法基于被修改层新插入的冗余金属与其下层、以及与其上层的原有冗余金属的重叠部分插入新的冗余金属穿孔的示例。
此外，由于根据本发明的实施例的用于修改后的芯片设计的冗余填充方法是在先前的冗余填充的基础上添加新的冗余填充，因此大大降低了新的冗余填充可能带来的开路、短路等不良影响，提高了产品良率。
进一步地，方法100还可以包括步骤105：再次进行设计规则检查。这样可以进一步减少可能出现的违反设计规则的冗余。优选地，可以不断重复设计规则检查、去除违反设计规则的冗余、以及在修改过的区域重新插入冗余填充的步骤，直到不再存在违反设计规则的冗余，从而得到包括最佳冗余填充的芯片版图。
如本领域普通技术人员所熟知的，化学机械研磨对65纳米以下的工艺显得越来越重要，厚度和形貌的变动会对芯片良率和性能造成恶劣影响。因此，插入冗余金属在设计时就得慎重考虑。根据本发明实施例的用于修改后的芯片设计的冗余填充方法基于原有的冗余填充，而非进行全新的冗余填充，因此相对减少了新的冗余填充的数量，从而相对减低了设计冗余填充的难度，因此该方法使用在40纳米以下例如28纳米工艺制造的已经tape-out的硅片上更能体现出其益处。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种用于修改后的芯片设计的冗余填充方法，其特征在于，所述冗余填充方法包括：
将修改后的芯片设计的版图与用于修改前的芯片的冗余填充的版图合并以生成第一完整芯片版图，并对所述第一完整芯片版图进行设计规则检查；
将所述第一完整芯片版图中违反设计规则的冗余去除，形成第二芯片版图；以及
在所述第二芯片版图的更新区域重新插入冗余金属，所述更新区域为所述第一完整芯片版图中去除了所述违反设计规则的冗余的区域。
2.如权利要求1所述的冗余填充方法，其特征在于，所述冗余填充方法进一步包括：
基于被修改层新插入的冗余金属与下层的原有冗余金属的重叠部分插入新的冗余金属穿孔。
3.如权利要求1所述的冗余填充方法，其特征在于，所述冗余填充方法进一步包括：
基于被修改层新插入的冗余金属与上层的原有冗余金属的重叠部分插入新的冗余金属穿孔。
4.如权利要求1所述的冗余填充方法，其特征在于，所述冗余填充方法进一步包括：在所述第二芯片版图的更新区域重新插入冗余金属之后再次进行设计规则检查。
5.如权利要求4所述的冗余填充方法，其特征在于，所述冗余填充方法进一步包括：经过所述再次进行的设计规则检查，如果存在违反设计规则的冗余，则重复进行将违反设计规则的冗余去除的步骤和在修改过的区域重新插入冗余金属的步骤，直到不再存在违反设计规则的冗余。
6.如权利要求1所述的冗余填充方法，其特征在于，所述违反设计规则的冗余包括金属冗余和穿孔冗余。
7.如权利要求1所述的冗余填充方法，其特征在于，所述芯片为已经下线的芯片。
8.如权利要求1所述的冗余填充方法，其特征在于，所述芯片为28纳米工艺的芯片。
9.如权利要求1所述的冗余填充方法，其特征在于，所述冗余填充方法用于已经下线的、65纳米以下工艺的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510021301.7A CN105843976B (zh) | 2015-01-15 | 2015-01-15 | 用于修改后的芯片设计的冗余填充方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510021301.7A CN105843976B (zh) | 2015-01-15 | 2015-01-15 | 用于修改后的芯片设计的冗余填充方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105843976A CN105843976A (zh) | 2016-08-10 |
| CN105843976B true CN105843976B (zh) | 2019-03-08 |
Family
ID=56580697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510021301.7A Active CN105843976B (zh) | 2015-01-15 | 2015-01-15 | 用于修改后的芯片设计的冗余填充方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105843976B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106601644B (zh) * | 2016-12-06 | 2019-07-02 | 武汉新芯集成电路制造有限公司 | 一种对闪存单元收缩验证的方法 |
| CN111475994B (zh) * | 2020-03-30 | 2021-04-09 | 安徽省东科半导体有限公司 | 芯片设计中填补环的自动布局方法 |
| CN112598653A (zh) * | 2020-12-25 | 2021-04-02 | 上海华力集成电路制造有限公司 | Eco改版改变冗余图形填充方法、终端设备和存储介质 |
| CN113312873B (zh) * | 2021-05-24 | 2023-03-14 | 海光信息技术股份有限公司 | 一种电路版图设计方法、装置、掩膜板及电子设备 |
| CN113629074B (zh) * | 2021-07-29 | 2022-07-29 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
| CN114722768B (zh) * | 2022-06-08 | 2022-09-30 | 珠海妙存科技有限公司 | 一种芯片虚拟部件设计方法及其装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103164552A (zh) * | 2011-12-13 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 芯片版图的检测方法 |
| CN103311103A (zh) * | 2013-04-28 | 2013-09-18 | 上海华力微电子有限公司 | 半导体芯片的版图图层设计方法及其掩膜板 |
| CN103902789A (zh) * | 2014-04-22 | 2014-07-02 | 上海华力微电子有限公司 | 一种冗余图形的填充方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7996808B2 (en) * | 2007-07-26 | 2011-08-09 | International Business Machines Corporation | Computer readable medium, system and associated method for designing integrated circuits with loop insertions |
-
2015
- 2015-01-15 CN CN201510021301.7A patent/CN105843976B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103164552A (zh) * | 2011-12-13 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 芯片版图的检测方法 |
| CN103311103A (zh) * | 2013-04-28 | 2013-09-18 | 上海华力微电子有限公司 | 半导体芯片的版图图层设计方法及其掩膜板 |
| CN103902789A (zh) * | 2014-04-22 | 2014-07-02 | 上海华力微电子有限公司 | 一种冗余图形的填充方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105843976A (zh) | 2016-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105843976B (zh) | 用于修改后的芯片设计的冗余填充方法 | |
| CN101213489B (zh) | 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法 | |
| US11138359B2 (en) | Method of fabricating a semiconductor device | |
| US7235424B2 (en) | Method and apparatus for enhanced CMP planarization using surrounded dummy design | |
| CA2704707C (en) | Formation of a hybrid integrated circuit device | |
| CN105378565B (zh) | 使用直写光刻的集成电路制造 | |
| CN102799060B (zh) | 虚设图案以及形成虚设图案的方法 | |
| CN103902789A (zh) | 一种冗余图形的填充方法 | |
| CN103309150B (zh) | 版图数据的处理方法 | |
| CN103311103B (zh) | 半导体芯片的版图图层设计方法及其掩膜板 | |
| CN102446756A (zh) | 一种提高硅片金属层图形密度均一性的方法 | |
| KR20160051532A (ko) | 집적 회로 및 그것의 레이아웃을 설계하는 방법 | |
| CN103048873A (zh) | 孔的光学临近效应修正方法 | |
| KR101687458B1 (ko) | 최적화된 패턴 밀도 균일성을 위한 패턴 밀도-이상치-처리에 의한 집적 회로의 제조 방법 | |
| ITMI20100755A1 (it) | Cella di base per implementazione di un ordine di modifica o engineering change order (eco) perfezionata. | |
| CN105374746B (zh) | 一种提升通孔层工艺窗口的方法 | |
| CN102147567A (zh) | 一种基于Cell的层次化光学邻近效应校正方法 | |
| CN102117802A (zh) | 一种化学机械研磨工艺建模的集成电路版图结构 | |
| CN109891414A (zh) | 用于设计虚设图案的系统和方法 | |
| KR20190055748A (ko) | 2차원 비아 필러 구조물들 | |
| CN102446826A (zh) | 金属层冗余金属填充测试光掩模设计和应用 | |
| CN104778287B (zh) | 一种测试版图中数字标记的设计方法 | |
| CN107958112A (zh) | 一种模拟内部版图图形的边缘冗余图形生成方法 | |
| CN104808435B (zh) | 一种opc中双掩膜版的检测方法 | |
| CN103091976A (zh) | 一种提高光掩模板关键尺寸均一性的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |