CN109885853A - 一种层次drc验证结果的全实例反标方法 - Google Patents

一种层次drc验证结果的全实例反标方法 Download PDF

Info

Publication number
CN109885853A
CN109885853A CN201811397514.XA CN201811397514A CN109885853A CN 109885853 A CN109885853 A CN 109885853A CN 201811397514 A CN201811397514 A CN 201811397514A CN 109885853 A CN109885853 A CN 109885853A
Authority
CN
China
Prior art keywords
verification result
read
reactionary slogan
communist poster
coordinate transform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811397514.XA
Other languages
English (en)
Inventor
王超
李帧荣
杨晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huada Empyrean Software Co Ltd
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201811397514.XA priority Critical patent/CN109885853A/zh
Publication of CN109885853A publication Critical patent/CN109885853A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种层次DRC验证结果的全实例反标方法,包括以下步骤:1)读取层次DRC验证结果底层错误图形;2)读取原始版图,获得层次结构,计算底层单元对顶层的坐标变换方式;3)计算验证结果顶层中所有底层实例中对应错误图形;4)反标所有错误图形。本发明通过全实例的反标能够让设计工程师总览全局,避免遗漏错误或修改引出新的错误,从而缩短验证周期。

Description

一种层次DRC验证结果的全实例反标方法
技术领域
本发明涉及半导体集成电路自动化设计领域,主要涉及后端版图设计、层次DRC验证结果以及全版图查错分析。
背景技术
版图设计和验证是集成电路设计流程中重要的一环,高效准确的验证能够有效的提高集成电路设计的效率,极大降低设计失败的风险。然而随着工艺不断的向着纳米级进展,在超大规模乃至甚大规模集成电路设计中,版图规模急剧膨胀,版图验证每一次所需要的时间越来越长。现阶段,主流版图验证工具通常采用层次化验证、并行等技术来加快版图验证,特定的规则检查只需要一个单元内检查一次,所有引用实例不会重复计算。常规版图验证包括设计规则验证和版图与原理图一致性验证。其中对于设计规则验证,每一次设计规则验证之后,设计工程师需要根据验证工具报告的结果对版图进行查错分析,通常用查错工具高亮出错误位置,进而分析出违反设计规则的图形并相应修改版图,但是层次DRC验证结果往往只会输出一个底层单元内部不符合规则的图形,在整个版图上无法清楚知晓所有影响范围。
发明内容
为了解决现有技术存在的不足,本发明的目的在于提供一种层次DRC验证结果的全实例反标方法,解决反标层次DRC验证结果在版图上只能显示单个或者几个错误图形,影响设计工程师分析判断的问题,通过全实例的反标能够让设计工程师总览全局,避免遗漏错误或修改引出新的错误,从而缩短验证周期。
为实现上述目的,本发明提供的层次DRC验证结果的全实例反标方法,包括以下步骤:
1)读取层次DRC验证结果底层错误图形;
2)读取原始版图,获得层次结构,计算底层单元对顶层的坐标变换方式;
3)计算验证结果顶层中所有底层实例中对应错误图形;
4)反标所有错误图形。
进一步地,所述步骤2),是读取具有引用关系的坐标变换方式,递归计算最底层单元对顶层的坐标变换方式。
更进一步地,所述步骤2)进一步包括以下步骤:
21)读取顶层所有引用的实例以及坐标变换方式;
22)对每个读取到的实例,读取下一层实例以及坐标变换方式,并对每一个子实例的坐标变换方式结合上父实例的坐标变换方式;
23)重复步骤22),直至计算到所有底层单元。
为实现上述目的,本发明还提供一种计算机可读存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述的层次DRC验证结果的全实例反标方法的步骤。
本发明在版图设计进行层次DRC验证后,能够根据原始版图层次结构和底层单元坐标变换方式以及层次DRC验证结果,输出版图所有实例错误图形,进行全实例反标高亮,这样在版图上所有底层单元内部相同错误图形都会显示,不会只高亮一个单元错误图形。
因此,本发明能够反标层次DRC验证结果,并且能在版图上高亮所有错误图形,方便了设计工程师对层次DRC验证结果的分析,通过全实例的反标能够让设计工程师总览全局,避免遗漏错误或修改引出新的错误,弥补了层次DRC验证结果的不足。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为根据本发明的层次DRC验证结果的全实例反标方法的流程图;
图2为根据本发明的实施方式的设计单元Cell A的示意图;
图3为根据本发明的实施方式的顶层单元示意图;
图4为普通反标工具高亮结果的示意图;
图5为根据本发明的实施方式的全实例反标高亮结果示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
图1为根据本发明的层次DRC验证结果的全实例反标方法的流程图,下面将参考图1,对本发明的层次DRC验证结果的全实例反标方法进行详细描述。
图2为根据本发明的实施方式的设计单元Cell A的示意图,图3为根据本发明的实施方式的顶层单元示意图。如图3所示,图3的Top Cell(顶层单元)含有两个设计单元CellA的引用。
可以看出,本实例版图和设计规则都做了简化,Top Cell中的两个设计单元CellA的实例,实际应用上层次结构更复杂,坐标变换方式还可以包含旋转和镜面翻转。
假设L1和L2是版图中的所有原始图层,设计规则"checkrule1"检查出所有L2在L1中的图形:
对Top Cell做层次DRC验证后,会得到一个Cell A中的图形,普通的反标工具会根据图形以及Cell A对Top Cell的坐标变换方式,计算出在Top Cell中的图形并高亮反标,图4为普通反标工具高亮结果的示意图。但是Top Cell中右边的Cell A的引用中L2在L1中的图形不会高亮。
本发明的一种层次DRC验证结果的全实例反标方法,首先,在步骤101,读取层次DRC验证结果底层错误图形。
具体结合本实施例,读取到一个位于Cell A中左上角的图形rect;
然后,在步骤102,读取原始版图,获得层次结构,计算底层单元对顶层的坐标变换方式。
在该步骤中,读取对应设计的版图,获取从Top到所有底层的引用关系和坐标变换方式。
其中,在该步骤中只能读取具有引用关系的坐标变换方式,需要递归计算最底层单元到Top(顶层)的坐标变换方式,具体地,包括
1)读取Top所有引用的实例以及坐标变换方式;
2)对每个读取到的实例,读取下一层实例以及坐标变换方式,并对每一个子实例的坐标变换方式结合上父实例的坐标变换方式;
3)重复2),直至计算到所有底层单元。
具体结合本实施例,在本实施例中读取到Top Cell含有2个对Cell A的引用,以及两个实例坐标变换方式:trans_1,trans_2,其中trans_2带有180°的旋转。
在步骤103,计算验证结果顶层中所有底层实例中对应错误图形。
在该步骤中,计算在Top中所有实例中错误图形。
本实施例中为两个图形:rect*trans_1以及rect*trans_2;
在步骤104,反标所有错误图形。
在该步骤中,在Top Cell中反标出所有错误图形,图5为根据本发明的实施方式的全实例反标高亮结果示意图。
本发明还提供了一种计算机可读存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述的层次DRC验证结果的全实例反标方法的步骤,所述层次DRC验证结果的全实例反标方法参见前述部分的介绍,不再赘述。
本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种层次DRC验证结果的全实例反标方法,其特征在于,包括以下步骤:
1)读取层次DRC验证结果底层错误图形;
2)读取原始版图,获得层次结构,计算底层单元对顶层的坐标变换方式;
3)计算验证结果顶层中所有底层实例中对应错误图形;
4)反标所有错误图形。
2.根据权利要求1所述的层次DRC验证结果的全实例反标方法,其特征在于,所述步骤2),是读取具有引用关系的坐标变换方式,递归计算最底层单元对顶层的坐标变换方式。
3.根据权利要求1所述的层次DRC验证结果的全实例反标方法,其特征在于,所述步骤2)进一步包括以下步骤:
21)读取顶层所有引用的实例以及坐标变换方式;
22)对每个读取到的实例,读取下一层实例以及坐标变换方式,并对每一个子实例的坐标变换方式结合上父实例的坐标变换方式;
23)重复步骤22),直至计算到所有底层单元。
4.一种计算机可读存储介质,其上存储有计算机指令,其特征在于,所述计算机指令运行时执行权利要求1至3任一项所述的层次DRC验证结果的全实例反标方法的步骤。
CN201811397514.XA 2018-11-22 2018-11-22 一种层次drc验证结果的全实例反标方法 Pending CN109885853A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811397514.XA CN109885853A (zh) 2018-11-22 2018-11-22 一种层次drc验证结果的全实例反标方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811397514.XA CN109885853A (zh) 2018-11-22 2018-11-22 一种层次drc验证结果的全实例反标方法

Publications (1)

Publication Number Publication Date
CN109885853A true CN109885853A (zh) 2019-06-14

Family

ID=66924949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811397514.XA Pending CN109885853A (zh) 2018-11-22 2018-11-22 一种层次drc验证结果的全实例反标方法

Country Status (1)

Country Link
CN (1) CN109885853A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226084A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 信号线检查方法及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103678742A (zh) * 2012-09-17 2014-03-26 北京华大九天软件有限公司 一种集成电路版图连接错误的高效调试方法
CN103838897A (zh) * 2012-11-26 2014-06-04 北京华大九天软件有限公司 一种集成电路版图验证的层次化天线检查方法
CN104239590A (zh) * 2013-06-21 2014-12-24 北京华大九天软件有限公司 一种集成电路版图验证中的图形结构调整方法
CN104715092A (zh) * 2013-12-17 2015-06-17 北京华大九天软件有限公司 一种层次版图验证中快速建立Label与图形连接关系的方法
US20150302131A1 (en) * 2014-04-22 2015-10-22 Fujitsu Limited Information processing apparatus and back annotation method
CN105095535A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种工艺开发包中参数化单元的drc验证方法
CN107220448A (zh) * 2017-06-06 2017-09-29 北京华大九天软件有限公司 一种导线路径实时计算与检查方法及引擎

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103678742A (zh) * 2012-09-17 2014-03-26 北京华大九天软件有限公司 一种集成电路版图连接错误的高效调试方法
CN103838897A (zh) * 2012-11-26 2014-06-04 北京华大九天软件有限公司 一种集成电路版图验证的层次化天线检查方法
CN104239590A (zh) * 2013-06-21 2014-12-24 北京华大九天软件有限公司 一种集成电路版图验证中的图形结构调整方法
CN104715092A (zh) * 2013-12-17 2015-06-17 北京华大九天软件有限公司 一种层次版图验证中快速建立Label与图形连接关系的方法
US20150302131A1 (en) * 2014-04-22 2015-10-22 Fujitsu Limited Information processing apparatus and back annotation method
CN105095535A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种工艺开发包中参数化单元的drc验证方法
CN107220448A (zh) * 2017-06-06 2017-09-29 北京华大九天软件有限公司 一种导线路径实时计算与检查方法及引擎

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘军宁: "基于14nm工艺GPU中显示模块的物理实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
赵兵等: "基于SKILL语言的自动天线效应修复器设计", 《微电子学》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226084A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 信号线检查方法及设备

Similar Documents

Publication Publication Date Title
US9569345B2 (en) Architectural failure analysis
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
KR20170052672A (ko) 조건부 검증 규칙
US9990458B2 (en) Generic design rule checking (DRC) test case extraction
TW201405306A (zh) 測試用例創建系統及方法
US10354031B2 (en) Information processing by interpenetrating signal transmission channel in design for testability of chip
CN106021014B (zh) 一种内存管理方法及装置
US10997332B1 (en) System and method for computing electrical over-stress of devices associated with an electronic design
US8875064B2 (en) Automated design rule checking (DRC) test case generation
US8762907B2 (en) Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level
CN109885853A (zh) 一种层次drc验证结果的全实例反标方法
US8347260B2 (en) Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage
US11132286B1 (en) Dynamic reordering of test case execution
US20160245861A1 (en) Methods and devices for determining logical to physical mapping on an integrated circuit
CN103646031A (zh) Drc文件的坐标数据对比方法
CN103810107A (zh) web项目的自动化测试方法
CN109543316B (zh) 提取版图不同模块连接关系的方法
US20140281719A1 (en) Explaining excluding a test from a test suite
KR20050061358A (ko) 네트워크 진단 방법, 네트워크 진단을 수행하는 코드를포함하는 컴퓨터 판독 가능 매체 및 시스템
US20090187867A1 (en) Techniques for Verifying Error Detection of a Design Rule Checking Runset
CN105447251B (zh) 一种基于事务类型激励的验证方法
CN105892223A (zh) 一种优化opc验证的方法
CN109492306A (zh) 一种设计规则验证结果的关联层反标方法
JP2016071774A (ja) 検証支援装置、検証支援方法およびコンピュータプログラム
CN105095036B (zh) 一种数据错误定位方法与系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190614

RJ01 Rejection of invention patent application after publication