CN105892223A - 一种优化opc验证的方法 - Google Patents
一种优化opc验证的方法 Download PDFInfo
- Publication number
- CN105892223A CN105892223A CN201610421103.4A CN201610421103A CN105892223A CN 105892223 A CN105892223 A CN 105892223A CN 201610421103 A CN201610421103 A CN 201610421103A CN 105892223 A CN105892223 A CN 105892223A
- Authority
- CN
- China
- Prior art keywords
- opc
- verification
- result
- optimization
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种优化OPC验证的方法,包括:第一步骤:执行版图OPC处理,从而形成版图OPC数据;第二步骤:通过静态随机存储器标注层,使用标准验证规格格式命令,将版图划分为存储单元区域图形以及非存储单元区域图形;第三步骤:利用第一验证规范对所述存储单元区域图形的版图数据进行验证,以得到第一验证结果;第四步骤:利用第二验证规范对所述非存储单元区域图形的版图数据进行验证,以得到第二验证结果。
Description
技术领域
本发明涉及半导体制造领域,更具体地说,本发明涉及一种优化OPC验证的方法。
背景技术
在光刻工艺中,由于光学临近效应(Optical Proximity Effect),设计图形经过曝光之后在晶圆上的实际图形总会略有差异,所以引入光学修正技术(Optical Proximity Correct,OPC)来弥补由光学系统的有限分辨率造成的误差。
随着芯片的技术节点进入几十纳米,OPC技术得到大量广泛的使用,为此OPC工作量也大幅增加,同时版图设计的复杂度以及线宽的逐渐变小,OPC的验证变得越来越复杂,OPC检查所需的时间也越来越久,OPC出版的效率渐渐无法满足工厂的产能需求。
所以,OPC技术面临的一大挑战就是,要在尽可能满足工艺要求的情况下,减少OPC检查所需的时间,从而提高OPC出版效率。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷,提供一种能够优化OPC验证的方法。
为了实现上述技术目的,根据本发明,提供了一种优化OPC验证的方法,包括:
第一步骤:执行版图OPC处理,从而形成OPC版图数据;
第二步骤:通过SRAM(静态随机存储器)标注层,使用SVRF(标准验证规格格式)命令,将版图划分为存储单元区域图形以及非存储单元区域图形;
第三步骤:利用第一验证规范对所述存储单元区域图形的版图数据进行验证,以得到第一验证结果;
第四步骤:利用第二验证规范对所述非存储单元区域图形的版图数据进行验证,以得到第二验证结果。
优选地,所述第一验证规范相对于所述第二验证规范更宽松。
优选地,根据公式Spec1=X*Y%执行第一验证规范的设定,其中,Spec1代表第一验证规范值,X代表已量产的存储单元区域图形最小尺寸,Y代表已经过硅片数据验证的OPC修正误差。
优选地,所述优化OPC验证的方法还包括:
第五步骤:判断所述第一验证结果和所述第二验证结果是否都通过。
在第五步骤判断所述第一验证结果和所述第二验证结果都通过的情况下,执行版图出版。
在第五步骤判断所述第一验证结果或所述第二验证结果都不通过的情况下,返回第一步骤。
优选地,所述存储单元区域图形是SRAM区域图形。
优选地,所述非存储单元区域图形是非SRAM区域图形。
优选地,在第二步骤中,通过SRAM标注层将版图划分为存储单元区域图形以及非存储单元区域图形。
优选地,在第一步骤之后执行第二步骤。
优选地,在第二步骤之后执行第三步骤和第四步骤,在第三步骤和第四步骤完成之后执行第五步骤。
本发明提供了一种优化OPC验证方式,在原有的OPC验证基础上,分开验证SRAM图形区域与非SRAM图形区域。在SRAM图形设计尺寸存在违反设计规则的情况下,采用原有的OPC验证方式,将导致SRAM图形区域有大量的OPC结果需要检查。但是,经硅片数据收集,这些报错点并没有工艺风险。由此,本发明区分了将SRAM区域与非SRAM区域,并针对SRAM区域与非SRAM区域来根据不同的设计规则,设定不同的验证规范,分开对SRAM区域与非SRAM区域进行OPC验证,从而减少OPC检查的报错数目,提高OPC的出版效率。
附图说明
结合附图,并通过参考下面的详细描述,将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征,其中:
图1示意性地示出了根据本发明优选实施例的优化OPC验证的方法的流程图。
需要说明的是,附图用于说明本发明,而非限制本发明。注意,表示结构的附图可能并非按比例绘制。并且,附图中,相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
在SRAM(Static Random Access Memory,静态随机存储器)图形设计尺寸存在违反设计规则的情况下,采用原有的OPC验证方式,将导致SRAM图形区域有大量的OPC结果需要检查。但是,经硅片数据收集,这些报错点并没有工艺风险。由此,本发明通过SRAM标注层,区分了SRAM区域与非SRAM区域,并针对SRAM区域与非SRAM区域来根据不同的设计规则,设定不同的验证规范,分开对SRAM区域与非SRAM区域进行OPC验证,从而减少OPC检查的报错数目,提高OPC的出版效率。
图1示意性地示出了根据本发明优选实施例的优化OPC验证的方法的流程图。
具体地说,如图1所示,根据本发明优选实施例的优化OPC验证的方法包括:
第一步骤S1:执行版图OPC处理,从而形成版图OPC数据;随后执行第二步骤S2。
第二步骤S2:通过SRAM(静态随机存储器)标注层,使用SVRF(标准验证规格格式)命令,将版图划分为存储单元区域图形以及非存储单元区域图形;
具体地,例如,所述存储单元区域图形是SRAM区域图形。具体地,例如,所述非存储单元区域图形是非SRAM区域图形。随后执行第三步骤S3和第四步骤S4。
具体地,优选地,在第二步骤S2中,通过SRAM标注层将版图划分为存储单元区域图形以及非存储单元区域图形。
第三步骤S3:利用第一验证规范对所述存储单元区域图形的版图数据进行验证,以得到第一验证结果;
第四步骤S4:利用第二验证规范对所述非存储单元区域图形的版图数据进行验证,以得到第二验证结果;
优选地,所述第一验证规范相对于所述第二验证规范更宽松。
优选地,根据公式Spec1=X*Y%执行第一验证规范的设定,其中,Spec1代表第一验证规范值,X代表已量产的存储单元区域图形最小尺寸,Y代表已经过硅片数据验证的OPC修正误差。
在第三步骤S3和第四步骤S4之后执行第五步骤S5。
第五步骤S5:判断所述第一验证结果和所述第二验证结果是否都通过;
如果第五步骤S5判断所述第一验证结果和所述第二验证结果都通过,则执行版图出版(第六步骤S6)。
如果第五步骤S5判断所述第一验证结果或所述第二验证结果都不通过,则返回第一步骤S1。
一些关键层次(比如多晶硅层,金属层)的SRAM图形设计尺寸存在违反设计规则的情况,因此在OPC验证中,这些SRAM图形就成为OPC验证报错的来源,尽管OPC处理过程本身并不存在问题。为了避免这些误报点的产生,本发明设计了一种优化OPC验证的方式:将SRAM图形区域与非SRAM图形区域分别验证的方法,减少误报问题,从而降低OPC检查的报错数目,减少OPC检查所需的时间。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种优化OPC验证的方法,其特征在于包括:
第一步骤:执行版图OPC处理,从而形成OPC版图数据;
第二步骤:通过静态随机存储器标注层,使用标准验证规格格式命令,将版图划分为存储单元区域图形以及非存储单元区域图形;
第三步骤:利用第一验证规范对所述存储单元区域图形的版图数据进行验证,以得到第一验证结果;
第四步骤:利用第二验证规范对所述非存储单元区域图形的版图数据进行验证,以得到第二验证结果。
2.根据权利要求1所述的优化OPC验证的方法,其特征在于,所述第一验证规范相对于所述第二验证规范更宽松。
3.根据权利要求1或2所述的优化OPC验证的方法,其特征在于,根据公式Spec1=X*Y%执行第一验证规范的设定,其中,Spec1代表第一验证规范值,X代表已量产的存储单元区域图形最小尺寸,Y代表已经过硅片数据验证的OPC修正误差。
4.根据权利要求1或2所述的优化OPC验证的方法,其特征在于还包括:
第五步骤:判断所述第一验证结果和所述第二验证结果是否都通过;
其中,在第五步骤判断所述第一验证结果和所述第二验证结果都通过的情况下,执行版图出版。
5.根据权利要求1或2所述的优化OPC验证的方法,其特征在于还包括:
在第五步骤判断所述第一验证结果或所述第二验证结果都不通过的情况下,返回第一步骤。
6.根据权利要求1或2所述的优化OPC验证的方法,其特征在于,所述存储单元区域图形是SRAM区域图形。
7.根据权利要求1或2所述的优化OPC验证的方法,其特征在于,所述非存储单元区域图形是非SRAM区域图形。
8.根据权利要求1或2所述的优化OPC验证的方法,其特征在于,在第二步骤中,通过SRAM标注层将版图划分为存储单元区域图形以及非存储单元区域图形。
9.根据权利要求1或2所述的优化OPC验证的方法,其特征在于,在第一步骤之后执行第二步骤。
10.根据权利要求1或2所述的优化OPC验证的方法,其特征在于,在第二步骤之后执行第三步骤和第四步骤,在第三步骤和第四步骤完成之后执行第五步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610421103.4A CN105892223B (zh) | 2016-06-14 | 2016-06-14 | 一种优化opc验证的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610421103.4A CN105892223B (zh) | 2016-06-14 | 2016-06-14 | 一种优化opc验证的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105892223A true CN105892223A (zh) | 2016-08-24 |
CN105892223B CN105892223B (zh) | 2020-04-10 |
Family
ID=56730635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610421103.4A Active CN105892223B (zh) | 2016-06-14 | 2016-06-14 | 一种优化opc验证的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105892223B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109031880A (zh) * | 2018-07-13 | 2018-12-18 | 上海华力集成电路制造有限公司 | Sram版图的opc修正方法 |
CN111967216A (zh) * | 2020-08-25 | 2020-11-20 | 上海华力集成电路制造有限公司 | 晶体管尺寸在线监控的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101213489A (zh) * | 2005-04-26 | 2008-07-02 | 株式会社瑞萨科技 | 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法 |
CN101661219A (zh) * | 2008-08-28 | 2010-03-03 | 中芯国际集成电路制造(上海)有限公司 | 一种修正掩膜版图形的方法和装置 |
CN105159026A (zh) * | 2015-07-29 | 2015-12-16 | 上海华力微电子有限公司 | 栅极区域的光学临近修正验证方法 |
US20150363534A1 (en) * | 2014-06-11 | 2015-12-17 | United Microelectronics Corporation | Method and apparatus for post-opc verification |
-
2016
- 2016-06-14 CN CN201610421103.4A patent/CN105892223B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101213489A (zh) * | 2005-04-26 | 2008-07-02 | 株式会社瑞萨科技 | 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法 |
CN101661219A (zh) * | 2008-08-28 | 2010-03-03 | 中芯国际集成电路制造(上海)有限公司 | 一种修正掩膜版图形的方法和装置 |
US20150363534A1 (en) * | 2014-06-11 | 2015-12-17 | United Microelectronics Corporation | Method and apparatus for post-opc verification |
CN105159026A (zh) * | 2015-07-29 | 2015-12-16 | 上海华力微电子有限公司 | 栅极区域的光学临近修正验证方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109031880A (zh) * | 2018-07-13 | 2018-12-18 | 上海华力集成电路制造有限公司 | Sram版图的opc修正方法 |
CN109031880B (zh) * | 2018-07-13 | 2022-03-18 | 上海华力集成电路制造有限公司 | Sram版图的opc修正方法 |
CN111967216A (zh) * | 2020-08-25 | 2020-11-20 | 上海华力集成电路制造有限公司 | 晶体管尺寸在线监控的方法 |
CN111967216B (zh) * | 2020-08-25 | 2023-11-14 | 上海华力集成电路制造有限公司 | 晶体管尺寸在线监控的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105892223B (zh) | 2020-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150356232A1 (en) | Method and System for Generating a Circuit Design, Method for Calibration of an Inspection Apparatus and Method for Process Control and Yield Management | |
CN101785009B (zh) | 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法 | |
US9064084B2 (en) | Topography driven OPC and lithography flow | |
US8051398B2 (en) | Test method and system for characterizing and/or refining an IC design cycle | |
US9377680B2 (en) | Method and apparatus for integrated circuit layout | |
Tam et al. | Systematic defect identification through layout snippet clustering | |
CN106200273B (zh) | 检测光刻热点的方法 | |
US9898567B2 (en) | Automatic layout modification tool with non-uniform grids | |
CN105159026B (zh) | 栅极区域的光学临近修正验证方法 | |
CN105093809B (zh) | 增强光刻工艺窗口的光学邻近修正方法 | |
US8380478B2 (en) | Statistical evaluation of circuit robustness separating local and global variation | |
KR20060024350A (ko) | 제조능력을 위한 디자인 | |
CN104063559A (zh) | 大规模集成电路分布计算的布局合法化方法及其系统 | |
US8549453B2 (en) | Semiconductor device feature density gradient verification | |
CN110852032A (zh) | 产生集成电路元件的布局图的方法 | |
CN103646031B (zh) | Drc文件的坐标数据对比方法 | |
CN114492294A (zh) | 用于电路设计的确定测试覆盖率的方法及信息处理系统 | |
CN105892223A (zh) | 一种优化opc验证的方法 | |
CN103310037B (zh) | 一种建立版图设计规则检测文件验证图形库的方法 | |
US20140019927A1 (en) | Waferless measurement recipe | |
CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
Tabery et al. | SEM image contouring for OPC model calibration and verification | |
CN103439869B (zh) | 测量图形密度的方法 | |
US20140282292A1 (en) | Surface topography enhanced pattern (step) matching | |
CN105278234B (zh) | 增强opc模型在图形偏移上精度的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |