CN111967216B - 晶体管尺寸在线监控的方法 - Google Patents

晶体管尺寸在线监控的方法 Download PDF

Info

Publication number
CN111967216B
CN111967216B CN202010860711.1A CN202010860711A CN111967216B CN 111967216 B CN111967216 B CN 111967216B CN 202010860711 A CN202010860711 A CN 202010860711A CN 111967216 B CN111967216 B CN 111967216B
Authority
CN
China
Prior art keywords
transistor
transistors
verified
nonstandard
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010860711.1A
Other languages
English (en)
Other versions
CN111967216A (zh
Inventor
朱忠华
魏芳
曹云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010860711.1A priority Critical patent/CN111967216B/zh
Publication of CN111967216A publication Critical patent/CN111967216A/zh
Application granted granted Critical
Publication of CN111967216B publication Critical patent/CN111967216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种晶体管尺寸在线监控的方法，包括：步骤S1，根据产品的版图设计数据将晶体管分为标准SRAM晶体管和非标准SRAM晶体管；步骤S2，按照晶体管的属性对标准SRAM晶体管和非标准SRAM晶体管进行归类处理，使其分为不同的组别；步骤S3，将非标准SRAM晶体管的所有组别分为已验证非标准SRAM晶体管和待验证非标准SRAM晶体管；步骤S4，利用量测工具对标准SRAM晶体管、已验证非标准SARM晶体管和待验证非标准SRAM晶体管按照不同的采样比进行尺寸量测。本发明通过版图级的晶体管分类，能抓住关键新型结构晶体管的验证，可以实现晶体管尺寸的在线监控和验证，使得晶体管尺寸的监控效率提升90％，从而最大程度地降低每次版图设计中负载效应对晶体管尺寸的影响。

Description

晶体管尺寸在线监控的方法
技术领域
本发明涉及半导体集成电路的可制造性设计(Design For Manufacture，DFM)领域，特别属于一种晶体管尺寸在线监控的方法。
背景技术
随着集成电路制造工艺节点的不断推进，刻蚀工艺、化学机械研磨工艺及化学气相成膜工艺中的负载效应(Loading Effect)对器件性能的影响越来越大。尤其是进入深亚微米阶段后，制造者需要制定更多的规则来保证设计版图的均匀性，从而降低负载效应对于晶体管的影响。
然而，设计者很难保证每次设计版图数据的重复性，加之不同设计者之间的设计版图差异也十分悬殊，因此制造者在后期制造阶段需要投入大量的人力、时间来调整制造工艺，以保证晶体管的性能达到设计者的要求。
多晶层是集成电路制造层次中最为重要的层次之一，其中的晶体管尺寸是影响器件性能的关键项目之一。但是，单个普通设计版图的晶体管数量在一亿以上，每次设计的版图数据均逐一验证其晶体管尺寸几乎是不可能完成的。
发明内容
本发明要解决的技术问题是提供一种晶体管尺寸在线监控的方法，可以解决晶体管的尺寸量测问题。
为了解决上述问题，本发明提供的晶体管尺寸在线监控的方法，包括如下步骤：
步骤S1，根据产品的版图设计数据，将晶体管分为标准SRAM晶体管和非标准SRAM晶体管；
步骤S2，按照晶体管的属性对所述标准SRAM晶体管和所述非标准SRAM晶体管进行归类处理，使其分为不同的组别；
步骤S3，将所述非标准SRAM晶体管的所有组别分为已验证非标准SRAM晶体管和待验证非标准SRAM晶体管；
步骤S4，利用量测工具对所述标准SRAM晶体管、所述已验证非标准SARM晶体管和所述待验证非标准SRAM晶体管按照不同的采样比进行尺寸量测，其中所述标准SRAM晶体管的采样比小于所述已验证非标准SARM晶体管的采样比，所述已验证非标准SARM晶体管的采样比小于所述待验证非标准SRAM晶体管的采样比。
进一步的选择是，在步骤S1中，通过SRAM的标识层将晶体管分为所述标准SRAM晶体管和非标准SRAM晶体管。
进一步的选择是，在步骤S2中，所述晶体管的属性包括晶体管自身尺寸、晶体管关联标识层、版图环境中的至少一项。
进一步的选择是，所述晶体管自身尺寸包括沟道长度、沟道宽度、栅上包围、栅间距中的至少一项。
进一步的选择是，所述晶体管关联标识层包括阱层、源层、IO标识层中的至少一项。
进一步的选择是，所述版图环境包括密度、周长、线宽中的至少一项。
进一步的选择是，在步骤S3中，根据晶体管数据库将所述非标准SRAM晶体管的所有组别分为已验证非标准SRAM晶体管和待验证非标准SRAM晶体管。
进一步的选择是，所述晶体管数据库存储有已验证非标准SARM晶体管，且所述待验证非标准SRAM晶体管在验证之后作为新的已验证非标准SARM晶体管存储至所述晶体管数据库中。
进一步的选择是，在步骤S4中，所述标准SRAM晶体管的采样比为1/1000000～1/10000000，所述已验证非标准SARM晶体管的采样比为1/10000～1/1000000，所述待验证非标准SRAM晶体管的采样比大于1/10000。
进一步的选择是，在步骤S4中，所述量测工具为特征尺寸测量用扫描电子显微镜(CD-SEM)、电子束缺陷检测及图形测量分析系统(NGR)、电子束计量系统(EP5)。
与现有技术相比，本发明将版图设计中的晶体管划分为标准SRAM晶体管、已验证非标准SRAM晶体管与待验证非标准SRAM晶体管三种类型，并按照晶体管的属性将所有晶体管分为不同的组别以及各个组别对应的晶体管数量，按照不同类型的采样比确定各个组别的晶体管的量测点位，最后采用先进的量测机台对量测点位进行大批量量测。该方法通过版图级的晶体管分类，能抓住关键新型结构晶体管的验证，获得的量测数据能够完全覆盖所有新产品版图中的晶体管，可以实现晶体管尺寸的在线监控和验证，使得晶体管尺寸的监控效率提升90％，从而最大程度地降低每次版图设计中负载效应对晶体管尺寸的影响。
附图说明
图1为本发明的晶体管尺寸在线监控的方法的流程图；
图2为提取晶体管自身尺寸及关联标识层相关的属性的示意图；
图3为提取晶体管版图环境相关的属性的示意图；
图4为利用EP5采集的晶体管的数据图。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。在以下描述中阐述了具体细节以便于充分理解本发明，但是本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，本领域技术人员在不背离本发明的精神下可以进行各种类似推广和替换。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
实施例一
本实施例的晶体管尺寸在线监控的方法，如图1所示，包括如下步骤：
步骤S1，根据产品的版图设计数据，将晶体管分为标准SRAM(Static RandomAccess Memory，静态随机存取存储器)晶体管和非标准SRAM晶体管；
步骤S2，按照晶体管的属性对所述标准SRAM晶体管和所述非标准SRAM晶体管进行归类处理，使其分为不同的组别；
步骤S3，将所述非标准SRAM晶体管的所有组别分为已验证非标准SRAM晶体管和待验证非标准SRAM晶体管；
步骤S4，利用量测工具对所述标准SRAM晶体管、所述已验证非标准SARM晶体管和所述待验证非标准SRAM晶体管按照不同的采样比进行尺寸量测，其中所述标准SRAM晶体管的采样比小于所述已验证非标准SARM晶体管的采样比，所述已验证非标准SARM晶体管的采样比小于所述待验证非标准SRAM晶体管的采样比。
实施例二
在实施例一的基础上，本实施例对各步骤的实施方式做进一步说明。
在步骤S1中，由于设计版图数据中通常都带有SRAM的标识层，通过SRAM的标识层可以将设计版图中的晶体管分为标准SRAM晶体管和非标准SRAM晶体管。
单个晶体管的属性在60个以上，在步骤S2中，所述晶体管的属性包括晶体管自身尺寸、晶体管关联标识层、版图环境中的至少一项。
有源区与多晶层交叠区域形成栅，栅是构成晶体管的基本单元。所述晶体管自身尺寸包括沟道长度201、沟道宽度202、栅上包围203、栅间距204中的至少一项，如图2所示。
所述晶体管关联标识层包括阱层205、源层、IO标识层中的至少一项，如图2所示。
所述版图环境包括局部密度(区域302内部)、周长(栅极侧边到区域302对应边的距离301远大于晶体管自身尺寸)、线宽中的至少一项，如图3所示。
根据晶体管的性能要求定义各属性的分组精度，属性完全相同或基本相似的晶体管则归为一个组别。
在归类完成的非标准SRAM晶体管组别中，必然有一部分非标准SRAM晶体管已经存在于大批量生产的产品，这部分晶体管在生产过程中已经过验证，而另一部分非标准SRAM晶体管则是从未出现过的新型晶体管结构。因此，在步骤S3中，根据晶体管数据库将所述非标准SRAM晶体管的所有组别分为已验证非标准SRAM晶体管和待验证非标准SRAM晶体管。其中，所述晶体管数据库存储有已验证非标准SARM晶体管，且所述待验证非标准SRAM晶体管在验证之后作为新的已验证非标准SARM晶体管存储至所述晶体管数据库中。
在步骤S4中，利用量测机台对晶体管尺寸进行量测时，对于标准SRAM晶体管和已验证非标准SARM晶体管的采样比例达到1/10000～1/10000000即可。对于新型结构的待验证非标准SRAM晶体管，采样数按照组别中晶体管数量来决定，组别中晶体管数量大的采样点位多，组别中晶体管数量小的采样点位可适当降低，但每个待验证非标准SRAM晶体管的组别都至少有一个采样点。
优选地，所述标准SRAM晶体管的采样比为1/1000000～1/10000000，所述已验证非标准SARM晶体管的采样比为1/10000～1/1000000，所述待验证非标准SRAM晶体管的采样比大于1/10000。
所述量测工具为特征尺寸测量用扫描电子显微镜(CD-SEM)、电子束缺陷检测及图形测量分析系统(NGR)、电子束计量系统(EP5)。
下面结合具体的设计版图数据对本实施例的方法做详细说明。以新产品A的晶体管版图分析为例，表1为产品A中的晶体管属性归类的汇总，其中，字母a～z代表具体的晶体管版图的量测数值，Y代表是，N表示否，P表示P型MOS，N表示N型MOS。
表1产品A中的晶体管属性归类
上述新产品A内共计2160万个晶体管，按照表1所示，提取出标准SRAM晶体管1000万个，这些标准SRAM晶体管按照属性分为两个组别，即组别1和组别2。
剩余的1160万个晶体管即为非标准SRAM晶体管，按照沟道长度、沟道宽度、栅上包围、栅间距、IO标识、MOS分类、局部密度及局部周长共计8个属性对非标准SRAM晶体管进行归类，可归类为8个组别，即组别3～组别10。
与晶体管数据库进行属性对比，组别3～组别6的晶体管已经在老产品中出现，并且已经验证工艺正常，故组别3～组别6定义为已验证非标准SARM晶体管。而组别7～组别10的晶体管结构未在晶体管数据库中出现，则定义为未经过验证的新型晶体管，即为待验证非标准SRAM晶体管，存在潜在风险，需要加强监控。
利用量测工具对晶体管进行量测，采样比遵循原则：标准SRAM晶体管按照1/100万的采样比、已验证非标准SARM晶体管按照1/10万的采样比、待验证非标准SRAM晶体管按照1/1000的采样比，得出产品A共需要量测的点位数量为2502个，如表2所示。利用先进量测机台量测，验证晶体管关键尺寸值是否符合设计数据要求，如图4所示。
表2产品A中的晶体管量测点位的选取
组别 标准SRAM 经过验证 归类数量 规定采样比 量测点位
1 是 是 500万 1/100万 5
2 是 是 500万 1/100万 5
3 否 是 200万 1/10万 20
4 否 是 200万 1/10万 20
5 否 是 260万 1/10万 26
6 否 是 260万 1/10万 26
7 否 否 100万 1/1000 1000
8 否 否 100万 1/1000 1000
9 否 否 20万 1/1000 200
10 否 否 20万 1/1000 200
本发明通过版图级的晶体管分类，能抓住关键新型结构晶体管的验证，获得的量测数据能够完全覆盖所有新产品版图中的晶体管，可以实现晶体管尺寸的在线监控和验证，使得晶体管尺寸的监控效率提升90％，从而最大程度地降低每次版图设计中负载效应对晶体管尺寸的影响。
以上通过具体实施例对本发明进行了详细的说明，上述实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。

Claims (10)

1.一种晶体管尺寸在线监控的方法，其特征在于，包括如下步骤：
步骤S1，根据产品的版图设计数据，将晶体管分为标准SRAM晶体管和非标准SRAM晶体管；
步骤S2，按照晶体管的属性对所述标准SRAM晶体管和所述非标准SRAM晶体管进行归类处理，使其分为不同的组别；
步骤S3，将所述非标准SRAM晶体管的所有组别分为已验证非标准SRAM晶体管和待验证非标准SRAM晶体管；
步骤S4，利用量测工具对所述标准SRAM晶体管、所述已验证非标准SARM晶体管和所述待验证非标准SRAM晶体管按照不同的采样比进行尺寸量测，其中所述标准SRAM晶体管的采样比小于所述已验证非标准SARM晶体管的采样比，所述已验证非标准SARM晶体管的采样比小于所述待验证非标准SRAM晶体管的采样比。
2.根据权利要求1所述的晶体管尺寸在线监控的方法，其特征在于，在步骤S1中，通过SRAM的标识层将晶体管分为所述标准SRAM晶体管和非标准SRAM晶体管。
3.根据权利要求1所述的晶体管尺寸在线监控的方法，其特征在于，在步骤S2中，所述晶体管的属性包括晶体管自身尺寸、晶体管关联标识层、版图环境中的至少一项。
4.根据权利要求3所述的晶体管尺寸在线监控的方法，其特征在于，所述晶体管自身尺寸包括沟道长度、沟道宽度、栅上包围、栅间距中的至少一项。
5.根据权利要求3所述的晶体管尺寸在线监控的方法，其特征在于，所述晶体管关联标识层包括阱层、源层、IO标识层中的至少一项。
6.根据权利要求3所述的晶体管尺寸在线监控的方法，其特征在于，所述版图环境包括密度、周长、线宽中的至少一项。
7.根据权利要求1所述的晶体管尺寸在线监控的方法，其特征在于，在步骤S3中，根据晶体管数据库将所述非标准SRAM晶体管的所有组别分为已验证非标准SRAM晶体管和待验证非标准SRAM晶体管。
8.根据权利要求7所述的晶体管尺寸在线监控的方法，其特征在于，所述晶体管数据库存储有已验证非标准SARM晶体管，且所述待验证非标准SRAM晶体管在验证之后作为新的已验证非标准SARM晶体管存储至所述晶体管数据库中。
9.根据权利要求1所述的晶体管尺寸在线监控的方法，其特征在于，在步骤S4中，所述标准SRAM晶体管的采样比为1/1000000～1/10000000，所述已验证非标准SARM晶体管的采样比为1/10000～1/1000000，所述待验证非标准SRAM晶体管的采样比大于1/10000。
10.根据权利要求1所述的晶体管尺寸在线监控的方法，其特征在于，在步骤S4中，所述量测工具为特征尺寸测量用扫描电子显微镜、电子束缺陷检测及图形测量分析系统、电子束计量系统。
CN202010860711.1A 2020-08-25 2020-08-25 晶体管尺寸在线监控的方法 Active CN111967216B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010860711.1A CN111967216B (zh) 2020-08-25 2020-08-25 晶体管尺寸在线监控的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010860711.1A CN111967216B (zh) 2020-08-25 2020-08-25 晶体管尺寸在线监控的方法

Publications (2)

Publication Number Publication Date
CN111967216A CN111967216A (zh) 2020-11-20
CN111967216B true CN111967216B (zh) 2023-11-14

Family

ID=73390188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010860711.1A Active CN111967216B (zh) 2020-08-25 2020-08-25 晶体管尺寸在线监控的方法

Country Status (1)

Country Link
CN (1) CN111967216B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099044A (ja) * 2007-10-18 2009-05-07 Toshiba Corp パターンデータ作成方法、設計レイアウト作成方法及びパターンデータ検証方法
CN102414684A (zh) * 2009-04-24 2012-04-11 新思科技有限公司 用于靠近硅过孔放置晶体管的方法及装置
CN105892223A (zh) * 2016-06-14 2016-08-24 上海华力微电子有限公司 一种优化opc验证的方法
CN109614730A (zh) * 2018-12-19 2019-04-12 上海华力集成电路制造有限公司 Sram单元设计方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11016035B2 (en) * 2017-09-18 2021-05-25 Elite Semiconductor Inc. Smart defect calibration system and the method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099044A (ja) * 2007-10-18 2009-05-07 Toshiba Corp パターンデータ作成方法、設計レイアウト作成方法及びパターンデータ検証方法
CN102414684A (zh) * 2009-04-24 2012-04-11 新思科技有限公司 用于靠近硅过孔放置晶体管的方法及装置
CN105892223A (zh) * 2016-06-14 2016-08-24 上海华力微电子有限公司 一种优化opc验证的方法
CN109614730A (zh) * 2018-12-19 2019-04-12 上海华力集成电路制造有限公司 Sram单元设计方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
多指版图结构对纳米MOSFET阈值特性的影响分析;刘博;张雷鸣;张金灿;王金婵;王勇;;固体电子学研究与进展(第06期);全文 *
薄膜晶体管液晶显示器阵列工艺最终关键尺寸测试方法研究;刘耀;陈曦;张小祥;刘晓伟;李梁梁;丁向前;郭总杰;袁剑峰;;液晶与显示(第05期);全文 *

Also Published As

Publication number Publication date
CN111967216A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
US7114143B2 (en) Process yield learning
Walker Yield simulation for integrated circuits
Shen et al. Inductive fault analysis of MOS integrated circuits
Du et al. Block copolymer directed self-assembly (DSA) aware contact layer optimization for 10 nm 1D standard cell library
US8938695B1 (en) Signature analytics for improving lithographic process of manufacturing semiconductor devices
KR101349926B1 (ko) 전기적으로 올바른 집적 회로의 제조 방법
Khare et al. From contamination to defects, faults and yield loss: simulation and applications
US20080028351A1 (en) Memory macro with irregular edge cells
US20090306805A1 (en) Semiconductor device production control method
US20130173214A1 (en) Method and structure for inline electrical fin critical dimension measurement
JP2009010286A (ja) 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム
CN111967216B (zh) 晶体管尺寸在线监控的方法
US11392743B2 (en) Multiplexer
US20060247894A1 (en) Method and system for processing commonality of semiconductor devices
US20220207228A1 (en) Etch-modeling system and method of manufacturing semiconductor device using the same
US8434038B2 (en) Consistency check in device design and manufacturing
US20110154275A1 (en) Method and system for defining generic topologies for use in topology matching engines
US7447610B2 (en) Method and system for reliability similarity of semiconductor devices
US10102615B2 (en) Method and system for detecting hotspots in semiconductor wafer
US7962459B2 (en) Method of providing context specific recipes in a semiconductor facility by defining product categories
US6537834B2 (en) Method and apparatus for determining and assessing chamber inconsistency in a tool
Khademsameni et al. Manufacturability analysis of analog CMOS ICs through examination of multiple layout solutions
US8010912B2 (en) Method of shrinking semiconductor mask features for process improvement
Wilson et al. Yield improvement using configurable analogue transistors
CN113126450B (zh) 一种改善光刻过程中不同区域光阻高度差的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant