CN105278234B - 增强opc模型在图形偏移上精度的方法 - Google Patents
增强opc模型在图形偏移上精度的方法 Download PDFInfo
- Publication number
- CN105278234B CN105278234B CN201410350095.XA CN201410350095A CN105278234B CN 105278234 B CN105278234 B CN 105278234B CN 201410350095 A CN201410350095 A CN 201410350095A CN 105278234 B CN105278234 B CN 105278234B
- Authority
- CN
- China
- Prior art keywords
- pattern
- distance
- wafer
- opc
- enhancing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明提供一种增强OPC模型在图形偏移上精度的方法,包括步骤:设计一测试图形,测试图形上包括多个排成阵列的图形单元,每一图形单元代表实际晶圆上的一通孔,测试图形的中心为基准点,一个图形单元位于基准点上,其余图形单元以基准点呈轴对称和中心对称;按照测试图形实际生产至少一个样片,样片上具有多个通孔;以位于基准点上的通孔的中心为原点,建立一包含X轴和Y轴的平面坐标系;分别测量样片上其余通孔的中心距离Y轴和X轴的距离,作为图形偏移信息;按照常规的OPC模型流程收集晶圆的特征数据;使用晶圆的特征数据、图形偏移信息和掩模版信息校正OPC模型。本发明增强了OPC模型在图形偏移上的精度,使得OPC模型能够预估准确的图形偏移信息。
Description
技术领域
本发明涉及光学邻近修正(OPC)技术领域,具体来说,本发明涉及一种增强OPC模型在图形偏移(pattern placement)上精度的方法。
背景技术
一般来说,通孔(Contact/Via)的OPC模型只与特征尺寸(CD)的精度有关,但是当半导体制造工艺的技术节点达到一定的纳米量级之后,图形偏移信息同样是非常重要的,因为通孔至多晶硅栅(poly gate)的空间是非常紧密的。这个图形偏移使得套刻工艺窗口变窄,这样的图形偏移是由非对称的光学环境所引起的。
图1为现有技术中的一个晶圆上多个通孔的OPC模拟的图形与预期形成的轮廓之间的对比示意图;而图2为现有技术中的一个晶圆上多个通孔的实际形成的位置与OPC模拟的图形之间的对比示意图。如图1和图2所示,对晶圆的扫描电子显微镜数据显示出,通孔的实际形成的位置与OPC模拟的图形之间存在偏移,但是对通孔的OPC模拟结果却并未捕捉到这一点。
目前的OPC模型并不包含图形偏移信息,其只取决于光学模型的理论计算。
发明内容
本发明所要解决的技术问题是提供一种增强OPC模型在图形偏移上精度的方法,使得OPC模型能够预估准确的图形偏移信息。
为解决上述技术问题,本发明提供一种增强OPC模型在图形偏移上精度的方法,包括步骤:
设计一测试图形,所述测试图形上包括多个排成阵列的图形单元,每一所述图形单元代表实际晶圆上的一通孔,所述测试图形的中心为基准点,多个所述图形单元中的一个位于所述基准点上,其余所述图形单元以所述基准点呈轴对称和中心对称;
按照所述测试图形实际生产至少一个样片,所述样片上具有多个通孔;以位于所述基准点上的所述通孔的中心为原点,建立一包含X轴和Y轴的平面坐标系;分别测量所述样片上其余所述通孔的中心距离所述Y轴和所述X轴的距离,获取图形偏移信息;
按照常规的OPC模型流程收集所述晶圆的特征数据;以及
使用所述晶圆的所述特征数据、所述图形偏移信息和掩模版信息来校正所述OPC模型。
可选地,多个所述图形单元排成的阵列为交错阵列。
可选地,所述图形单元分为彼此交错的多个行/列,相邻的所述行/列之间的间隔为第一距离或者第二距离;其中,所述基准点所在的行/列向外与相邻的所述行/列之间的间隔为所述第一距离,其它的行/列向外与相邻的所述行/列之间的间隔为所述第二距离;所述掩模版信息包括所述第二距离与所述第一距离的比例值。
可选地,所述第二距离与所述第一距离的比例值的范围为0.8~3。
可选地,所述第一距离的数值为90~300nm。
可选地,所述图形单元的大小都是相同的。
可选地,所述图形单元的大小不是相同的。
与现有技术相比,本发明具有以下优点:
本发明通过将图形偏移信息加入到OPC模型中,增强了OPC模型在通孔的图形偏移上的精度,使得OPC模型能够预估准确的图形偏移信息。另外,本发明也改善了套刻工艺窗口。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显,其中:
图1为现有技术中的一个晶圆上多个通孔的OPC模拟的图形与预期形成的轮廓之间的对比示意图;
图2为现有技术中的一个晶圆上多个通孔的实际形成的位置与OPC模拟的图形之间的对比示意图;
图3为本发明一个实施例的增强OPC模型在图形偏移上精度的方法流程示意图;
图4为本发明一个实施例的增强OPC模型在图形偏移上精度的方法中设计的一个测试图形的示意图;
图5为本发明另一个实施例的增强OPC模型在图形偏移上精度的方法中设计的一个测试图形的示意图;
图6为本发明一个实施例的增强OPC模型在图形偏移上精度的方法中按照测试图形实际生产的一个样片的示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,在以下的描述中阐述了更多的细节以便于充分理解本发明,但是本发明显然能够以多种不同于此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎,因此不应以此具体实施例的内容限制本发明的保护范围。
图3为本发明一个实施例的增强OPC模型在图形偏移上精度的方法流程示意图。如图3所示,该方法流程主要包括:
首先,执行步骤S301,设计一测试图形400,测试图形400上包括多个排成阵列的图形单元401。图4为本发明一个实施例的增强OPC模型在图形偏移上精度的方法中设计的一个测试图形400的示意图。需要注意的是,这个以及后续其他的附图均仅作为示例,其并非是按照等比例的条件绘制的,并且不应该以此作为对本发明实际要求的保护范围构成限制。如图4所示,每一图形单元401代表实际晶圆上的一通孔402(图6)。测试图形400的中心为基准点405(anchor),详细称为环境对称基准点(environment symmetric anchor)。多个图形单元401中的一个位于该基准点405上,其余图形单元401以该基准点405呈轴对称和中心对称。
在本发明中,对应通孔402的图形单元401大小可以都是相同的,也可以不是相同的,这主要依据通孔402本身的大小来确定。
另外,该多个图形单元401排成的阵列可以为交错阵列。这些图形单元401分为彼此交错的多个行/列,相邻的行/列之间的间隔为第一距离p1或者第二距离p2。其中,基准点405所在的行/列向外与相邻的行/列之间的间隔为第一距离p1,其它的行/列向外与相邻的行/列之间的间隔为第二距离p2。在本发明中,该第一距离p1与该第二距离p2并非总是如图4所示的那样是相同的,即p2:p1=1。例如,图5为本发明另一个实施例的增强OPC模型在图形偏移上精度的方法中设计的一个测试图形的示意图。如图5所示,基准点(未标示)所在的图形单元401外侧周围的四个图形单元401相对于该基准点的距离比起它们相对于其它各图形单元401的距离来说要更近一些。这就说明,第二距离p2与第一距离p1的比例值是在一个范围内可变的,该范围可以为0.8~3。例如,p2:p1=0.8,0.9,1.0,1.1,1.2,…,2.5,…,3。而单对于第一距离p1来说,它的长度数值可以为90~300nm,例如90,95,100,…,300nm。
其次,执行步骤S302,按照测试图形400实际生产至少一个样片600(提供环境非对称图形),样片600上具有多个通孔402。图6为本发明一个实施例的增强OPC模型在图形偏移上精度的方法中按照测试图形实际生产的一个样片的示意图。如图6所示,以位于基准点上的通孔402的中心为原点,建立一包含X轴和Y轴的平面坐标系。分别测量样片600上其余通孔402的中心距离Y轴和X轴的距离{x1,x2,…,x10}和{y1,y2,…,y10},获取图形偏移信息。
然后,执行步骤S303,按照常规的OPC模型流程收集晶圆的特征数据。
最后,执行步骤S304,使用晶圆的特征数据、图形偏移信息和掩模版信息来校正OPC模型。该掩模版信息包括如上所述的第二距离p2与第一距离p1的比例值(gds数据)。
本发明通过将图形偏移信息加入到OPC模型中,增强了OPC模型在通孔的图形偏移上的精度,使得OPC模型能够预估准确的图形偏移信息。另外,本发明也改善了套刻工艺窗口。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围之内。
Claims (6)
1.一种增强OPC模型在图形偏移上精度的方法,包括步骤:
设计一测试图形(400),所述测试图形(400)上包括多个排成阵列的图形单元(401),每一所述图形单元(401)代表实际晶圆上的一通孔(402),所述测试图形(400)的中心为基准点,多个所述图形单元(401)中的一个位于所述基准点上,其余所述图形单元(401)以所述基准点呈轴对称和中心对称;
按照所述测试图形(400)实际生产至少一个样片(600),所述样片(600)上具有多个通孔(402);以位于所述基准点上的所述通孔(402)的中心为原点,建立一包含X轴和Y轴的平面坐标系;分别测量所述样片(600)上其余所述通孔(402)的中心距离所述Y轴和所述X轴的距离,获取图形偏移信息;
按照常规的OPC模型流程收集所述晶圆的特征数据;以及
使用所述晶圆的所述特征数据、所述图形偏移信息和掩模版信息来校正所述OPC模型;
所述图形单元(401)分为多个行/列,相邻的所述行/列之间的间隔为第一距离(p1)或者第二距离(p2);其中,所述基准点所在的行/列向外与相邻的所述行/列之间的间隔为所述第一距离(p1),其它的行/列向外与相邻的所述行/列之间的间隔为所述第二距离(p2);所述掩模版信息包括所述第二距离(p2)与所述第一距离(p1)的比例值。
2.根据权利要求1所述的增强OPC模型在图形偏移上精度的方法,其特征在于,多个所述图形单元(401)排成的阵列为交错阵列。
3.根据权利要求1所述的增强OPC模型在图形偏移上精度的方法,其特征在于,所述第二距离(p2)与所述第一距离(p1)的比例值的范围为0.8~3。
4.根据权利要求3所述的增强OPC模型在图形偏移上精度的方法,其特征在于,所述第一距离(p1)的数值为90~300nm。
5.根据权利要求1至4中任一项所述的增强OPC模型在图形偏移上精度的方法,其特征在于,所述图形单元(401)的大小都是相同的。
6.根据权利要求1至4中任一项所述的增强OPC模型在图形偏移上精度的方法,其特征在于,所述图形单元(401)的大小不是相同的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410350095.XA CN105278234B (zh) | 2014-07-22 | 2014-07-22 | 增强opc模型在图形偏移上精度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410350095.XA CN105278234B (zh) | 2014-07-22 | 2014-07-22 | 增强opc模型在图形偏移上精度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105278234A CN105278234A (zh) | 2016-01-27 |
CN105278234B true CN105278234B (zh) | 2020-01-14 |
Family
ID=55147499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410350095.XA Active CN105278234B (zh) | 2014-07-22 | 2014-07-22 | 增强opc模型在图形偏移上精度的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105278234B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107588745A (zh) * | 2017-08-31 | 2018-01-16 | 长江存储科技有限责任公司 | 一种孔蚀刻形貌的孔间距测量方法及装置 |
CN109212897A (zh) * | 2018-09-30 | 2019-01-15 | 武汉华星光电技术有限公司 | 一种掩膜版的量测补值方法、掩膜版及掩膜版的制备方法 |
CN109857881B (zh) * | 2019-01-31 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | 用于opc验证的验证图形的量化分析方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000206674A (ja) * | 1998-11-11 | 2000-07-28 | Oki Electric Ind Co Ltd | マスク及び半導体装置の製造方法 |
JP2002329658A (ja) * | 2001-05-01 | 2002-11-15 | Fujitsu Ltd | 光近接効果補正方法 |
CN1258695C (zh) * | 2003-07-15 | 2006-06-07 | 南亚科技股份有限公司 | 接触孔洞光学邻近效应修正和掩模及半导体装置制造方法 |
-
2014
- 2014-07-22 CN CN201410350095.XA patent/CN105278234B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105278234A (zh) | 2016-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10685165B2 (en) | Metrology using overlay and yield critical patterns | |
US9311443B2 (en) | Correcting for stress induced pattern shifts in semiconductor manufacturing | |
TW201715421A (zh) | 使測試單元及虛擬單元包含於積體電路之佈局中的方法 | |
CN105278234B (zh) | 增强opc模型在图形偏移上精度的方法 | |
JP4345804B2 (ja) | マスクパターン補正プログラムおよびマスクパターン補正システム | |
CN102623368A (zh) | 一种晶圆缺陷检测方法 | |
CN105760604A (zh) | 基于版图邻近效应的统计模型的建模方法 | |
US20130346935A1 (en) | Semiconductor device feature density gradient verification | |
CN105719993A (zh) | 一种校正电子显微镜电子束与晶圆位置偏差的方法 | |
JP2011145564A (ja) | マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム | |
CN111103768B (zh) | 一种减少晶圆边缘聚焦不良的方法 | |
CN103777459A (zh) | 一种opc验证方法以及掩膜版的制备方法 | |
CN103646031B (zh) | Drc文件的坐标数据对比方法 | |
CN105336637A (zh) | 量测晶圆变形的方法 | |
CN104022049A (zh) | 校准目标值的方法以及配置用于校准目标值的处理系统 | |
KR100827474B1 (ko) | 반도체용 마스크의 패턴 배치를 위한 모델링 데이터 생성방법과 장치 | |
JP2006023873A (ja) | 半導体集積回路の設計方法、その設計支援装置及び遅延ライブラリ | |
CN105892223A (zh) | 一种优化opc验证的方法 | |
US10163787B2 (en) | Semiconductor structure | |
CN103246152B (zh) | 确定覆盖误差的方法和动态控制中间掩模位置的控制系统 | |
CN109857881B (zh) | 用于opc验证的验证图形的量化分析方法 | |
US20090199153A1 (en) | Exposure condition setting method and program for setting exposure conditions | |
US8739077B1 (en) | Methods of modifying a physical design of an electrical circuit used in the manufacture of a semiconductor device | |
CN203553154U (zh) | 测量标记 | |
CN117148664B (zh) | 一种层叠桥接模拟方法、装置、设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |