CN101178744A - 具较少储存空间的自动产生虚拟填充的方法 - Google Patents

具较少储存空间的自动产生虚拟填充的方法 Download PDF

Info

Publication number
CN101178744A
CN101178744A CNA2007101263381A CN200710126338A CN101178744A CN 101178744 A CN101178744 A CN 101178744A CN A2007101263381 A CNA2007101263381 A CN A2007101263381A CN 200710126338 A CN200710126338 A CN 200710126338A CN 101178744 A CN101178744 A CN 101178744A
Authority
CN
China
Prior art keywords
virtual
virtual article
filling
data
fill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101263381A
Other languages
English (en)
Inventor
米歇尔·玛瑞
范·古颜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Pte Ltd
Promos Technologies Inc
Original Assignee
Promos Technologies Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Pte Ltd filed Critical Promos Technologies Pte Ltd
Publication of CN101178744A publication Critical patent/CN101178744A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种制作光学光刻掩模的技术，以用于生产多层、单片集成化的装置，并公开了在光刻掩模的数字化表示法中增加虚拟填充特征的步骤，以及关于检查虚拟填充掩模定义及传送后检查掩模定义给掩模生产设备的步骤。制作一种光刻掩模，例如用于单片集成电路(IC)的量产。首先利用传统填平技术产生虚拟物件，之后以无皱折的轮廓自动化围绕该物件。轮廓清除原始的填平，而后作为即将以自动铺设程式自动铺设的区域。接着以有规律间隔的虚拟物件的阵列定义再次填充该地砖。在单片集成电路的层中，将该阵列数据附加至功能物件的布局数据，以便产生虚拟填充的设计定案档案。

Description

具较少储存空间的自动产生虚拟填充的方法
技术领域
本发明大体而言涉及一种制作光学光刻掩模(photolithography mask)的技术，以用于生产多层、单片集成化(monolithically-integrated)的装置，例如集成电路半导体装置。
特定而言，本发明是关于在光刻掩模的数字化表示法(digitizedrepresentation)中增加虚拟填充特征(dummy fill features)的步骤，以达到确保掩模图形(mask patterns)符合填充统一规格(fill uniformity specification)的目的，以及关于检查虚拟填充掩模定义(dummy fill mask definitions)及传送后检查掩模定义(post-check mask definitions)给掩模生产设备的步骤。
背景技术
现代单片集成电路装置(IC)乃技术上的奇迹，它往往代表着许多工作于各种不同技术领域的专家的专门技术累积，包括极复杂电路布局的微型化。构成此复杂阶层的专业人士包括进行诸如下列步骤的人士：功能电路的全芯片设计(pre-die design)、互连布局的全层设计(pre-die design)及/或其他功能特征布局的设计、掩模组制造及制造后掩模的检验、全层平面化、光学光刻(photolithography)、蚀刻及蚀刻后图形的检验。
掩藏在这些更为人所知的步骤中的为不可思议的虚拟特征填充(dummyfeatures fill)，其证明半导体制造中许多操作步骤对一整层区域的平均特征密度为敏感的。该例子包括化学机械抛光(chemical mechanical polishing，CPM)，光学光刻及图形蚀刻。有时希望在密度敏感(density-sensitive)的工艺步骤中提供相对均匀的特征填充密度与及非特征、空白空间密度。集成电路(IC)层布局的功能部分很少具均匀填充密度。因此，功能部分间的非特征、未使用空间惯常被以非功能性岛状物(nonfunctional islands)或虚拟填充特征(dummy fill features)所填满。
虚拟填充特征的尺寸、虚拟填充特征间的间隔及其与功能元件的间隔，常常是特定适用的。因此，集成电路的每一层(如：金属层1，金属层2)通常具有其独特的虚拟填充参数组。一种已知填充方法是以光栅扫描方式(rasterscan fashion)使个别虚拟物件落入功能布局各处，然后自动地删除与功能物件重叠或太接近功能物件的落入虚拟物件。此提供相对佳的未使用空间的填充，且规则地就虚拟物件应距离功能物件多远做确认。然而，由于每一虚拟填充物件是个别定义(典型地为具有两角坐标的方形)，使得此光栅填充技术消耗大量的记忆储存空间，致使其常被用来个别地定义每一层数千或数百万的填充物件。包含如此大量的个别定义虚拟填充物件(数量众多且复杂的功能特征亦然)的档案，可能因其大储存空间而成为管理上的累赘。
为了克服此问题，先前技术试着自动铺设给定层的全部未使用的空间，然后并以规则的虚拟填充物件的阵列填满该已产生的地砖。一旦数目超过小门槛值，定义固定空间填充物件的阵列所需的数据将较个别地定义相同数目的虚拟物件为少。举例言的，阵列可以用例如给定的阵列起始多边形(即：具一对角线、两个角坐标的矩形)、列与行的重多目及间隔数目来定义。当以该阵列定义的多边形数目超过相对应的门槛，该阵列所需的数据储存空间将较平面定义为少，其中该同样数目的多边形是被个别定义，各个别多边形是依其独特的关键坐标组所指定。尽管理论上来说，该铺设与填充(tile-and-fill)技术似乎可良好运作，对于该技术仍存在令人费解之处，在于其易于最终产物中留下非所欲的未使用空间。以下将详细探讨该非所欲的未使用空间出现的原因。
由于该铺设与填充技术的缺点，业界通常不愿意回到较可靠但消耗储存的填平(flat-fill)技术。因此，期望有一种能结合较早期的填平(flat-fill)技术的全填(full-fill)特征及铺设与填充(tile-and-fill)技术的数据储存效率的方法。
发明内容
基于本发明所披露内容，可提供结构及方法以改善上述已知填平技术及已知铺设与填充技术的缺点。
更特定言，本发明一方面提供一种自动填充方法，其包含：(a)自动填平装置区，其具有个别指定多边形(individually specified polygons)；(b)自动及均匀地增加个别多边形的尺寸以使相邻多边形互相接触，且自动合并以形成经合并虚拟岛(merged dummy islands)的无皱折轮廓(wrinkle-freeoutlines)；(c)再定义该无皱折轮廓为相应的空白空间岛(empty spaceislands)；(d)自动铺设每一空白空间岛；以及(e)以多边形的相应阵列填满地砖(tiles)。接着形成数据库，以包括多边形铺设与填充阵列的阵列型态描述。
不希望受任何特定操作理论约束，因为在合并的虚拟岛上顶点(vertices)的布置及数量以及当开始定义地砖边界时在该顶点上一般用途的铺设技术的方式，一般相信合并及铺设(merge-and-tiles)技术是可行的。
根据本发明的集成装置层包含：(a)功能特征(functional features)以及(b)散置相邻于功能特征的虚拟填充特征(dummy-fill features)，其中虚拟填充特征是由相应的阵列规格所定义，该阵列规格则由包含下步骤的方法所产生：(b.1)以个别指定多边形自动填平集成装置层中空白的部分；(b.2)自动产生共形(conformal)及实质上无皱折轮廓，该轮廓围绕连续相邻的填平虚拟物件；(b.3)再定义该轮廓为相应的空白空间岛；(b.4)自动铺设每一空白空间岛；以及(b.5)产生该阵列规格以利用相应的多边形阵列填满地砖。
本发明的其他方面将可由随后详细说明中呈现。
附图说明
以下为附图的详细说明以为参考，其中：
图1A为上平面视图，是用来介绍晶片上划线区域、晶片内图形区域及其与对填充敏感的成形制造方法的关系；
图1B为侧视剖面图，其显示图1A中，该晶片的不同层中，管芯内图案区的配置；
图1C为流程图，其显示不同技术群间责任的过程，如在制晶片的每一层各自被指定、加入虚拟填充特征、进行相对应的蚀刻掩模、确认该掩模且用来蚀刻曝光光感层，及后来发展且图案化层，因此而产生集成装置；
图2A为组合流程图及上视图，其用来解释方便地附加虚拟填充特征的填平技术；
图2B为组合流程图及上视图，其用来解释方便地附加虚拟填充特征的铺设与填充技术；以及
图3A至3B为联合提供组合流程图及上视图，其用来解释本发明的一种填平、轮廓、铺设及再填充的方法。
主要元件符号说明
50、50”：晶片                   51：掩模场
51a：坐标格                      52：管芯
54：切割道                       55：金属互连布局
55a：空白空间                    56a、56b：功能性图案
61、62、63、64、65、66：层       81：辐射线
82：掩模                         83：步进光学系统
84：第一标线区                   85：晶片
86：光感层                       86a：光感层表面
87：材料层                       87a：材料层上表面
89：全图案化层                   89a：平坦段
89b：台地                        250a、250b：角落点
251、252、265、291、292、352、365：物件
251”、252”、352”：空孔
251a、251a”、251b、251c、251d：顶点
252’、253、253”、353”：区域   261x、261y：物件尺寸
262x、262y、263x、263y：间隔     281y、281x：铺设边界
352w：皱折                       362x、362y、363x、363y：空隙
338A、338B：无皱折轮廓
具体实施方式
图1A概略性显示已完成的集成电路晶片(finished integrated circuitwafer)50及特定特征(features)的一系列上平面视图，该特定特征可由晶片上看到及/或在已完成晶片50的复合层(multiple layer)内发现。特别地，可能看到已完成晶片上具有重复特征，该特征被一个接着一个铺设，以提供晶片具有南北向的道(streets)以及东西向的道的外观，而在相对空旷的道之间则设置充满建物的区段(congested building sections)。每一填满建物的区段(building-filled sections)通常被称为管芯(die，即52)，而每一线状且相对空旷的道则通常被称为切割道(scribe line，即54)。当实质上完成晶片制造时，会沿着切割道切割晶片并使其解离成许多单独的管芯(individualdice)。之后，单独的管芯可能被封装在陶瓷或塑胶中，并成为集成电路装置而贩售。因为切割道的区域通常会被破坏，所以不会在该区域中设置功能性(可操作)电路。虽然管芯中似乎塞满功能性特征，但是每一层可能包含非功能性或虚拟特征及相邻功能性特征(即，金属连接线(metal interconnectlines))的组合。
乍看之下，对于该单独的管芯及切割道的认识可能会使人有点误解。实际上，晶片50应更精确地描述为，划分为多个区段，亦即掩模场(reticlefield)，其中各掩模场具有二或以上的管芯。掩模场的范例显示在51。所述的场51包含6个管芯，以标示52的方形代表该管芯之一。该6个示范的管芯被排列成3乘2的长方形阵列。除此以外，当然可形成经排列的阵列。在场51中的管芯阵列具有至少一水平切割道54以及多个垂直切割道，其中水平切割道54大体上延伸穿越掩模场的中间，而垂直切割道在与掩模场51边缘区隔的位置处延伸穿越掩模场。伴随每一掩模场51者为一组图案化掩模(patteming masks)，其定义如何图案化晶片上掩模场的各种层。
掩模场51可能会被粗略地认为是被墨印(inked stamp)所遗留的压印(imprint)，而该墨印连续步进遍及该晶片以便压印出晶片50上所显示的该一系列管芯及切割道。然而，那仍然不是准确的描述，因晶片50是由一系列不同的层所堆叠而成。此由图1B的剖面图可较佳呈现。晶片上的掩模场51优选描绘成一堆叠系列的戳记(stamps)，当制造晶片时，戳记的各别图案(patterns)业已步进遍及晶片的各别堆叠层(例如图1B的61至66)。晶片的每一不同层可能使用不同的“戳记”。举例而言，在图1B中，最底层61可代表单晶硅层，其有时亦称AA层或有源区层(active area layer)。另一层62，进一步设于层61之上，可代表第一多晶硅层或P1层。(通常，栅极氧化层设置在有源层61以及P1层62之间。)通常，该P1层具有独特的晶体管栅极区域图案且多晶硅互连线定义于其中。另一层63，再设置在堆叠的更高处，可代表第一内多晶介电层(C1接触层)。该C1层可用于，例如，在堆叠的快闪存储器中隔离浮动栅极及控制栅极。层64可代表第二多晶硅层(P2)，而更高的层65可定义介电材料(C2接触层)，由其在下一更高的导电层(例如M1)定义接触绘图。最高的说明层66可定义第一金属层(M1)。可有其他更多的层设置在该等说明层之上或之间。应理解，图1B仅为说明态样，且晶片的层无须如图中所示呈阶梯状退缩以暴露层上的功能性图案(例如56a、56b)。
再次参考图1A，各晶片上的掩模场51可更为精确地视为是由大量多个电路特征(circuit features)所组成，该电路特征被精确地设置在场51的坐标格51a中。计算机数据库(图未示出)是储存供每一提供在该装置各层上的各电路特征的配置坐标及物件形状定义。当两者合并，层定义(layerdefinitions)形成经编译的数据库结构，其定义管芯52及/或掩模场51。因其复杂度，该数据库结构的大小可能很巨大(例如储存数百万字节(bytes))。虽然不希望进一步增加该数据库的大小，但操作者却不可避免地被迫面临此情形，因为特定制造方法易受平均填充密度(average fill densities)及填充均匀性(fill uniformities)影响。从而，若一给定层布局(given layer layout)；比如说金属互连布局(metal interconnect layout)55的中具有一个或多个空白空间，例如55a，操作者将尝试以虚拟填充特征(dummy fill features)来填充该等空白的空间55a。虚拟填充特征的数据库定义会实质上增加数据库的大小，而导致其庞大。
当操作者希望定义特定几何形状(功能性或虚拟填充特征)，其是置于经编译掩模场51内的特定位置(当该场被置在晶片上或于掩模上时)，通常会为数据物件的形状或类型具体规定一规则(例如方形、矩形、N边的多边形、多边形的阵列)，且为临界点的位置及/或在该经具体规定的形状或阵列的临界距离的尺寸指定规则。举例而言，矩形物件可被定义为置于晶片上或掩模上并具有端点为(x＝x1，y＝y1)及(x＝x2，y＝y2)的斜线，其中x、y坐标与预定坐标格及其原点相关。因此，若一百万个单独方块被定义成填平形式(flat-fill format)(其中每一方块是单独定义)，数据库将包含四百万个坐标值；换言之，每一以填平形式所定义的额外物件具有4个坐标值。
为说明用，图1A指出金属布局55可为多个制造方法58的产物57，该制造方法各自易受管芯上(in-die)或遍布晶片的(cross-wafer)填充密度(fill densities)所影响。59指出该制造方法的实例，可包含一个或多个对于光学临近效应(optical proximity effects，OPE)敏感的光光刻方法、对于边缘临近效应(edge proximity effects)敏感的图案蚀刻方法、对于特征密度及特征均匀度敏感的表面平滑方法(例如化学机械抛光)。为了提供前后一致的结果，操作者尝试以应用特定填充密度及填充均匀度的虚拟填充图案(dummy fill patterns)来填充空白空间(即55a)。
图1C为流程图，其以示意方式更清楚显示虚拟填充步骤(dummy fillstep)76可如何整合至设计及生产单片集成装置(monolithic integrated device)50”的工艺。图1C所示的全部工艺区分为设计段70(左侧)及制造段80(右侧)。在设计阶段70中，经由各别电路设计专业群组(circuit-design specialtygroups)形成大量的电路设计71。在步骤72中，编译不同群组的电路设计以形成更整合的整体设计。举例而言，该设计工艺可依赖设计单元(designcells)的阶层。大单元是由互连的小单元构成，而小单元则是由更小的单元所构成。随着每一子单元(child cells)的编译形成含括性的父单元(parentcell)，该设计的复杂度将跟着成长。在某些点上，设计阶段的阶层树上部，是利用各别超级单元(super-cell)设计群组，以形成供较高等级的超级单元的晶片上(on-wafer)3-D布局设计。之后，在步骤74中，编译该晶片上布局设计73以便定义将生产的晶片的全3-D(三维)结构。之后，该3-D描述被划分成各别2-D层。原始3-D描述中的堆叠2-D层是实质上、未堆叠且有效地与其他层分开。更特定言的，晶片上2D布局设计的可为有源层(AA)设计、第二个晶片上2D布局设计可为第一接触层(C1)设计等等，该2D布局设计在以逻辑方式彼此解堆叠之后通常是个别处理。
各将被制造的晶片的物理2D层可具有其独特的构成及其光刻、图案化以及空白空间的虚拟填充的独特需求组。因此，在每一独特的2D层(例如AA、P1、C1、P2、C2等等)的制造中可能需要不同种类的光刻掩模(或多个这些掩模)。在步骤75中，利用相对应层设计群组以准备供各别光学光刻掩模用的各别掩模上布局设计。部分的全层(per-layer)设计成果显示在步骤76中，是产生虚拟填充定义以及将其合并为功能性层部件(functionallayer parts)的计算机可读取定义。举例言的，区块76b显示如何能以虚拟或非功能性填充方形来填充区块56b(图1B)的功能性特征，以使整体布局76b呈现具相对均匀的填充密度。
在步骤77中，将虚拟填充层定义储存在计算机可读取数据库(例如储存磁碟区)中。所需的储存容量的总量将部分取决于如何定义虚拟填充(填平(flat-fill)相对于阵列填充(array fill))。在步骤78中，对数据库进行各种自动化规则(rules)检查，此可包括版图和电路比较(Layout versusSchamatic，LVS)检查及设计规则检查(Design Rules Compliance，DRC)。在如何使该检查快速进行，每一层的布局定义档(layout-defining file)的大小可能扮演重要角色。有时布局定义档可能太大以致无法使用一给定计算机系统来处理(即受系统的存储器限制)。
在测试步骤78a中，决定目前的设计是否通过所有的检查，若未通过，控制回到步骤75或更低步骤以便在在适当的设计群组尝试修正。修正的可包含重新定义如何在步骤76中产生虚拟填充。将理解，在设计通过所有检查前，可能必须重新执行许多次虚拟填充方法76以及数据库储存方法77。
当所有掩模的布局设计75完成，包含成功地虚拟填充76以及规则检查78，所构成掩模组将可立即用以进行已知的步骤“设计定案(tape out)”79。该设计定案方法79可包含将档案经由数据库网路(例如网际网路)传送(79a)至掩模生产工厂。在掩模生产工厂中，该接收的数据首先利用错误侦测及更正软件(ECC software)加以处理，之后确认数据的完整，该数据库定义通常是“平坦的(flattened)”(79b，阵列被再转换成单独物件定义)以及生产及检查相对应的光光刻掩模82以符合相关数据库规格。本领域中的具有通常知识者将明了，数据库档案大小可影响如何容易且正确地传送(79a)该布局数据至掩模工厂、如何容易或快速地使其利用ECC方法确认、以及如何容易地使其在计算机荧幕上显示该掩模，或者何时符合检查出现。
现在全设计的晶片可随时进行物理制造阶段80。数字编码每一2D掩模布局设计为各别计算机数据档并送至各别一个或可能多个不同掩模生产工厂以生产掩模，之后，将该掩模送回给用户，以进行下一光学光刻及其他步骤。制造阶段80包含光刻曝光状态，在此状态中，在给定晶片85(工艺中的晶片)涂敷一层光感层(PSL)86且平坦化该PSL的上表面86a。使来自给定光源或其他相关光源的照射81穿过所制造的光学掩模82之一，以投影在PSL表面86a上。使用步进光学系统83以光学方式转换该掩模图案。例如，投影转换可包含2D尺寸缩小约2比1，而大部分通常包含缩小量约为4∶1或约5∶1。将如此转换的掩模图案投影到在该光感层的较大表面积86a内的第一标线区(reticle area)84。提供充分的曝光时间以光化学改变该被曝光的第一标线区84。之后步进机逐步投影掩模图案至邻近第一标线区84的下一标线区。重复该曝光及步骤方法直至表面86a上所有所欲的标线区均被曝光。此为一步骤接着下一步骤概述该光学掩模82如何成为穿越该晶片85重复压印该标线图案的戳记。当然，若在将虚拟填充图案并入光学掩模82的方法中有错误或缺失，该问题将在整个晶片复制多次。对于光学掩模82而言，对其正确地填充虚拟特征是重要的，当需要该特征以获得一致的量产结果。
图1C显示经曝光的晶片85通常在平坦化的光感层86下具有多个图案化前(pre-pattemed)及/或其他层。次表面层(subsurface layers)之一可能是一块状基材或其他图案化前的层89，其具有许多配置在其上的地貌(topographical)特征，例如所示的平坦段89a及台地(mesas)89b。介于图案化前的层89及PSL 86之间，有至少一材料层87。在经曝光的光感层86设置之后，完全地图案化该至少一材料层87。通常利用化学机械抛光(CMP)或其他手段以平坦化材料层87之上表面87a。当正确地完成，虚拟填充可协助改善抛光结果(例如减少CMP毁坏或腐蚀)。附加地或二选一，来自较低层89的光学反射由于该位于下方的地貌特征89a、89b可能引起光感层86的不同反应。(通常是在PSL 86及位于其下的层之间设置抗反射层(Anti-Reflection Coating，ARC)，该ARC可能没有100％效果。)当正确地完成，虚拟填充可以协助减少反射的问题。
在制造阶段80的步骤90，形成以步进方式曝光的光感层(PSL)86且运用其以物理方式图案化位于其下方的层材料87。该物理图案化可包含等离子体蚀刻及/或其他物理图案形式。在随后步骤92中，将决定步骤90是否为工艺中的晶片的最后光光刻图案操作。若答案为“否”，则在步骤95得到下一个掩模且经由将照射投射穿过该下一掩模95及其相关的光学系统以重复该工艺。该相关曝光辐射81及/或光学系统83及/或下一掩模95的PSL 86可实质上与其他更早使用的掩模82不同，且因此虚拟填充的相关规范可不同。在步骤92的答案为“是”之前，步骤90及92可能被重复很多次。在每一次重复中，各别材料87可为实质上不同，如同可为各别形成及图案化方法91以及所获的图案。从步骤92为“是”的路径上所获得完整晶片50”可随后被送至晶片排序、管芯、以及再测试工厂。
参考图2A，披露传统的填平工艺200的细节。在步骤210，从定义功能性掩模布局的一层设计群组处接收计算机可读取档案。该档案可使用多边形物件定义的编译以定义特殊形状台地或沟槽的布局在给定管芯或标线(reticle)的相对应层中。揭示一例且显示在上视图250以方便具体说明。假设物件251及252代表凸起的金属互连线(台地)，在位于其下的介电层(介电层未显示)的平表面上。区域253是空白的区域，其将以虚拟填充物件填充。
详言之，在经接收的布局规格250中所提供的多边形定义通常被以相对预定义的坐标系统(如图示互相垂直的x及y轴)来描述。整个管芯或标线区可被定义为划界矩形，其具对角线的角落点(corner points)250a及250b，其中在x-y坐标平面上每一角落点以两个坐标数字(xj，yj)来表示。具有边界的布局区250内的特定物件可被定义为有边界的多边形，其具二或以上顶点(即角落点、尖端(cusps)、角顶点)。举例言的，物件251包含如251a、251b、251c、以及251d的顶点。在商业操作中，实际布局将远较250所表示者更为复杂，简化的说明250仅为易于理解而提供。实际布局可能有数百或数千个功能性物件且各该物件可能以庞大数目的各别顶点坐标(即物件251的251a至251d等等)来表示。
在随后的方法步骤212，转化该经接收且用以描述层布局250的计算机档案，而由此转变功能性物件(即多边形251及252)成为空孔(void)或洞(hole)，而空白空间253则重新定义为实心地貌区(solid landscape area)，其将被以虚拟-填充物件所填充。经转化数据的例子显示在250’，其中区域252’代表穿过大多数实心地貌区253’的方块洞，而实心地貌区253’则将被以虚拟物件所填充。符号212’代表步骤212的转换方法。
在下一步骤220，从层设计群组处接收虚拟-填充方法的计算机可读取规则。虚拟填充物件的特定形状及其尺寸与间距(pitch)均可视其应用而变化。举例而言，可将虚拟-填充物件界定为经规律塞满的六边形、圆形或星形，而非所述的方形。在260处的说明仅为一实例，所接收的虚拟-填充规则通常界定样品虚拟-填充物件的x及y尺寸如261x及261y处所示者。规则将进一步界定第一组间隔262x及262y，其将维持在相邻虚拟填充物件之间。该规则将进一步界定额外的间隔263x及263y，其将维持在虚拟填充物件及相邻功能性物件(即布局250的物件252)之间。通常间隔263x大于262x且间隔263y大于262y。
给定经计算机化及转化的布局档案250’及虚拟-填充规则260，方法接下来进行步骤230，其中在空白空间253”中启动光栅(raster)填充从而以虚拟-填充物件265填充该开放区域。在275处显示作为例子的虚拟-填充物件规格。该计算机可读取规格275包含第一数据项目(data items)，说明虚拟-物件的形状或型态，在此例中为方形。规格275进一步包含第二及第三数据项目，说明各别的对角线点(diagonal points)Pt.1及Pt.2的坐标。所以，在此态样，每一各别虚拟物件规格275均包含三个数据项目，用以描述形状、方位(orientation)及对应于虚拟-物件的位置，即型态数据(type data)及角落(corner)坐标数据。在替换的实施例中，可利用具有用以描述其各别形状的大数量数据项目的规格，以描述更复杂的虚拟物件的形状、位置及方位。在方法步骤230的实施例中，在填充区域270的左下角开始进行单独虚拟物件的光栅填充，且由左至右根据所界定的水平分隔尺寸262x来进行为虚拟-物件。任何违反虚拟及功能性物件间的分隔规则(即263x，263y)的暂时铺设下的虚拟-物件，若非在光栅填充期间，就是在其后立刻被移除。在完成每一水平光栅填充271之后，方法以垂直分隔距离262y的方式向上逐步进行且开始一新的水平光栅填充操作271。此沿着布局区域垂直逐步向上是以符号272代表。持续该方法直到用完该具边界的填充区253”为止，可能的结果示于276b。
在填平方法200的下一步骤240，业经产生用于界定每一单独虚拟物件的经累积的虚拟物件规格275，是被附到在210中接收的功能性层布局数据，从而产生虚拟-填充布局档案(如276b所代表)。
在步骤245，将该虚拟-填充计算机档案276b存于适当的数据储存媒体(例如磁碟或光盘)以供后续使用。概略地参考图1C，此后续使用可包含任何一个或多个规则检查操作78、设计定案步骤79、经由网路(即网际网路)档案传送79a至预定义的掩模工厂、及在掩模工厂中该经接收档案的平坦化79b。
由于该经单独界定(individually-specified)的虚拟物件组可由供数千或通常数百万的单独填平物件用的规格构成，且由于各物件均消耗多个供其各别型态规格及/或顶点坐标用的数据储存区域，在步骤245中，填平处理(flatfill approach)可消耗庞大数量的数据储存区。该后填平档案(276b)(post-flat-fll file)的大尺寸使其在规则检查78期间或仅是单纯开启档案以显示其内容在计算机荧幕上，均显的不方便。此外，利用网路传输79a此大型计算机档案至掩模工厂亦是一问题，因大型档案更易被传输中错误(in-transiterror)(噪音(noise))所破坏。若档案极端地大，传输一无错误版本的档案至预期的目的地可能非常耗时且麻烦。
鉴于此，业界长期以来一直希望能获得减少产生虚拟-填充规格所需的储存数据总数的方法。可替代且先前尝试的方法为所谓的铺设填充(tile-and-fill)技术。参考图2B，202显示该铺设填充技术的流程图。其中是在图2B的步骤采用类似参考符号但具双引号(例如210”)的标示，其在图2A具有相似的对应部分，因此将不会重复详细说明。在步骤210”中，从层设计群组接收功能性掩模布局。在步骤212”中，转换该功能性物件为空孔。该方法在步骤214”开始与图2A不同，其分歧在于含空孔的地貌区253”被自动铺设。采用一般的铺设程式(generic tiling program)以自动铺设该含空孔区253”。该铺设程式通常在一开始会致力于空孔(例如251”)顶点坐标上且从该顶点延伸出铺设边界。因此，角落点251a”将造成水平铺设边界(tiling boundary)281x及垂直铺设边界281y的产生。其他空孔顶点会产生类似的最初铺设边界。之后，该铺设程式将试图以额外的边界线完成该含填充空孔区253”，直到区253”被方形铺满为止。举例而言，铺设矩形可出现在空孔252右侧，如254所示。
在下一步骤220”，自动化方法从设计群组处接收虚拟填充规则。在随后步骤230”中，自动化工艺“尝试”依照经接收的虚拟填充规则220”以虚拟物件的阵列来填充在步骤214”产生的地砖。更特定言的，参考地砖矩形254，可依据285处所显示的数据结构以界定填充此矩形254的对应阵列。数据结构285则自我界定为具有阵列型态。数据结构285进一步以具有对角线角落点Pt.i及Pt.j及对应于262x及262y的各别分隔间距的方形，以界定该阵列的实例。此外，该阵列数据结构285将包含重复值规格，其指出横越每一列的实例数量(Nx)及每列的行数(Ny)。虽然单独阵列结构285通常含有较单独填平物件275(图2A)为多的数据项目，但在超过单独填平物件的特定门槛值后，阵列数据结构285的大小将远小于规定单独以填平形式存在的相同数目物件的填平数据大小。
在步骤240”中，是将所产生及累积的阵列数据285附加到档案数据中以供功能性层布局，且在步骤245”中储存所编译的数据。
虽然此铺设填充技术202似乎可以解决产生填充数据的问题而消耗较少储存空间，但在实际应用中，其表面有时远不及旧的填平技术200。之前未予解释的“皱折”则可使方法混乱。应注意，步骤230”的特点为“尝试”以虚拟物件的阵列来填充该经产生的地砖。并非每次尝试均可成功。在某些情形下，大量的地砖仍维持在未填充状态，因为地砖尺寸太狭窄以至于无法将虚拟物件填充至该地砖。由于自动铺设程式在可能可以产生较宽矩形的地方产生狭窄瘦长的矩形，因此可能残留大量空白空间。
示范的布局290”显示此情形如何发生。功能性物件291及292具有彼此位置相关的任意设置顶点，以有助于狭窄铺设边界的产生。举例而言，在任意地坐落的物件291、292中，狭缝(slots)与肋条(ribs)间的相互作用可欺骗自动化铺设程式产生非常紧密地间隔(closely-spaced)的初始铺设边界，如在293所示的一对。该紧密地间隔的边界将产生狭窄铺设矩形，其无法被虚拟填充物件所填充。因此，可能无法填充介于示范物件291及292之间的整个大区域。示范的功能性特征291及292的内部狭缝及肋条，可被视为紧密地间隔“皱折”的较大集合的一部分，其会在实际商业应用中使功能性物件的形状遭受严重影响。该等皱折无须以矩形狭缝或肋条定义。任何紧密间隔顶点组合(其中紧密间隔是相关于虚拟填充规则的尺寸而言)，其在每一功能性特征的边缘包含次要的扭结(kinks)及弯曲(bends)，均可欺骗自动铺设软件而产生过小而无法在随后容纳虚拟-填充物件的铺设边界。
参考图3A至3B，将描述解决以上所详述的问题的方法。其中使用“300”系列的类似参考符号于图3A的元件，其对应于但并非全然地与图2A“200”系列的类似符号与参考符号所代表的元件一样。如此一来，对于已经涵盖的步骤，将不会重复详细的说明。在方形特征352加入小“皱折”352w(例如一个小镂空(cutouts))，以在以下解释本发明的特点。在步骤310，从层设计群组接收功能性掩模布局。在步骤312，将该功能性特征转换成空孔(即，皱折方形洞352’)。在步骤320，取得填充规则。在一组实施例中，各别的功能性对虚拟物件间的空隙363x、363y总是实质上大于各别的虚拟对虚拟的物件空隙362x、362y。在步骤330，依照所规定的填充规则，以单独描述的虚拟物件(如图2A的275)填平该实心地貌区353”。由步骤334开始，方法300将与图3A所示者偏离，其差异在于在此一阶段自动产生共形且实质上无皱折的轮廓，以供各邻近且以填充规则化方式间隔的虚拟物件群组的用。可使用各种技术于自动形成该共形且实质上无皱折的轮廓上。举例言的，以空间填充演算法(space filling algorithm)找出空白空间，其具有对应于虚拟对虚拟的物件空隙362x、362y的x或y边界，以及经由结合在各虚拟物件对虚拟物件间的空隙362x或362y的相对侧而将该等虚拟对虚拟的物件空隙重画为实心。
然而，在实施例中，业经发现可以非常快速且简单的方式335下以产生轮廓。假设所有的虚拟物件(即365)为等间距的方形，下达指令以对称方式自动地放大所有上述物件(从它们各别的几何中心)数量(335x，335y)，使其刚好彼此接触。实行此自动化物件尺寸扩大的计算机程式包含自动合并特征(auto-merge feature)，其认知当二多边形互相接触或部分重叠时，该多边形应合并为单独被定义的多边形。因此，当虚拟物件被自动地放大(335x，335y)以便彼此在间隔中线(例如336y)碰触，其亦自动合并以定义一个或更多被步骤330的平坦虚拟填充操作所填充的区域的可共形合适的轮廓(conformably fitting outlines)(例如，包含松弛适合的轮廓，如量身订制且无皱折的衣服)。
应注意的重点为，每一所产生的轮廓的顶点对于在毗连功能性特征中的小皱折(例如352”)是视而不见的。更特定言的，相邻功能性物件352””的顶点352v及352u对于垂直轮廓前端337y如何发展并不产生影响。轮廓前端337y从预设定填平物件的侧边及尺寸(365a、365b)开始，且其(337y)因此与在相邻功能性物件中的皱折定义顶点，例如352v及352u的潜在随意安置无关。因此，所获的轮廓(见图3B的338A及338B)将不会因在相邻功能性物件(即352””)上发现的微小扭结(kinks)、镂空、投影(projections)或其他皱折(即镂空352v至352u)而包含随意的顶点在其中。从而，在此微小皱折的顶点上自动铺设步骤(图3B的350)不会进行，且相对于该等也不会开始自动铺设。反而，其将使用该实质上无皱折轮廓(例如338A及3388)的顶点以形成矩形，以将虚拟阵列宽松(comfortably)且有效地安置于其中。
稍稍回到步骤334，将观得所有虚拟物件的对称放大并非获得共形合适(conformably-fittiing)(以及视需要地，松弛合适(loosely fitting))且围绕经预处填平档案(pre-situated flat fills)(365a，365b等等)的实质上无皱折轮廓的唯一方式。在阅读本披露内容之后，本领域技术人员将可想到数种替代方式，在其中实施此处所述的基本概念，从而在有皱折缺陷的功能物件之间自动产生无皱褶轮廓。该各式变化均视为在此处所披露内容的范围内。以下列出几种形成无皱褶轮廓的替代方法，但本发明并不限于这几种可能的变化：(A)朝第二虚拟物件的相对侧延伸第一虚拟物件的每一侧的位置，其前提为距离相对侧小于或等于内部虚拟区隔的填充规定距离；之后，将所有该内虚拟区隔重新上色为实心区，经由预指定的第二距离已视需要进一步延伸所获轮廓的侧边(即在X或Y方向上)，以便容许虚拟阵列的宽松布置(comfortable placement)(其中阵列构件不会接触轮廓的边缘，因此可适当区隔设于轮廓边缘外的功能性物件；或(B)在填平之后，通过测试供曲线安装吻合的角落点以找出相邻虚拟物件的线性阵列的位置，以沿着线性位置函数(例如沿着假定的水平或垂直线，其可具有小量的预定义误差)以规则布置，且接着将该经发现的相邻虚拟物件组合转换为围绕多边形(encompassing polygon)，其将为所产生轮廓的一部分。
接着参考图3B，在步骤340中，在步骤334中定义共形轮廓之后，将共形轮廓再定义为空白区域，其将经由一般自动铺设程式以矩形铺设。在步骤345中，执行自动铺设。在步骤345的下，在346显示轮廓的例子。所产生的地砖并没有具体呈现。然而，所产生的地砖可为在无皱褶轮廓A(338A)或无皱褶轮廓B(338B)中的紧邻方形的所形成矩形的任何合宜集合。符号339指出稍早于步骤330所形成的填平图案将宽松地(comfortably)安置在所产生的地砖内，因为各无皱褶轮廓A(338A)或无皱褶轮廓B(338B)中的方形均具有空间以供容纳相应的虚拟物件。
在步骤347中，所产生的地砖将被个别填以相应的虚拟物件阵列，其中根据例如数据结构285的紧密码来规定虚拟物件阵列。由于是采用一个或多个阵列规格(即285)而非个别规定的虚拟物件(即275)，该虚拟填充数据相较于填平(即217、272)可实质上更为紧密。然而，由于以填平方法来布局(或至少评估)阵列规格的位置，该阵列将以实质上与已知填平技术200相同的空间填满效果来填满功能性布局(例如350)中的空白空间。
在步骤348将自动化产生阵列定义附加至功能性布局定义中，在步骤349储存所获得的场数据。
在步骤349中储存的含阵列档案可在之后用于图1C中的相关步骤，例如实施规则检查78、执行设计定案79、利用网路传输设计定案79A、以及于掩模工厂中平坦所接受数据之前使用错误侦测及更正软件(E CC)来测试所收到的传输内容。
本披露内容是用以例示说明而非限制以下权利要求的范围、本质、或精髓。本技术领域中具有通常知识者可进行修改及变化，包含相同功能性及/或结构性取代于此披露的元件，使用相同功能性连结取代于此披露的连结，及/或使用相同功能性步骤取代于此披露的步骤。在此，该无实质上变化均属于本发明的范围。此外，若已提供多个特定手段或步骤的实例，且基于本披露内容属于显而易知的介于及/或超出该实例的推论，则该披露内容将视为有效披露且因此包含至少此推论。
通过一些修改，变化及/或推断，当然依据本披露内容的计算机的装设或其他机器以执行虚拟填充操作也是在本披露范围内。供软件产品或机器命令手段的计算机可读取媒体或其他形式的传输工具(包含但不限于硬盘、光盘、快闪存储器、经由网路下载经制造的可命令信号)可被使用于命令可命令机器，以执行一个或以上的于此所描述的新步骤，包含产生实质上无皱折轮廓的步骤。可使用网际网路或其他形式网路以传输数据库档案，其所包含的阵列定义是从无皱折轮廓所形成。

Claims (17)

1.一种用以产生虚拟填充规格的自动化方法，该虚拟填充规格是用于以虚拟物件填满介于指定功能布局的功能特征间的空白空间，该方法包含：
(a)自动地以该虚拟物件填平该空白空间；
(b)自动地形成经填平虚拟物件的相邻区域的共形轮廓；以及
(c)自动地铺设由该共形轮廓所界定的区域，由此定义一个或多个该共形轮廓内的地砖。
2.如权利要求1的方法，其中该指定功能布局的一个或多个功能特征包含皱折且其中：
(b.1)该共形轮廓实质上不具与该功能特征的该皱折一致的顶点。
3.如权利要求1的方法，其中：
(b.1)该形成该共形轮廓的步骤包含在该经填平的该空白空间内自动地放大该虚拟物件的尺寸。
4.如权利要求1的方法，其中：
(a.1)由计算机可读取且相对应的数据结构定义各该填平虚拟物件，而该数据结构具有用以指出该相对应的虚拟物件的形状或形式的第一数据项、可在该虚拟物件的该经确认的形状或形式内定义第一临界点位置的第二数据项；以及可在该虚拟物件的该经确认的形状或形式内定义进一步临界特征的第三数据项，由此使得该数据结构得以个别描述该对应的虚拟物件的形状、方位及位置。
5.如权利要求1的方法，其中：
(a.1)各该填平虚拟物件为矩形，该矩形由计算机可读取且相对应的数据结构所定义，而该数据结构具有分别定义该相对应矩形的相对角位置的第一及第二数据项。
6.如权利要求1的方法，进一步包含：
(d)自动化地定义用于填充一个或多个该地砖的虚拟物件多边形的阵列。
7.如权利要求6的方法，其中各该经自动化定义的阵列为计算机可读取的数据结构，而该数据结构包含：
(d.1)第一数据，其是指出该数据结构为阵列形式；
(d.2)第二数据，其是描述该阵列的虚拟物件的尺寸、形状及/或方位的实例；
(d.3)第三数据，其是描述用于该阵列中多个虚拟物件的一个或多个分隔强度；以及
(d.4)第四数据，其是描述该阵列中多个虚拟物件的数目。
8.如权利要求6的方法，其中该第四数据是描述在该阵列中每一列出现的虚拟物件数目及在该阵列中每一行出现的虚拟物件数目。
9.如权利要求6的方法，其进一步包含：
(e)将该已定义虚拟物件多边形的阵列自动地附加至具有功能物件定义的档案。
10.如权利要求9的方法，其进一步包含：
(f)开启该附加档案。
11.如权利要求10的方法，其进一步包含：
(g)对该被开启的档案执行预定义及自动化规则检验操作。
12.如权利要求9的方法，其进一步包含：
(f)传送该附加档案。
13.如权利要求12的方法，其进一步包含：
(g)对该附加档案的传送版本执行自动错误检验运算。
14.如权利要求12的方法，其进一步包含：
(g)制造光刻掩模以符合该附加档案所提供的物件定义。
15.如权利要求12的方法，其进一步包含：
(g)制造多个集成电路以符合该附加档案所提供的物件定义。
16.一种单片集成电路，包含：
多个功能层，各该功能层具有个别多个功能特征，其中，
(a)该功能层的至少一给定功能层更具有多虚拟特征，而该多虚拟特征散置于该给定功能层的该功能特征间，以及
(b)该虚拟特征被散置以符合一个或多个数据阵列，而该数据阵列是由一种方法产生，该方法包含：
(b.1)接收占用该给定层的功能特征布局的计算机可读取规格；
(b.2)接收计算机可读取规格，其是定义以虚拟物件填满介于该给定层的功能特征间的空白空间的规则；
(b.3)自动地以虚拟物件填平该空白空间；
(b.4)自动地形成经填平虚拟物件的相邻区域的共形轮廓；以及
(b.5)自动地铺设由该共形轮廓所界定的区域，由此定义一个或多个该共形轮廓内的地砖。
17.一种制造的数据档案，该数据档案定义功能特征及虚拟填充物件的布局，以用于将制造的单片集成电路的一个或多个给定层，其中该数据档案为一种方法的产物，该方法包含：
(a)接收占用该给定层的功能特征布局的计算机可读取规格；
(b)接收计算机可读取规格，其是定义以虚拟物件填满介于该给定层的功能特征间的空白空间的规则；
(c)自动地以虚拟物件填平该空白空间；
(d)自动地形成经填平虚拟物件的相邻区域的共形轮廓；以及
(e)自动地铺设由该共形轮廓所界定的区域，由此定义一个或多个该共形轮廓内的地砖。
CNA2007101263381A 2006-11-06 2007-06-29 具较少储存空间的自动产生虚拟填充的方法 Pending CN101178744A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/593,892 2006-11-06
US11/593,892 US20080121939A1 (en) 2006-11-06 2006-11-06 Methods of automatically generating dummy fill having reduced storage size

Publications (1)

Publication Number Publication Date
CN101178744A true CN101178744A (zh) 2008-05-14

Family

ID=39404998

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101263381A Pending CN101178744A (zh) 2006-11-06 2007-06-29 具较少储存空间的自动产生虚拟填充的方法

Country Status (3)

Country Link
US (1) US20080121939A1 (zh)
CN (1) CN101178744A (zh)
TW (1) TW200821886A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258068A (zh) * 2012-02-17 2013-08-21 台湾积体电路制造股份有限公司 通过去除沉积在掩模的空白上的膜来减少掩模重叠误差
CN104778288A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种虚拟图案多层堆栈单元的自我双图型分解方法
CN104051271B (zh) * 2013-03-11 2017-03-01 台湾积体电路制造股份有限公司 在FinFET中扩展伪单元插入的工艺
CN109101755A (zh) * 2018-08-31 2018-12-28 上海华力微电子有限公司 一种冗余图形添加方法
CN109891414A (zh) * 2019-01-28 2019-06-14 长江存储科技有限责任公司 用于设计虚设图案的系统和方法
TWI666529B (zh) * 2010-08-03 2019-07-21 美商克萊譚克公司 多層疊對量測標靶及互補疊對量測測量系統
CN110110418A (zh) * 2019-04-28 2019-08-09 上海华虹宏力半导体制造有限公司 一种填充虚拟图案的方法
CN110211224A (zh) * 2019-05-30 2019-09-06 中国地质大学（北京） 基于信息熵特征提取的地下水流场流线绘制方法及系统
CN111259613A (zh) * 2018-11-14 2020-06-09 华邦电子股份有限公司 电子装置及集成电路的布局方法
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US11556691B2 (en) 2018-09-28 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Track-based fill (TBF) method for metal patterning

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7801717B2 (en) * 2007-01-22 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd Method for smart dummy insertion to reduce run time and dummy count
US7926006B2 (en) * 2007-02-23 2011-04-12 International Business Machines Corporation Variable fill and cheese for mitigation of BEOL topography
KR100837567B1 (ko) * 2007-05-10 2008-06-11 동부일렉트로닉스 주식회사 마스크의 설계방법
US7681166B2 (en) * 2007-09-28 2010-03-16 Synopsys, Inc. Method and apparatus for performing dummy-fill by using a set of dummy-fill cells
US8423942B2 (en) * 2008-12-19 2013-04-16 Agere Systems Llc Fill patterning for symmetrical circuits
US8378319B2 (en) * 2010-03-22 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for generating direct-write pattern
AU2010241218B2 (en) * 2010-11-03 2013-10-31 Canon Kabushiki Kaisha Method, apparatus and system for associating an intermediate fill with a plurality of objects
US8799833B2 (en) * 2011-04-29 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8816444B2 (en) * 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8621406B2 (en) * 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8739078B2 (en) * 2012-01-18 2014-05-27 International Business Machines Corporation Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications
US9147694B2 (en) * 2012-11-30 2015-09-29 Taiwan Semiconductor Manufacturing Company Limited Density gradient cell array
JP6060796B2 (ja) * 2013-04-22 2017-01-18 大日本印刷株式会社 インプリントモールド及びダミーパターン設計方法
KR102066320B1 (ko) * 2013-05-29 2020-01-14 케이엘에이 코포레이션 다층 타겟 설계
US9171119B2 (en) * 2014-01-02 2015-10-27 Oracle International Corporation Unit fill for integrated circuit design for manufacturing
US9330224B2 (en) * 2014-04-30 2016-05-03 Oracle International Corporation Method and apparatus for dummy cell placement management
US9740092B2 (en) * 2014-08-25 2017-08-22 Globalfoundries Inc. Model-based generation of dummy features
US9977325B2 (en) * 2015-10-20 2018-05-22 International Business Machines Corporation Modifying design layer of integrated circuit (IC)
CN107068546B (zh) * 2015-11-06 2022-05-24 马维尔以色列(M.I.S.L.)有限公司 生产用于多功能产品的半导体晶片的方法
CN105607413B (zh) * 2016-03-18 2019-11-01 京东方科技集团股份有限公司 产生掩膜图案的系统和方法以及曝光系统
KR102636877B1 (ko) 2016-07-19 2024-02-15 삼성디스플레이 주식회사 편광소자, 편광소자 제조방법 및 표시 장치
KR102458359B1 (ko) 2018-01-31 2022-10-25 삼성전자주식회사 적응적 메탈 필을 이용한 레이아웃 설계 방법 및 이에 기반하여 제조되는 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303321A (en) * 1990-09-14 1994-04-12 Hughes Aircraft Company Integrated hardware generator for area fill, conics and vectors in a graphics rendering processor
US5830773A (en) * 1996-04-17 1998-11-03 Advanced Micro Devices, Inc. Method for forming semiconductor field region dielectrics having globally planarized upper surfaces
SE9800665D0 (sv) * 1998-03-02 1998-03-02 Micronic Laser Systems Ab Improved method for projection printing using a micromirror SLM
DE10116328A1 (de) * 2001-04-02 2002-10-17 Infineon Technologies Ag Verfahren zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung
US6532578B2 (en) * 2001-05-16 2003-03-11 International Business Machines Corporation Method of configuring integrated circuits using greedy algorithm for partitioning of N points in P isothetic rectangles
JP4719465B2 (ja) * 2002-09-04 2011-07-06 ディーエスエム アイピー アセッツ ビー．ブイ． インスリン感受性増強剤およびペプチド画分を含む栄養補給用および治療用組成物
US20040098688A1 (en) * 2002-11-19 2004-05-20 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing long wire metal-fill
US7007259B2 (en) * 2003-07-31 2006-02-28 Lsi Logic Corporation Method for providing clock-net aware dummy metal using dummy regions
US7725859B1 (en) * 2003-08-01 2010-05-25 Cadence Design Systems, Inc. Methods and mechanisms for inserting metal fill data
US7509622B2 (en) * 2006-04-17 2009-03-24 Synopsys, Inc. Dummy filling technique for improved planarization of chip surface topography

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666529B (zh) * 2010-08-03 2019-07-21 美商克萊譚克公司 多層疊對量測標靶及互補疊對量測測量系統
US10527954B2 (en) 2010-08-03 2020-01-07 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
CN103258068B (zh) * 2012-02-17 2016-01-20 台湾积体电路制造股份有限公司 通过去除沉积在掩模的空白上的膜来减少掩模重叠误差
CN103258068A (zh) * 2012-02-17 2013-08-21 台湾积体电路制造股份有限公司 通过去除沉积在掩模的空白上的膜来减少掩模重叠误差
CN104051271B (zh) * 2013-03-11 2017-03-01 台湾积体电路制造股份有限公司 在FinFET中扩展伪单元插入的工艺
CN104778288B (zh) * 2014-01-13 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种虚拟图案多层堆栈单元的自我双图型分解方法
CN104778288A (zh) * 2014-01-13 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种虚拟图案多层堆栈单元的自我双图型分解方法
CN109101755A (zh) * 2018-08-31 2018-12-28 上海华力微电子有限公司 一种冗余图形添加方法
US11556691B2 (en) 2018-09-28 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Track-based fill (TBF) method for metal patterning
TWI797386B (zh) * 2018-09-28 2023-04-01 台灣積體電路製造股份有限公司 用於設計半導體元件的方法、界定半導體元件設計的導電圖案佈局的方法以及半導體元件
CN111259613A (zh) * 2018-11-14 2020-06-09 华邦电子股份有限公司 电子装置及集成电路的布局方法
CN111259613B (zh) * 2018-11-14 2023-08-15 华邦电子股份有限公司 电子装置及集成电路的布局方法
CN109891414A (zh) * 2019-01-28 2019-06-14 长江存储科技有限责任公司 用于设计虚设图案的系统和方法
US10956648B2 (en) 2019-01-28 2021-03-23 Yangtze Memory Technologies Co., Ltd. Systems and methods for designing dummy patterns
KR20210068119A (ko) * 2019-01-28 2021-06-08 양쯔 메모리 테크놀로지스 씨오., 엘티디. 더미 패턴을 설계하는 시스템 및 방법
KR102565831B1 (ko) 2019-01-28 2023-08-09 양쯔 메모리 테크놀로지스 씨오., 엘티디. 더미 패턴을 설계하는 시스템 및 방법
CN110110418A (zh) * 2019-04-28 2019-08-09 上海华虹宏力半导体制造有限公司 一种填充虚拟图案的方法
CN110211224A (zh) * 2019-05-30 2019-09-06 中国地质大学（北京） 基于信息熵特征提取的地下水流场流线绘制方法及系统

Also Published As

Publication number Publication date
TW200821886A (en) 2008-05-16
US20080121939A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
CN101178744A (zh) 具较少储存空间的自动产生虚拟填充的方法
US8375348B1 (en) Method, system, and program product to implement colored tiles for detail routing for double pattern lithography
US8560998B1 (en) Method, system, and program product to implement C-routing for double pattern lithography
US20180032662A1 (en) Metrology target identification, design and verification
CN104885193B (zh) 用于双图案微影术的金属密度分布
US8671368B1 (en) Method, system, and program product to implement detail routing for double pattern lithography
US9097989B2 (en) Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
CN106328585A (zh) 集成电路制造的方法
CN201749291U (zh) 一种用于图案化集成电路层的微影系统和屏蔽组
CN104698773B (zh) 光刻对准标记结构及其制造方法
CN101334586A (zh) 用于半导体器件的掩模的制造方法
EP1759322A2 (en) Methos and apparatus for designing integrated circuit layouts
CN103311102A (zh) 制作与双重图案化技术兼容的转折布局绕线的方法
CN100594424C (zh) 图形尺寸校正装置及方法、光掩模以及试验用光掩模
CN102208359B (zh) 制作半导体元件的方法与设备
JP2005208473A (ja) 自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路
CN109782529A (zh) 掩模制造方法
US20210217744A1 (en) Multiple fin height integrated circuit
US7082588B2 (en) Method and apparatus for designing integrated circuit layouts
JP2004077550A (ja) マーク設計システム、マーク設計方法、マーク設計プログラムおよびこのマーク設計方法を用いた半導体装置の製造方法
US7011912B2 (en) Method of designing and manufacturing reticles for use in a photolithographic process
US20050246675A1 (en) Method and apparatus for designing integrated circuit layouts
CN102341755A (zh) 光刻设备
CN109656093A (zh) 设计光掩模的布局的方法以及制造光掩模的方法
US20150302127A1 (en) Semiconductor Overlay Production System and Method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080514