CN105488244A - 用于设计半导体装置的方法和系统 - Google Patents

用于设计半导体装置的方法和系统 Download PDF

Info

Publication number
CN105488244A
CN105488244A CN201510645497.7A CN201510645497A CN105488244A CN 105488244 A CN105488244 A CN 105488244A CN 201510645497 A CN201510645497 A CN 201510645497A CN 105488244 A CN105488244 A CN 105488244A
Authority
CN
China
Prior art keywords
fin
pitch
illusory
semiconductor device
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510645497.7A
Other languages
English (en)
Other versions
CN105488244B (zh
Inventor
白尚训
宋泰中
梁箕容
都桢湖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150037521A external-priority patent/KR102230450B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105488244A publication Critical patent/CN105488244A/zh
Application granted granted Critical
Publication of CN105488244B publication Critical patent/CN105488244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/06—Spare resources, e.g. for permanent fault suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了设计半导体装置的方法和用于设计半导体装置的系统。设计半导体装置的方法包括：提供包括有源区和虚设区的标准单元布局；确定有源区中的第一有源鳍与第二有源鳍之间的第一鳍节距和虚设区中的第一虚设鳍与第二虚设鳍之间的第二鳍节距；使用第一鳍节距和第二鳍节距在有源区中安置第一有源鳍和第二有源鳍并在虚设区中安置第一虚设鳍和第二虚设鳍；并检验标准单元布局。

Description

用于设计半导体装置的方法和系统
本申请要求于2014年10月1日在美国专利商标局(USPTO)提交的第62/058,266号临时申请，以及2015年3月18日在韩国知识产权局提交的第10-2015-0037521号韩国专利申请的优先权，这些申请的公开内容通过引用全部包含于此。
技术领域
与示例性实施例一致的方法和系统涉及一种用于设计半导体装置的方法和系统。
背景技术
通过在诸如半导体晶片的基底上图案化器件和互连件来制造半导体装置。
可以通过使用电子设计自动化(EDA)设计集成电路(IC)来制造半导体装置，电子设计自动化(EDA)使设计者能够安置并连接电路的各种组件以彼此交互。换而言之，可以使用EDA创造半导体装置的布局。
半导体装置的布局包括电路组件、互连线以及各个层的物理位置和尺寸。
可以通过将半导体装置的这种布局转移到半导体基底上来制造半导体装置。然而，在使用该布局制造半导体装置之前，半导体装置的布局必须先通过检验工艺。
发明内容
本发明构思的一方面在于提供一种按照将标准单元中的鳍节距和轨道数目最优化的方式设计半导体装置的方法。
本发明构思的另一方面在于提供一种按照将标准单元中的鳍节距和轨道数目最优化的方式设计半导体装置的系统。
然而，本发明构思的方面不受限于这里所阐述的方面。通过参照下面给出的对本发明构思的具体描述，上述和其他方面对于本发明构思所属的领域的技术人员将变得更加明显。
根据示例性实施例的一方面，提供了一种设计半导体装置的方法，该设计半导体装置的方法包括：提供包括有源区和虚设区的标准单元布局；确定有源区中的第一有源鳍与第二有源鳍之间的第一鳍节距和虚设区中的第一虚设鳍与第二虚设鳍之间的第二鳍节距；使用第一鳍节距和第二鳍节距在有源区中安置第一有源鳍和第二有源鳍并在虚设区中安置第一虚设鳍和第二虚设鳍；以及检验标准单元布局。
根据示例性实施例的另一方面，提供了一种设计半导体装置的方法，该设计半导体装置的方法包括：提供包括有源区和虚设区的标准单元布局；确定第一鳍节距和第二鳍节距，使得具有第一鳍节距的多个有源鳍安置在有源区中并且使得具有第二鳍节距的多个虚设鳍安置在虚设区中；确定多个有源鳍中的有源鳍与多个虚设鳍中的虚设鳍之间的第三鳍节距，使得虚设鳍分别安置在标准单元布局的在单元高度的方向上彼此面对的边界线上；以及使用第一鳍节距至第三鳍节距在有源区中安置有源鳍并在虚设区安置虚设鳍。
根据本发明构思的又一方面，提供了一种用于设计半导体装置的系统，该系统包括：处理器；和存储器，存储使用处理器执行的操作模块，其中，操作模块接收包括有源区和虚设区的标准单元布局，确定有源区中的第一有源鳍与第二有源鳍之间的第一鳍节距和虚设区中的第一虚设鳍与第二虚设鳍之间的第二鳍节距，并使用第一鳍节距和第二鳍节距在有源区中安置第一有源鳍和第二有源鳍并在虚设区中安置第一虚设鳍和第二虚设鳍。
附图说明
以上和其他的方面和特征通过参照附图详细地描述其示例性实施例将变得更明显，在附图中：
图1是示出了根据示例性实施例的设计半导体装置的方法的流程图；
图2是更详细地示出了图1的方法的框图；
图3和图4是根据图1的方法设计的示例标准单元布局的示图；
图5是示出了根据图1的方法设计的标准单元布局的数字的表格；
图6是根据示例性实施例的用于设计半导体装置的系统的框图；
图7是示出了根据另一个示例性实施例的设计半导体装置的方法的流程图；
图8是示出了根据另一个示例性实施例的设计半导体装置的方法的流程图；
图9是根据另一个示例性实施例的用于设计半导体装置的系统的框图。
具体实施方式
现在在下文将参照其中示出了示例性实施例的附图更充分地描述示例性实施例。然而，发明构思可以以不同的形式来实施，并且不应该被解释为受限于这里阐述的示例性实施例。相反，这些示例性实施例被提供使得本公开将是彻底的和完整的，并将向本领域的技术人员充分地传达发明构思的范围。在整个说明书中相同的附图标记指示相同的组件。在附图中，为了清晰起见夸大了层和区域的厚度。
还将理解的是，当层被称作“在”另一层或基底“上”时，该层可以直接在该另一层或基底上，或者也可以存在中间层。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。
为了便于描述，在这里可使用空间相对术语，诸如“在…之下”、“在…下方”、“下面的”、“在…上方”、“上面的”等来描述如图中所示的一个元件或特征与其他元件或特征的关系。将理解的是，空间相对术语意在包含除了在附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果图中装置被翻转，则被描述为在其他元件或特征“之下”或“下方”的元件随后将被定位为“在”其他元件或特征“上方”。因此，示例性术语“在…下方”可包括“在…上方”和“在…下方”两种方位。所述装置可被另外定位(旋转90度或者在其他方位)，并相应地解释这里使用的空间相对描述语。
除非这里另外指出或上下文明显矛盾，否则术语“一个(种)”和“所述(该)”及类似用语在描述示例性实施例的环境中的使用，尤其是在权利要求书的环境中的使用将理解为涵盖单数形式和复数形式。除非另有说明，否则术语“包含”、“具有”、“包括”和“含有”将理解为开放式术语(即，意味着“包括，但不限于，”)。
除非另有定义，否则这里使用的所有技术术语和科学术语具有与发明构思所属领域的普通技术人员所通常理解的意思相同的意思。注意的是，除非另外指出，否则这里提供的任何和所有示例或者示例性术语的使用仅意在更好地对发明构思进行举例说明，并不对发明构思的范围造成限制。此外，除非另有定义，否则在通用的字典中定义的所有术语不会过度解释。
将参照其中示出了示例性实施例的透视图、剖视图和/或平面图来描述本发明构思。因此，示例性视图的轮廓可以根据制造技术和/或公差作出修改。即，示例性实施例不是意在示出的精确的视图，而是涵盖由于制造工艺的变化可以导致的所有变化和修改。因此，图中示出的区域以示意形式示出，区域的形状仅仅通过举例说明的方式给出，而不是作为限制。
现在将参照图1至图5描述根据示例性实施例的设计半导体装置的方法。
图1是示出了根据示例性实施例的设计半导体装置的方法的流程图。图2是具体地示出了图1的方法的框图。图3和图4是根据图1的方法产生的示例标准单元布局(standardcelllayout，或称为“标准单元布图”或“标准单元版图”)的示图。图5是示出了根据图1的方法产生的标准单元布局的数字的表格。
参照图1，在根据当前示例性实施例的设计半导体装置的方法中，提供包括有源区(activeregion)AR和虚设区(dummyregion)DR的标准单元布局(standardcelllayout)(操作S100)。
然后，确定有源区AR中的多个有源鳍之间的第一鳍节距(finpitch，或称为“鳍间距”)和虚设区DR中的多个虚设鳍之间的第二鳍节距(操作S110)。第一鳍节距与第二鳍节距可以相同或不同。
使用以上工艺中确定的第一鳍节距和第二鳍节距，确定有源区AR中的多个有源鳍的安置(placement)和虚设区DR中的多个虚设鳍的安置(操作S120)。
检验(verify)有源鳍和虚设鳍的安置(操作S130)，例如，考虑到标准单元布局的单元高度CH来检验有源鳍和虚设鳍的安置。
标准单元可以是用于形成逻辑电路的基本单元。即，标准单元可以是执行特定功能的电路组件。
例如，标准单元可以表示NAND电路、NOR电路、反相器电路或触发器电路等，但不限于此。
向前参照图3，示出了第一有源区AR1和第二有源区AR2。(将在下面描述图2。)
第一有源区AR1包括第一有源鳍10、第二有源鳍11和第三有源鳍12。第二有源区AR2包括第四有源鳍13、第五有源鳍14和第六有源鳍15。
第一有源鳍10与第二有源鳍11之间的鳍节距是AFP1，第二有源鳍11与第三有源鳍12之间的鳍节距是AFP2。另外，第四有源鳍13与第五有源鳍14之间的鳍节距是AFP3，第五有源鳍14与第六有源鳍15之间的鳍节距是AFP4。这里，AFP1、AFP2、AFP3和AFP4可以全部相等。然而，这仅是示例，以及在一些示例性实施例中，AFP1、AFP2、AFP3和AFP4中的一个或更多个可以不同于鳍节距中的其余鳍节距。可选择地，在一些示例性实施例中，每个鳍节距AFP1、AFP2、AFP3和AFP4可以不同于其他鳍节距，使得没有两个鳍节距是相同的。
除了第一有源区AR1和第二有源区AR2之外的整个区域可以限定为虚设区DR。虚设区DR可以包括第一虚设鳍20、第二虚设鳍21、第三虚设鳍22和第四虚设鳍23。
没有虚设鳍安置在标准单元布局的边界线上。例如，上边界线UBL与第一虚设鳍20之间的鳍节距是0.5×DFP1，下边界线LBL与第四虚设鳍23之间的鳍节距是0.5×DFP1。
第一虚设鳍20与第一有源鳍10之间的鳍节距是TFP1，第三有源鳍12与第二虚设鳍21之间的鳍节距是TFP2，第二虚设鳍21与第三虚设鳍22之间的鳍节距是DFP2，第三虚设鳍22与第四有源鳍13之间的鳍节距是TFP3，第六有源鳍15与第四虚设鳍23之间的鳍节距是TFP4。
在图3的情况下，AFP(x)、DFP(y)和TFP(z)可以具有相同的值。然而，这仅是示例，以及在一些示例性实施例中，AFP(x)、DFP(y)和TFP(z)中的一些或全部可以具有彼此不同的值。标准单元布局的单元高度CH是AFP(x)、DFP(y)和TFP(z)的值的总和。
即，标准单元布局的单元高度CH和每个鳍节距可以使用等式(1)来确定：
C H = Σ x = 1 ∞ AFP x + Σ y = 1 ∞ DFP y + Σ z = 1 ∞ TFP z ... ( 1 )
例如，为了在给定的标准单元布局中实现交叉连接(cross-couple)，应该考虑到工艺容限(processmargin，或称为“工艺余量”)在标准单元内设计对角接触塞。然而，难以使用设计规则来描述这样的复杂结构。即使使用设计规则描述了这种复杂的结构，也会很难按照与设计规则开发者所意图的结构相同的结构来创造布局。
因此，根据本发明构思的设计半导体装置的方法可以用于考虑到标准单元布局的单元高度CH设计多个有源鳍和多个虚设鳍的最佳安置。
第一金属线至第n金属线可以被设计成安置在标准单元布局中。这里，第一金属线至第n金属线可以被设计成使得相邻的金属线之间的第一金属节距至第n-1金属节距是相等的。可选择地，在一些示例性实施例中，第一金属节距至第n-1金属节距中的一些或全部可以不同于其他金属节距。
在相邻金属线之间的金属节距相等的情况下，如果第一金属节距至第n-1金属节距中的每个被定义为MetP，则可以使用等式(2)确定R：
CH＝R*MetP…(2)
其中，R是有理数。
参照图5，示出了标准单元布局的示例值。在根据本发明构思的设计半导体装置的方法中，R可以是例如8.75、9.25、7.625等。
例如，当R是8.75时，AFP(x)、DFP(y)和TFP(z)可以具有相同的值，AFP(x)、DFP(y)和TFP(z)的值中的每个可以是42nm。
参照图4，示出了第三有源区AR3和第四有源区AR4。
第三有源区AR3包括第七有源鳍30、第八有源鳍31和第九有源鳍32。第四有源区AR4包括第十有源鳍33、第十一有源鳍34和第十二有源鳍35。
第七有源鳍30与第八有源鳍31之间的鳍节距是AFP1，第八有源鳍31与第九有源鳍32之间的鳍节距是AFP2。另外，第十有源鳍33与第十一有源鳍34之间的鳍节距是AFP3，第十一有源鳍34与第十二有源鳍35之间的鳍节距是AFP4。这里，AFP1、AFP2、AFP3和AFP4可以是相等的节距。然而，这仅是示例，以及在一些示例性实施例中，AFP1、AFP2、AFP3和AFP4中的一些或全部可以具有彼此不同的节距值。
除了第三有源区AR3和第四有源区AR4之外的整个区域可以限定成虚设区DR。虚设区DR可以包括第五虚设鳍40、第六虚设鳍41、第七虚设鳍42、第八虚设鳍43、第九虚设鳍44和第十虚设鳍45。
这里，与图3示出的示例性实施例中不同，虚设鳍可以安置在标准单元布局的边界线上。即，第五虚设鳍40可以安置在标准单元布局的上边界线UBL上，第十虚设鳍45可以安置在标准单元布局的下边界线LBL上。第五虚设鳍40与第六虚设鳍41之间的鳍节距是DFP1，第九虚设鳍44与第十虚设鳍45之间的鳍节距是DFP3。
第六虚设鳍41与第七有源鳍30之间的鳍节距是TFP1，第九有源鳍32与第七虚设鳍42之间的鳍节距是TFP2，第七虚设鳍42与第八虚设鳍43之间的鳍节距是DFP2，第八虚设鳍43与第十有源鳍33之间的鳍节距是TFP3，第十二有源鳍35与第九虚设鳍44之间的鳍节距是TFP4。
在图4的情况下，AFP(x)、DFP(y)和TFP(z)可以具有不同的值。然而，这仅是示例，以及在一些示例性实施例中，AFP(x)、DFP(y)和TFP(z)可以具有相同的值。标准单元布局的单元高度CH可以是AFP(x)、DFP(y)和TFP(z)的值的总和。
即，可以使用上述等式(1)来确定标准单元布局的单元高度CH和每个鳍节距。
第一金属线至第n金属线可以被设计成安置在标准单元布局中。这里，第一金属线至第n金属线可以被设计成使得相邻的金属线之间的第一金属节距至第n-1金属节距相等。可选择地，在一些示例性实施例中，第一金属节距至第n-1金属节距中的一些或全部可以不同于其他的金属节距。
在相邻的金属线之间的金属节距相等的情况下，如果第一金属节距至第n-1金属节距中的每个被定义为MetP，则可以使用上述等式(2)来确定R。
参照图5，当R是9时，AFP(x)可以是42nm，DFP(y)可以是42nm或48nm，TFP(z)可以是42nm或45nm。
这样，可以通过用合适的有理数替换R来确定AFP(x)、DFP(y)和TFP(z)的值中的每个。可选择地，在AFP(x)和DFP(y)的值确定后，可以基于单元高度CH的值来确定TFP(z)的值。
现在将参照图2来更详细地描述该方法。
首先，根据设计规则来设计集成电路(IC)(操作100)。
根据设计规则来设计IC会在缩放(scaling)方面不利，但是在实现IC方面有利。
如果IC设计者设计违反设计规则的IC布局，则令人怀疑的是，违反设计规则的IC布局将能否实现成实际的IC。即，IC制造者可能不能通过优化制造工艺来将违反设计规则的IC布局实现成实际的IC。在这样的情况下，IC设计者应该重新设计IC布局。
另一方面，IC制造者可能能够通过优化制造工艺来将违反设计规则的IC布局实现成实际的IC。IC制造者可以实现违反设计规则的IC布局的原因在于IC制造者可以通过调整例如制造工艺条件来实现违反设计规则的复杂图案。
另外，当使用IC布局来制造光掩模时，IC制造者可以使用例如光学邻近校正(OPC)。即，IC制造者可以通过调整制造光掩模的操作的条件来实现违反设计规则的复杂图案。
在IC设计者基于设计规则来设计IC布局的同时，IC制造者通过优化实际制造工艺来实现IC。因此，在制造工艺方面，IC制造者可以对违反设计规则的结构或太复杂而不能用设计规则表达的结构进行优化。
在设计标准单元布局时，如果在限定了有源区AR和虚设区DR之后，设计多个有源鳍和多个虚设鳍的安置，则可以确定最佳的单元高度CH，并可基于金属节距MetP确定最佳轨道数目(optimaltracknumber)TN。
因此，与根据设计规则来设计的标准单元布局相比，标准单元的尺寸可以减小。
IC设计者确定最佳轨道数目TN和对应于最佳轨道数目TN的鳍节距(操作200)。这里，使用上述方法来确定最佳轨道数目TN和鳍节距。
即，限定最大有源区AR(操作201)，并限定虚设区DR(操作202)。使用上述方法，确定有源鳍节距(操作203)，并确定虚设鳍节距(操作204)。另外，确定虚设鳍与有源鳍之间的鳍节距(操作205)。
因此，IC设计者设计标准单元布局(操作206)。然后检验标准单元布局(操作207)。如果已经优化了标准单元布局(操作207；“好”)，则完成标准单元布局(操作208)。如果在标准单元布局的检验(操作207)中确定标准单元布局没有被优化(操作207；“不好”)，则重试上述方法(操作210)。
在一些示例性实施例中，还可以通过改变设计标准单元布局的顺序来提供包括用于设计IC的设计规则的设计规则手册。
设计规则可以是IC开发者提供的一系列变量。利用设计规则，IC设计者可以检验将基于IC布局制造的光掩模组的正确性。
例如，设计规则可以包括基本规则(groundrule)和特定结构(specialstructure)。这里，特定结构可以指比基本规则更严格地应用容限(margin，或称为“余量”)的结构。即，特定结构也是一种设计规则。
例如，设计规则可以包括宽度规则、最小面积规则、空间规则、包封规则、对称规则和/或排列规则等。
设计规则可以以文档形式提供给IC设计者。
关于标准单元布局的数据文件可以是图形数据库系统(GDS)文件、GDS实例文件和硬宏文件等的形式。然而，数据文件不限于此。即，关于标准单元布局的数据文件可以是可以表示电路布局的任何图形文件的形式。
换而言之，标准单元布局可以以GDS、GDS实例和硬宏中的一种的形式提供给IC设计者。
在一些示例性实施例中，标准单元布局可以由IC制造者通过系统来提供给IC设计者。系统可以是预定的。
现在将参照图6描述用于设计半导体装置的系统。
图6是根据示例性实施例的用于设计半导体装置的系统70的框图。
参照图6，设计系统70可以包括处理器72和存储器74。
存储器74可以存储从例如IC制造者的第一实体50接收到的数据文件76。第一实体50可以将包括如上所述地设计的标准单元布局的数据文件76上传到存储器74。
因此，存储在存储器74中的数据文件76可以下载到例如IC设计者的第二实体60。即，可以将包括标准单元布局的数据文件76提供给第二实体60。
在上传或下载这些数据文件76的过程中，系统70可以使用处理器72来执行操作。该操作可以是预定的。
在一些示例性实施例中，存储器74还可以将从第一实体50提供的设计规则存储到第二实体60。即，也可以从第一实体50通过设计系统70向第二实体60提供设计规则。
在一些示例性实施例中，设计系统70可以使用例如网络接口来实现。然而，实现环境不限于此，设计系统70的实现环境可以根据期望来改变。
往回参照图2，使用接收到的设计规则和标准单元布局来确定有源区AR中的多个有源鳍的安置和虚设区DR中的多个虚设鳍的安置。这里，可以通过确定每个鳍节距来确定有源区AR中的有源鳍的安置和虚设区DR中的虚设鳍的安置。
可以在设计标准单元布局的过程中检验是否已经确定了最佳标准单元布局。
现在将描述根据另一个示例性实施例的设计半导体装置的方法。
图7是示出了根据另一个示例性实施例的设计半导体装置的方法的流程图。
参照图7，在设计半导体装置的方法中，提供包括有源区AR和虚设区DR的标准单元布局(操作S100)。
然后，确定第一鳍节距P1和第二鳍节距P2，使得具有第一鳍节距P1的多个有源鳍安置在有源区AR中并使得具有第二鳍节距P2的多个虚设鳍安置在虚设区DR中。另外，确定有源鳍与虚设鳍之间的第三鳍节距P3，使得虚设鳍分别安置在标准单元布局的在单元高度CH的方向上彼此面对的边界线上(操作S115)。
具体来说，可以确定第一鳍节距P1至第三鳍节距P3，使得第一虚设鳍DF1和第二虚设鳍DF2安置在标准单元布局的在单元高度CH的方向上彼此面对的边界线上，使得多个有源鳍安置在有源区AR中，并使得多个虚设鳍安置在虚设区DR中。
随后，确定有源区AR中的多个有源鳍的安置，并确定虚设区DR中的多个虚设鳍的安置(操作S120)。
最后，检验标准单元布局的安置设计(操作S130)。
这里，第一鳍节距P1至第三鳍节距P3可以是不同的。可选择地，在一些示例性实施例中，第一鳍节距P1至第三鳍节距P3中的一个或更多个可以与其它鳍节距不同。
图8是示出了根据另一个示例性实施例的设计半导体装置的方法的流程图。
参照图8，在设计半导体装置的方法中，提供包括有源区AR和虚设区DR的标准单元布局(操作S100)。根据当前示例性实施例的设计半导体装置的方法还可以包括使用标记(marker)限定有源区AR和虚设区DR。
确定第一鳍节距P1和第二鳍节距P2，使得具有第一鳍节距P1的多个有源鳍安置在有源区AR中并使得具有第二鳍节距P2的多个虚设鳍安置在虚设区DR中(操作S110)。
然后，确定有源区AR中的多个有源鳍的安置，并确定虚设区DR中的多个虚设鳍的安置(操作S120)。
确定标准单元布局中的第一金属线至第n金属线的安置(操作S125)。这里，可以确定第一金属线至第n金属线的安置，使得相邻金属线之间的第一金属节距至第n-1金属节距相等。可选择地，在一些示例性实施例中，第一金属节距至第n-1金属节距中的一些或全部可以不同于其他金属节距。
在相邻金属线之间的金属节距相等的情况下，如果第一金属节距至第n-1金属节距中的每个被定义为MetP，则可以使用上面的等式(2)来确定R。
最后，检验标准单元布局的安置设计(操作S130)。
在根据上述示例性实施例的设计半导体装置的方法中，可以根据制造工艺的变化来更新或重新设计标准单元布局或逻辑块布局。
如果不使用图形数据格式的标准单元布局，就需要很长的时间来更新逻辑块布局。即，更新设计规则手册，并更新工艺设计包(PDK)。然后，使用已更新的PDK来更新标准单元布局，并使用已更新的标准单元布局来更新逻辑块布局。
图9是根据另一个示例性实施例的用于设计半导体装置的系统600的框图。
参照图9，设计系统600可以包括处理器610和存储器620。
存储器620可以存储更新模块630。更新模块630可以执行设计并更新标准单元布局的上述操作。
具体来说，更新模块630可以接收作为输入的标准单元布局700和逻辑块布局400，并可以通过计算标准单元布局中的有源鳍和虚设鳍中的每个的鳍节距来形成标准单元布局710和逻辑块布局401。
更新模块630可以使用处理器610来执行这个操作。
虽然已经参照其示例性实施例具体地示出并描述了本发明构思，但是本领域的普通技术人员将理解的是，在不脱离如由权利要求限定的本发明构思的精神和范围的情况下，在这里可以做出形式和细节上的各种改变。因此，期望的是，示例性实施例在所有方面中被看作说明性的而不是限制性的，参照权利要求书而非前面的描述来指示本发明构思的范围。

Claims (20)

1.一种设计半导体装置的方法，所述方法包括：
提供包括有源区和虚设区的标准单元布局；
确定有源区中的第一有源鳍与第二有源鳍之间的第一鳍节距和虚设区中的第一虚设鳍与第二虚设鳍之间的第二鳍节距；
使用第一鳍节距和第二鳍节距在有源区中安置第一有源鳍和第二有源鳍并在虚设区中安置第一虚设鳍和第二虚设鳍；以及
检验标准单元布局。
2.如权利要求1所述的设计半导体装置的方法，其中，第一鳍节距和第二鳍节距是不同的。
3.如权利要求1所述的设计半导体装置的方法，所述设计半导体装置的方法还包括确定第二有源鳍与第一虚设鳍之间的第三鳍节距。
4.如权利要求3所述的设计半导体装置的方法，其中，第一鳍节距至第三鳍节距彼此不同。
5.如权利要求1所述的设计半导体装置的方法，所述设计半导体装置的方法还包括在标准单元布局中安置第一金属线至第n金属线，其中，第一金属线至第n金属线被安置成使得相邻金属线之间的第一金属节距至第n-1金属节距是相等的。
6.如权利要求5所述的设计半导体装置的方法，其中，标准单元布局的单元高度是CH，第一金属节距至第n-1金属节距中的每个金属节距是MetP，并且CH＝R×MetP，其中，R是有理数。
7.如权利要求6所述的设计半导体装置的方法，其中，第二有源鳍与第一虚设鳍之间的节距是第四鳍节距，其中，第一鳍节距、第二鳍节距和第四鳍节距彼此不同。
8.如权利要求7或1所述的设计半导体装置的方法，所述设计半导体装置的方法还包括在标准单元布局的至少一个边界线上安置第三虚设鳍。
9.如权利要求1所述的设计半导体装置的方法，所述设计半导体装置的方法还包括使用标记限定有源区和虚设区。
10.一种设计半导体装置的方法，所述方法包括：
提供包括有源区和虚设区的标准单元布局；
确定第一鳍节距和第二鳍节距，使得具有第一鳍节距的多个有源鳍安置在有源区中并且使得具有第二鳍节距的多个虚设鳍安置在虚设区中；
确定多个有源鳍中的有源鳍与多个虚设鳍中的虚设鳍之间的第三鳍节距，使得虚设鳍分别安置在标准单元布局的在单元高度的方向上彼此面对的边界线上；以及
使用第一鳍节距至第三鳍节距在有源区中安置有源鳍并在虚设区安置虚设鳍。
11.如权利要求10所述的设计半导体装置的方法，其中，第一鳍节距至第三鳍节距彼此不同。
12.如权利要求10所述的设计半导体装置的方法，其中，在有源区中安置有源鳍并在虚设区安置虚设鳍的步骤中，第一虚设鳍和第二虚设鳍分别安置在边界线上，有源鳍安置在有源区中，虚设鳍安置在虚设区中。
13.如权利要求10所述的设计半导体装置的方法，所述设计半导体装置的方法还包括在标准单元布局中安置多条金属线，其中，金属线被安置成使得相邻金属线之间的金属节距相等。
14.如权利要求13所述的设计半导体装置的方法，其中，单元高度是CH，金属节距中的每个是MetP，并且CH＝R×MetP，其中，R是有理数。
15.一种用于设计半导体装置的系统，所述用于设计半导体装置的系统包括：
处理器；和
存储器，存储使用处理器执行的操作模块，
其中，操作模块接收包括有源区和虚设区的标准单元布局，确定有源区中的第一有源鳍与第二有源鳍之间的第一鳍节距和虚设区中的第一虚设鳍与第二虚设鳍之间的第二鳍节距，并使用第一鳍节距和第二鳍节距在有源区中安置第一有源鳍和第二有源鳍并在虚设区中安置第一虚设鳍和第二虚设鳍。
16.如权利要求15所述的用于设计半导体装置的系统，其中，第一鳍节距鳍节距和第二鳍节距是不同的。
17.如权利要求15所述的用于设计半导体装置的系统，其中，操作模块还确定第二有源鳍与第一虚设鳍之间的第三鳍节距。
18.如权利要求17所述的用于设计半导体装置的系统，其中，第一鳍节距至第三鳍节距彼此不同。
19.如权利要求17或15所述的用于设计半导体装置的系统，其中，操作模块在标准单元布局的至少一个边界线上安置第三虚设鳍。
20.如权利要求15所述的用于设计半导体装置的系统，其中，操作模块还在标准单元布局中安置第一金属线至第n金属线，其中，第一金属线至第n金属线被安置成使得相邻金属线之间的第一金属节距至第n-1金属节距相等。
CN201510645497.7A 2014-10-01 2015-10-08 用于设计半导体装置的方法和系统 Active CN105488244B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462058266P 2014-10-01 2014-10-01
US62/058,266 2014-10-01
KR1020150037521A KR102230450B1 (ko) 2014-10-01 2015-03-18 반도체 장치의 설계 방법 및 설계 시스템
KR10-2015-0037521 2015-03-18

Publications (2)

Publication Number Publication Date
CN105488244A true CN105488244A (zh) 2016-04-13
CN105488244B CN105488244B (zh) 2021-04-06

Family

ID=55632977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510645497.7A Active CN105488244B (zh) 2014-10-01 2015-10-08 用于设计半导体装置的方法和系统

Country Status (2)

Country Link
US (1) US9842182B2 (zh)
CN (1) CN105488244B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712974A (zh) * 2017-10-26 2019-05-03 三星电子株式会社 产生布局的方法和利用其制造半导体装置的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460259B2 (en) * 2014-08-22 2016-10-04 Samsung Electronics Co., Ltd. Methods of generating integrated circuit layout using standard cell library
US20170140992A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US10644030B2 (en) * 2017-10-20 2020-05-05 Mediatek Inc. Integrated circuit and cell structure in the integrated circuit
KR102373540B1 (ko) 2018-04-19 2022-03-11 삼성전자주식회사 표준 셀들을 포함하는 집적 회로, 이를 제조하기 위한 방법 및 컴퓨팅 시스템
US11177256B2 (en) 2018-06-28 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Odd-fin height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
CN113394215A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 一种鳍式场效应晶体管标准单元结构
US12001772B2 (en) * 2021-09-24 2024-06-04 International Business Machines Corporation Ultra-short-height standard cell architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197467A (zh) * 2008-11-06 2011-09-21 高通股份有限公司 制造鳍式场效晶体管(finfet)装置的方法
CN102760180A (zh) * 2011-04-29 2012-10-31 台湾积体电路制造股份有限公司 用于将平面设计转换为FinFET设计的系统和方法
CN103779394A (zh) * 2012-10-25 2014-05-07 三星电子株式会社 半导体器件及其制造方法
US20140258961A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch Dummy Cell Insertion in FinFET Process

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382670B (en) 1996-11-21 2000-02-21 Hitachi Ltd Low power processor
JP4109340B2 (ja) 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
JPH11345881A (ja) 1998-06-02 1999-12-14 Matsushita Electric Ind Co Ltd 標準セルライブラリ、ブロックレイアウト設計方法および設計装置ならびに半導体集積装置
WO2006124576A2 (en) 2005-05-13 2006-11-23 Mosaid Technologies Corporation Integrated circuit with signal bus formed by cell abutment of logic cells
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
JP4803756B2 (ja) 2008-02-18 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
WO2010073610A1 (ja) 2008-12-24 2010-07-01 パナソニック株式会社 スタンダードセル・ライブラリ及び半導体集積回路
US8728892B2 (en) * 2011-05-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive fin design for FinFETs
KR101904417B1 (ko) 2012-03-30 2018-10-08 삼성전자주식회사 반도체 집적 회로 및 그 설계 방법
KR101953240B1 (ko) 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US9576978B2 (en) * 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
KR101979733B1 (ko) 2012-11-08 2019-05-20 삼성전자 주식회사 적어도 하나의 핀 트랜지스터를 가지는 셀 및 이를 포함하는 반도체 집적 회로
US9012287B2 (en) * 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US9047433B2 (en) 2013-02-27 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Cell and macro placement on fin grid
US9147029B2 (en) * 2013-03-11 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch dummy cell insertion in FinFET process
US8975712B2 (en) * 2013-05-14 2015-03-10 Globalfoundries Inc. Densely packed standard cells for integrated circuit products, and methods of making same
US9147028B2 (en) * 2013-05-24 2015-09-29 Globalfoundries Inc. Forming modified cell architecture for finFET technology and resulting device
US9385048B2 (en) * 2013-09-05 2016-07-05 United Microelectronics Corp. Method of forming Fin-FET
US9373719B2 (en) * 2013-09-16 2016-06-21 United Microelectronics Corp. Semiconductor device
US9141745B2 (en) * 2013-10-31 2015-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for designing Fin-FET semiconductor device
US9245087B1 (en) * 2014-08-29 2016-01-26 Globalfoundries Inc. Methods, apparatus and system for reduction of power consumption in a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197467A (zh) * 2008-11-06 2011-09-21 高通股份有限公司 制造鳍式场效晶体管(finfet)装置的方法
CN102760180A (zh) * 2011-04-29 2012-10-31 台湾积体电路制造股份有限公司 用于将平面设计转换为FinFET设计的系统和方法
US20120278776A1 (en) * 2011-04-29 2012-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to finfet design
CN103779394A (zh) * 2012-10-25 2014-05-07 三星电子株式会社 半导体器件及其制造方法
US20140258961A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch Dummy Cell Insertion in FinFET Process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712974A (zh) * 2017-10-26 2019-05-03 三星电子株式会社 产生布局的方法和利用其制造半导体装置的方法
CN109712974B (zh) * 2017-10-26 2024-05-03 三星电子株式会社 产生布局的方法和利用其制造半导体装置的方法

Also Published As

Publication number Publication date
US9842182B2 (en) 2017-12-12
US20160098508A1 (en) 2016-04-07
CN105488244B (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
CN105488244A (zh) 用于设计半导体装置的方法和系统
US20230401373A1 (en) Pin access hybrid cell height design and system
CN109216348B (zh) 改进光学邻近修正模型的方法和制造半导体装置的方法
US8327301B2 (en) Routing method for double patterning design
US7458045B2 (en) Silicon tolerance specification using shapes as design intent markers
JP4761859B2 (ja) 半導体集積回路のレイアウト設計方法
DE60116769T2 (de) Verfahren und system zur hierarchischen metallenden-, einschliessungs- und belichtungsprüfung
US20040255258A1 (en) Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
US8881083B1 (en) Methods for improving double patterning route efficiency
KR100939786B1 (ko) 제조능력을 위한 디자인
US20130091476A1 (en) Method and system for replacing a pattern in a layout
US6560753B2 (en) Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit
KR102320067B1 (ko) 집적 회로 구조물, 레이아웃 다이어그램 방법, 및 시스템
US20180018420A1 (en) System and Method for Perforating Redundant Metal in Self-Aligned Multiple Patterning
CN220984174U (zh) 半导体装置及集成电路
US20220171912A1 (en) Poly-bit cells
US20220384344A1 (en) Diagonal backside power and signal routing for an integrated circuit
US20220382958A1 (en) Conductor scheme selection and track planning for mixed-diagonal-manhattan routing
TWI726852B (zh) 設計半導體元件的方法與系統
US6862722B2 (en) Extendable method for revising patterned microelectronic conductor layer layouts
US10872817B2 (en) Semiconductor device and method of manufacturing the same
US6519746B1 (en) Method and apparatus for minimization of net delay by optimal buffer insertion
US9268893B2 (en) Photolithography mask synthesis for spacer patterning
CN101158807A (zh) 用于设计精细图案的方法和设备
JP5407450B2 (ja) 半導体集積回路の設計支援方法及び製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant