TWI726852B - 設計半導體元件的方法與系統 - Google Patents

Abstract

本發明提供一種設計半導體元件的方法以及設計半導體元件的系統。設計半導體元件的方法包括：提供包括主動區及虛擬區的標準單元佈局；決定主動區中第一主動鰭片與第二主動鰭片之間的第一鰭片間距以及虛擬區中第一虛擬鰭片與第二虛擬鰭片之間的第二鰭片間距；使用所述第一及第二鰭片間距將所述第一及第二主動鰭片配置在主動區中並將所述第一及第二虛擬鰭片配置在虛擬區中；以及驗證標準單元佈局。

Description

設計半導體元件的方法與系統

本申請案主張於2014年10月1日提交美國智慧財產局（USPTO）的臨時申請案第62/058,266號以及於2015年3月18日提交韓國智慧財產局的韓國專利申請案第10-2015-0037521號的優先權，其揭露以全文參考的方式併入本文中。

本揭露例示性實施例中述及之方法與系統是有關於設計半導體元件方面的方法與系統。

半導體元件是藉由在基板（例如，半導體晶圓）上進行元件與內連線的圖案化來製造。

電子設計自動化（electronic design automation；EDA）可用以設計積體電路（IC）來製造半導體元件，並容許設計者配置並連接電路的各種組件使其彼此互動。換句話說，半導體元件的佈局可藉由EDA的使用來產生。

半導體元件的佈局包括有電路組件、內連線、實體位置以及各層的尺寸。

半導體元件可藉由將半導體元件的所述佈局移轉至半導體基板上來製造。然而，半導體元件的佈局必須先經歷一種驗證程序才能用於製造半導體元件的佈局。

本發明概念的一種態樣提供設計半導體元件的方法，用以最佳化標準單元中的軌道數與鰭片間距。

本發明概念的另一種態樣提供設計半導體元件的系統，用以最佳化標準單元中的軌道數與鰭片間距。

然而，本發明概念的態樣並不僅限於本文所述。熟習本發明概念所屬領域技術者將在參考以下本發明概念的詳細說明後，對以上所述以及其他態樣更加理解。

根據例示性實施例的一態樣，提供有一種設計半導體元件的方法，包括：提供包括主動區及虛擬區的標準單元佈局；決定主動區中第一主動鰭片與第二主動鰭片之間的第一鰭片間距以及虛擬區中第一虛擬鰭片與第二虛擬鰭片之間的第二鰭片間距；使用所述第一及第二鰭片間距將所述第一及第二主動鰭片配置在所述主動區中，並將所述第一及第二虛擬鰭片配置在所述虛擬區中；以及驗證所述標準單元佈局。

根據例示性實施例中的另一態樣，提供有一種設計半導體元件的方法，包括：提供包括主動區及虛擬區的標準單元佈局；決定第一鰭片間距及第二鰭片間距，以使具有所述第一鰭片間距的多個主動鰭片配置在所述主動區中，並使具有所述第二鰭片間距的多個虛擬鰭片配置在所述虛擬區中；決定所述多個主動鰭片中的主動鰭片與所述多個虛擬鰭片中的虛擬鰭片之間的第三鰭片間距，以使所述虛擬鰭片分別配置在所述標準單元佈局的邊界線上而在單元高度的方向上面對彼此；以及使用所述第一至第三鰭片間距將所述主動鰭片配置在所述主動區中，並將所述虛擬鰭片配置在所述虛擬區中。

根據本發明概念的又另一態樣，提供有一種設計半導體元件的系統，包括：處理器；以及儲存器，儲存有使用所述處理器來執行的操作模組，其中所述操作模組接收包括主動區及虛擬區的標準單元佈局、決定主動區中第一主動鰭片與第二主動鰭片之間的第一鰭片間距以及虛擬區中第一虛擬鰭片與第二虛擬鰭片之間的第二鰭片間距、且使用所述第一及第二鰭片間距將所述第一及第二主動鰭片配置在所述主動區中，並將所述第一及第二虛擬鰭片配置在所述虛擬區中。

以下將配合繪示有例示性實施例的圖式，來更加詳細描述該些例性實施例。然而，本發明概念可以多種不同形式來實施，且不應解釋為被本文提出的例示性實施例所限制。實際上，提供這些例示性實施例旨在使本揭露內容透徹且完整，並將向熟習此項技術者充分地傳達本發明概念之範疇。通篇說明書中，相同的編號代表相同的組件。在隨附圖式中，為了追求清晰度，可能誇大了層與區域的厚度。

另外，應理解，當一個層稱作是在另一層或基板「上」時，所述層可直接位於另一層或基板之上或者其中也可能存在有介入層。相對地，當一個部件被稱為「直接在」另一部件上時，表示不存在有介入部件。

為了簡易描述起見，本文中可能使用諸如「在……之下」、「在……下方」、「下部」、「在……上方」、「上部」以及其類似術語的空間相對術語，以描述如諸圖中所繪示的一個部件或特徵相對於另一（其他）部件或特徵的關係。應理解，除了諸圖中所描繪的定向以外，所述空間相對術語亦意欲涵蓋在使用中或操作中的元件的不同定向。舉例而言，若翻轉諸圖中的元件，則描述為在其他部件或特徵「下方」或「之下」的部件繼而將定向於其他部件或特徵「上方」。因此，例示性術語「在……下方」可涵蓋「在……上方」以及「在……下方」兩種定向。元件可以其他方式定向（旋轉90度或在其他的定向），且本文中所使用的空間相對描述詞可對應地作出解釋。

在本文中在描述例示性實施例（特別是在以下申請專利範圍中）的上下文中所使用的術語「一個」、「所述」以及類似指涉物意欲涵蓋單數與複數兩種形式，除非本文另有指示或與上下文明顯矛盾。術語「包括」、「具有」、「包含」以及「含有」除非另有注釋，否則皆闡釋為開放性術語（即，意指「包括，但不限於」）。

除非另有定義，否則本文中所使用的所有技術與科學術語具有與一般熟習本發明概念所屬技術者一般所理解的相同含義。應注意的是，本文中提供的任何以及所有的範例或例示性術語的使用僅意欲更加凸顯本發明概念，且除非另有指定，否則不應視作用於限定本發明概念的範疇。另外，除非另有定義，不應對本文中提及術語（諸如，常用字典中所定義的術語）作出過度解釋。

以下將參照繪示有例示性實施例的透視圖、剖面圖及/或平面圖來描述本發明概念。因此，例示性視圖的輪廓可根據製造技術及/或容差所需而作出修改。亦即是說，該些例示性實施例不欲限於與所繪示的視圖完全相同，而意欲涵蓋所有可能因製程改變而作出的改變或修改。因此，圖式中以示意性的形式與形狀繪示之區域是用以簡單呈現，而非用以對其作出限制。

根據一例示性實施例之設計半導體元件的方法將參考圖1至5來說明。

圖1為根據一例示性實施例所繪示的一種設計半導體元件的方法之流程圖。圖2為用以具體說明圖1的方法的方塊圖。圖3與圖4為根據圖1的方法所產生的標準單元佈局之範例示意圖。圖5為繪示根據圖1的方法所產生的標準單元佈局中數據之表格。

參見圖1，在根據本例示性實施例之設計半導體元件的方法中，提供包括主動區AR以及虛擬區DR的標準單元佈局（操作S100）。

接著，決定主動區AR中多個主動鰭片之間的第一鰭片間距以及虛擬區DR中多個虛擬鰭片之間的第二鰭片間距（操作S110）。第一鰭片間距可與第二鰭片間距相同或者不同。

使用前述程序所決定的所述第一及第二鰭片間距來決定主動區AR中多個主動鰭片的配置以及虛擬區DR中多個虛擬鰭片的配置（操作S120）。

基於標準單元佈局的單元高度CH來驗證主動鰭片以及虛擬鰭片的配置（操作S130）。

標準單元可為用以形成邏輯電路的基本單元。也就是說，標準單元可為執行特定功能的電路組件。

例如，標準單元可代表（但不限於）NAND電路、NOR電路、反向電路或正反電路等。

參見圖3，其繪示有第一主動區AR1及第二主動區AR2（圖2則容後說明）。

第一主動區AR1包括第一主動鰭片10、第二主動鰭片11以及第三主動鰭片12。第二主動區AR2包括第四主動鰭片13、第五主動鰭片14以及第六主動鰭片15。

第一主動鰭片10與第二主動鰭片11之間的鰭片間距為AFP1，而第二主動鰭片11與第三主動鰭片12之間的鰭片間距為AFP2。此外，第四主動鰭片13與第五主動鰭片14之間的鰭片間距為AFP3，而第五主動鰭片14與第六主動鰭片15之間的鰭片間距為AFP4。此處，AFP1、AFP2、AFP3及AFP4可全部相等。然而，前述僅為一範例，且在一些例示性實施例中，AFP1、AFP2、AFP3及AFP4中一或多個可不同於其餘的鰭片間距。或者，在一些例示性實施例中，鰭片間距AFP1、鰭片間距AFP2、鰭片間距AFP3及鰭片間距AFP4的各者可互不相同，使得不出現相同的兩個鰭片間距。

除了第一主動區AR1及第二主動區AR2以外的整個區域可定義為虛擬區DR。虛擬區DR可包括第一虛擬鰭片20、第二虛擬鰭片21、第三虛擬鰭片22以及第四虛擬鰭片23。

標準單元佈局的邊界線上並未配置有虛擬鰭片。例如，上邊界線UBL（upper boundary line）與第一虛擬鰭片20之間的鰭片間距為0.5×DFP1，且下邊界線LBL（lower boundary line）與第四虛擬鰭片23之間的鰭片間距為0.5×DFP1。

第一虛擬鰭片20與第一主動鰭片10之間的鰭片間距為TFP1，第三主動鰭片12與第二虛擬鰭片21之間的鰭片間距為TFP2，第二虛擬鰭片21與第三虛擬鰭片22之間的鰭片間距為DFP2，第三虛擬鰭片22與第四主動鰭片13之間的鰭片間距為TFP3，以及第六主動鰭片15與第四虛擬鰭片23之間的鰭片間距為TFP4。

在圖3的情況下，AFP(x)、DFP(y)以及TFP(z)可具有相同的數值。然而，前述僅為一範例。在一些例示性實施例中，AFP(x)、DFP(y)以及TFP(z)中的一些或全部可具有互不相同的數值。標準單元佈局的單元高度CH（cell height）為AFP(x)、DFP(y)以及TFP(z)之數值的總和。

也就是說，標準單元佈局的單元高度CH以及各鰭片間距可使用方程式（1）來決定：

…（1）

例如，若要在特定標準單元佈局中實現交錯耦合（cross-couple），則應基於製程裕度而在標準單元中設計出一種對角接觸窗插塞。然而，如此複雜的結構會難以使用設計規則來描述。即便使用了設計規則來描述這種複雜的結構，產生與設計規則開發者所期望的結構相同的結構的佈局可能是非常困難的。

因此，可使用根據本發明概念之設計半導體元件的方法、基於標準單元佈局的單元高度CH來設計出多個主動鰭片與多個虛擬鰭片的最佳配置。

第一個至第n個金屬線可經設計而配置在標準單元佈局中。此處，所述第一個至第n個金屬線可經設計而使相鄰金屬線之間的第一個至第n-1個金屬間距相等。或者，在一些例示性實施例中，所述第一個至第n-1個金屬間距中的一些或全部可與其他金屬間距不同。

在相鄰金屬線間的金屬間距相等的情況下，如果第一個至第n-1個金屬間距中的每一個都被定義為MetP，則可使用方程式（2）來決定R：

…（2） 其中R為有理數。

參見圖5，其繪示有標準單元佈局的範例數值。在根據本發明概念之設計半導體元件的方法中，R可為（例如）8.75、9.25、7.625等。

例如，當R為8.75時，AFP(x)、DFP(y)以及TFP(z)可具有相同數值，且AFP(x)、DFP(y)以及TFP(z)的各數值可為42 nm。

參見圖4，其繪示有第三主動區AR3及第四主動區AR4。

第三主動區AR3包括第七主動鰭片30、第八主動鰭片31以及第九主動鰭片32。第四主動區AR4包括第十主動鰭片33、第十一主動鰭片34以及第十二主動鰭片35。

第七主動鰭片30與第八主動鰭片31之間的鰭片間距為AFP1，而第八主動鰭片31與第九主動鰭片32之間的鰭片間距為AFP2。此外，第十主動鰭片33與第十一主動鰭片34之間的鰭片間距為AFP3，而第十一主動鰭片34與第十二主動鰭片35之間的鰭片間距為AFP4。此處，AFP1、AFP2、AFP3及AFP4可為相等之間距。然而，前述僅為一範例，且在一些例示性實施例中，AFP1、AFP2、AFP3以及AFP4中的一些或全部可具有互不相同的間距數值。

除了第三主動區AR3及第四主動區AR4以外的整個區域可定義為虛擬區DR。虛擬區DR可包括第五虛擬鰭片40、第六虛擬鰭片41、第七虛擬鰭片42、第八虛擬鰭片43、第九虛擬鰭片44以及第十虛擬鰭片45。

此處，與圖3所示的例示性實施例不同之處在於，虛擬鰭片可配置在標準單元佈局的邊界線上。也就是說，第五虛擬鰭片40可配置在標準單元佈局的上邊界線UBL上，且第十虛擬鰭片45可配置在標準單元佈局的下邊界線LBL上。第五虛擬鰭片40與第六虛擬鰭片41之間的鰭片間距為DFP1，而第九虛擬鰭片44與第十虛擬鰭片45之間的鰭片間距為DFP3。

第六虛擬鰭片41與第七主動鰭片30之間的鰭片間距為TFP1，第九主動鰭片32與第七虛擬鰭片42之間的鰭片間距為TFP2，第七虛擬鰭片42與第八虛擬鰭片43之間的鰭片間距為DFP2，第八虛擬鰭片43與第十主動鰭片33之間的鰭片間距為TFP3，以及第十二主動鰭片35與第九虛擬鰭片44之間的鰭片間距為TFP4。

在圖4的情況下，AFP(x)、DFP(y)以及TFP(z)可具有不同的數值。然而，前述僅為一範例，且在一些例示性實施例中，AFP(x)、DFP(y)以及TFP(z)可具有相同的數值。標準單元佈局的單元高度CH可為AFP(x)、DFP(y)以及TFP(z)之數值的總和。

也就是說，標準單元佈局的單元高度CH以及各鰭片間距可使用前述方程式（1）來決定。

第一個至第n個金屬線可經設計而配置在標準單元佈局中。此處，所述第一個至第n個金屬線可經設計而使相鄰金屬線間的第一個至第n-1個金屬間距相等。或者，在一些例示性實施例中，所述第一個至第n-1個金屬間距中的一些或全部可與其他金屬間距不同。

在相鄰金屬線間的金屬間距相等的情況下，如果第一個至第n-1個金屬間距中每一個都被定義為MetP，則可使用前述方程式（2）來決定R。

參見圖5，當R為9時，AFP(x)可為42 nm，DFP(y)可為42 nm或48 nm且TFP(z)可為42 nm或45 nm。

如此一來，AFP(x)、DFP(y)以及TFP(z)的各數值可藉由將適當的有理數代入R來決定。或者，在決定了AFP(x)及DFP(y)的數值之後，TFP(z)的數值可基於單元高度CH的數值來決定。

以下，將參照圖2以更詳細地描述本方法。

首先，根據設計規則來設計積體電路（IC）（操作100）。

根據設計規則來設計IC可能不利於縮減尺寸，但卻有助於IC的實現。

若IC設計者設計出違反設計規則的IC佈局，將難以預測違反設計規則的IC佈局是否將實現實際的IC。也就是說，IC製造者可能無法藉由製造程序的最佳化來將違反設計規則的IC佈局實現為實際的IC。在這個情況下，IC設計者應該重新設計IC佈局。

另一方面，IC製造者能夠藉由製造程序的最佳化來將違反設計規則的IC佈局實現為實際的IC。IC製造者之所以可實現違反設計規則的IC佈局的原因在於IC製造者可藉由調整（例如）製造程序的條件來實現違反設計規則的複雜圖案。

此外，在使用IC佈局來製造光罩時，IC製造者可使用（例如）光學鄰近修正（optical proximity correction；OPC）。也就是說，IC製造者可藉由調整光罩製造作業的條件來實現違反設計規則的複雜圖案。

在IC設計者基於設計規則設計IC佈局的同時，IC製造者藉由實際製造程序的最佳化來實現IC。因此，在製造程序方面，IC製造者可最佳化違反設計規則的結構或最佳化過度複雜而難以由設計規則來表達的結構。

在設計標準單元的配置時，若在定義主動區AR及虛擬區DR後才設計多個主動鰭片及多個虛擬鰭片的配置，則將可決定出最佳的單元高度CH，並且可基於金屬間距MetP來決定出最佳的軌道數TN（track number）。

因此，相較於根據設計規則設計的標準單元佈局，標準單元的尺寸可縮小。

IC設計者決定最佳的軌道數TN以及對應所述最佳的軌道數TN的鰭片間距（操作200）。此處，最佳的軌道數TN以及鰭片間距是使用上述方法來決定。

亦即，定義最大主動區AR（操作201），並定義虛擬區DR（操作202）。藉由上述方法的使用，決定了主動鰭片間距（操作203），且決定了虛擬鰭片間距（操作204）。另外，決定了虛擬鰭片與主動鰭片之間的鰭片間距（操作205）。

因此，IC設計者設計出標準單元佈局（操作206）。接著，驗證標準單元佈局（操作207）。如果標準單元佈局已經最佳化（操作207為「通過」），則完成標準單元佈局（操作208）。如果驗證標準單元佈局（操作207）的結果是標準單元佈局尚未最佳化（操作207為「未通過」），則將重試上述方法（操作210）。

在一些例示性實施例中，更可藉由改變標準單元佈局的設計順序來提供包括用於設計IC之設計規則的設計規則指南。

設計規則可為IC開發者所提供的多個變數。藉由設計規則的使用，IC設計者可驗證基於IC佈局產生的光罩集（photomask set）的正確度。

所述設計規則可包括，例如，基礎規則與特殊結構。此處，所述特殊結構可代表結構套用了比基礎規則更嚴格的裕度。也就是說，所述特殊結構亦為設計規則的一種。

所述設計規則可包括，例如，寬度規則、最小面積規則、空間規則、封入規則、對稱規則及/或對齊規則等。

所述設計規則可以文件形式提供給IC設計者。

與標準單元佈局相關的資料檔案可為圖形資料庫系統（graphic database system；GDS）檔案、GDS實例（GDS instance）檔案以及硬體巨集（hard macro）檔案等形式。然而，資料檔案不限於以上所述。也就是說，與標準單元佈局相關的資料檔案可為任何能代表電路佈局的圖形檔案形式。

換句話說，標準單元佈局可以GDS、GDS實例以及硬體巨集中的一者的形式提供予IC設計者。

在一些例示性實施例中，標準單元佈局可經由一種系統藉由IC製造者來提供予IC設計者。所述系統可被預先定義。

以下將參考圖6來描述設計半導體元件的系統。

圖6為根據一例示性實施例的一種設計半導體元件的系統70之方塊圖。

參照圖6，所述設計系統70可包括處理器72以及儲存器74。

儲存器74可儲存從第一實體50（例如，IC製造者）接收之資料檔案76。第一實體50可將包括如上述設計的標準單元佈局的資料檔案76上傳至儲存器74。

因此被儲存在儲存器74中的資料檔案76可被下載至第二實體60（例如，IC設計者）。也就是說，包括標準單元佈局的資料檔案76可提供給第二實體60。

所述系統70可使用處理器72來執行上傳或下載這些資料檔案76的程序操作。所述操作可被預先定義。

在一些例示性實施例中，儲存器74更可儲存從第一實體50提供至第二實體60的設計規則。也就是說，設計規則也可經由設計系統70而從第一實體50提供至第二實體60。

在一些例示性實施例中，所述設計系統70可使用（例如）網路介面來實現。然而，實施環境並不限於上述，且設計系統70的實施環境可視需求而調整。

再次參見圖2，主動區AR中的多個主動鰭片的配置以及虛擬區DR中的多個虛擬鰭片的配置是使用所接收之設計規則及標準單元佈局來決定。此處，主動區AR中的多個主動鰭片的配置以及虛擬區DR中的多個虛擬鰭片的配置可藉由決定各鰭片間距來決定。

在設計標準單元佈局的程序中，可驗證是否有決定出最佳的標準單元佈局。

以下將說明根據另一例示性實施例之設計半導體元件的方法。

圖7為根據另一例示性實施例所繪示的一種設計半導體元件的方法之流程圖。

參見圖7，在設計半導體元件的方法中，提供包括主動區AR以及虛擬區DR的標準單元佈局（操作S100）。

接著，決定第一鰭片間距P1及第二鰭片間距P2，以使具有第一鰭片間距P1的多個主動鰭片配置在主動區AR中，並使具有第二鰭片間距P2的多個虛擬鰭片配置在虛擬區DR中。另外，決定主動鰭片與虛擬鰭片之間的第三鰭片間距P3，使得虛擬鰭片分別配置在標準單元佈局的邊界線上而在單元高度CH的方向上面對彼此（操作S115）。

具體而言，第一鰭片間距P1至第三鰭片間距P3可經決定而使得第一虛擬鰭片DF1以及第二虛擬鰭片DF2配置在標準單元佈局的邊界線上而在單元高度CH的方向上面對彼此、使得多個主動鰭片配置在主動區AR中並使得多個虛擬鰭片配置在虛擬區DR中。

接著，決定主動區AR中多個主動鰭片的配置，並決定虛擬區DR中多個虛擬鰭片的配置（操作S120）。

最後，驗證標準單元佈局的配置設計（操作130）。

此處，第一鰭片間距P1至第三鰭片間距P3可為不同。或者，在一些例示性實施例中，第一鰭片間距P1至第三鰭片間距P3中一或多個可與其他鰭片間距不同。

圖8為根據另一例示性實施例所繪示的一種設計半導體元件的方法之流程圖。

參見圖8，在設計半導體元件的方法中，提供包括主動區AR以及虛擬區DR的標準單元佈局（操作S100）。根據本例示性實施例之設計半導體元件的方法可更包括：使用標記來定義主動區AR及虛擬區DR。

第一鰭片間距P1及第二鰭片間距P2經決定而使具有第一鰭片間距P1的多個主動鰭片配置在主動區AR中，並使具有第二鰭片間距P2的多個虛擬鰭片配置在虛擬區DR中（操作S110）。

接著，決定主動區AR中多個主動鰭片的配置，並決定虛擬區DR中多個虛擬鰭片的配置（操作S120）。

決定第一個至第n個金屬線在標準單元佈局中的配置（操作S125）。此處，所述第一個至第n個金屬線的配置可經決定而使相鄰金屬線間的第一個至第n-1個金屬間距相等。或者，在一些例示性實施例中，所述第一個至第n-1個金屬間距中的一些或全部可與其他金屬間距不同。

在相鄰金屬線間的金屬間距相等的情況下，如果第一個至第n-1個金屬間距中的每一個都被定義為MetP，則可使用前述方程式（2）來決定R。

最後，驗證標準單元佈局的配置設計（操作130）。

在根據上述例示性實施例之設計半導體元件的方法中，可根據製造製程中的改變來更新或重新設計標準單元佈局或邏輯區塊佈局。

若未使用圖形資料格式的標準單元佈局，更新邏輯區塊佈局將花費大量時間。也就是說，設計規則指南會被更新，且製程設計套件（process design kit；PDK）會被更新。接著，使用更新後的PDK來更新標準單元佈局，並使用更新後的標準單元佈局來更新邏輯區塊佈局。

圖9為根據另一例示性實施例的一種設計半導體元件的系統600之方塊圖。

參照圖9，設計系統600可包括處理器610以及儲存器620。

儲存器620可儲存更新模組630。更新模組630可執行前述設計與更新標準單元佈局的操作。

具體而言，更新模組630可將標準單元佈局700及邏輯區塊佈局400作為輸入來接收，並可藉由計算標準單元佈局中主動鰭片及虛擬鰭片各自的鰭片間距來形成標準單元佈局710及邏輯區塊佈局410。

更新模組630可使用處理器610來執行此操作。

雖然已特別參照例示性實施例繪示並描述了本發明概念，但熟習此項技術者將理解，可在不脫離如附加之申請專利範圍所界定之本發明概念之精神及範疇的情況下，對本發明概念作各種形式及細節上的改變。因此所述例示性實施例在各方面考量下，皆非用以指示本發明概念範疇而是供所附申請專利範圍參考所用之例示性且非限制性的說明。

10、11、12、13、14、15、30、31、32、33、34、35‧‧‧主動鰭片 20、21、22、23、40、41、42、43、44、45‧‧‧虛擬鰭片 50、60‧‧‧實體 70、600‧‧‧系統 72、610‧‧‧處理器 74、620‧‧‧儲存器 76‧‧‧資料檔案 100、200、201、202、203、204、205、206、207、208、210S100、S110、S120、S130‧‧‧操作 400、401‧‧‧邏輯區塊佈局 630‧‧‧更新模組 700、710‧‧‧標準單元佈局 AFP1、AFP2、AFP3、AFP4、DFP1、DFP2、DFP3、TFP1、TFP2、TFP3、TFP4‧‧‧鰭片間距 AR1、AR2、AR3、AR4‧‧‧主動區 CH‧‧‧單元高度 LBL‧‧‧下邊界線 UBL‧‧‧上邊界線

以下將藉由參照附圖詳細描述本發明之例示性實施例，而上述及其他觀點及優點更加顯見，其中： 圖1為根據一例示性實施例所繪示的一種設計半導體元件的方法之流程圖。 圖2為用以更詳細說明圖1的方法所繪示的方塊圖。 圖3與圖4為根據圖1的方法所設計的標準單元佈局之範例示意圖。 圖5為繪示根據圖1的方法所設計的標準單元佈局中數據之表格。 圖6為根據一例示性實施例所繪示的一種設計半導體元件的系統之方塊圖。 圖7為根據另一例示性實施例所繪示的一種設計半導體元件的方法之流程圖。 圖8為根據另一例示性實施例所繪示的一種設計半導體元件的方法之流程圖。 圖9為根據另一例示性實施例所繪示的一種設計半導體元件的系統之方塊圖。

S100、S110、S120、S130‧‧‧操作

Claims (20)

1. 一種設計半導體元件的方法，所述方法包括：提供包括主動區及虛擬區的標準單元佈局；藉由決定所述主動區中第一主動鰭片與第二主動鰭片之間的第一鰭片間距以及所述虛擬區中第一虛擬鰭片與第二虛擬鰭片之間的第二鰭片間距決定所述標準單元佈局的單元高度；使用所述第一鰭片間距及所述第二鰭片間距將所述第一主動鰭片及所述第二主動鰭片配置在所述主動區中，並將所述第一虛擬鰭片及所述第二虛擬鰭片配置在所述虛擬區中；驗證所述標準單元佈局且當所述標準單元佈局未通過驗證時，則重新決定所述第一鰭片間距及所述第二鰭片間距；以及更新所述標準單元佈局。
2. 如申請專利範圍第1項所述之設計半導體元件的方法，其中所述第一鰭片間距與所述第二鰭片間距不同。
3. 如申請專利範圍第1項所述之設計半導體元件的方法，更包括決定所述第二主動鰭片與所述第一虛擬鰭片之間的第三鰭片間距。
4. 如申請專利範圍第3項所述之設計半導體元件的方法，其中所述第一鰭片間距至所述第三鰭片間距互不相同。
5. 如申請專利範圍第1項所述之設計半導體元件的方法，更包括將第一個至第n個金屬線配置在所述標準單元佈局中，其中所述第一個至第n個金屬線經配置而使相鄰的所述金屬線之間的第一個至第n-1個金屬間距相等。
6. 如申請專利範圍第5項所述之設計半導體元件的方法，其中所述標準單元佈局的單元高度為CH，各所述第一個至第n-1個金屬間距為MetP，且CH=R×MetP，其中R為有理數。
7. 如申請專利範圍第6項所述之設計半導體元件的方法，其中所述第二主動鰭片與所述第一虛擬鰭片之間的間距為第四鰭片間距，其中所述第一鰭片間距、所述第二鰭片間距以及所述第四鰭片間距互不相同。
8. 如申請專利範圍第7項所述之設計半導體元件的方法，更包括將第三虛擬鰭片配置在所述標準單元佈局的至少一邊界線上。
9. 如申請專利範圍第1項所述之設計半導體元件的方法，更包括使用標記來定義所述主動區及所述虛擬區。
10. 一種設計半導體元件的方法，所述方法包括：提供包括主動區及虛擬區的標準單元佈局；決定所述標準單元佈局的單元高度，包括：決定第一鰭片間距及第二鰭片間距，以使具有所述第一鰭片間距的多個主動鰭片配置在所述主動區中，並使具有所述第二鰭片間距的多個虛擬鰭片配置在所述虛擬區中；及決定在所述多個主動鰭片中的主動鰭片與所述多個虛擬鰭片中的虛擬鰭片之間的第三鰭片間距，以使所述虛擬鰭片分別配置在所述標準單元佈局的邊界線上而在所述單元高度的方向上面對彼此；使用所述第一鰭片間距至所述第三鰭片間距將所述主動鰭片配置在所述主動區中，並將所述虛擬鰭片配置在所述虛擬區中； 驗證所述主動鰭片與所述虛擬鰭片且當所述主動鰭片與所述虛擬鰭片未通過驗證時，則重新決定所述第一鰭片間距、所述第二鰭片間距及所述第三鰭片間距；以及更新所述標準單元佈局。
11. 如申請專利範圍第10項所述之設計半導體元件的方法，其中所述第一鰭片間距至所述第三鰭片間距互不相同。
12. 如申請專利範圍第10項所述之設計半導體元件的方法，其中在將所述主動鰭片配置在所述主動區中並將所述虛擬鰭片配置在所述虛擬區中的步驟中，第一虛擬鰭片及第二虛擬鰭片分別配置在所述邊界線上，所述主動鰭片配置在所述主動區中，以及所述虛擬鰭片配置在所述虛擬區中。
13. 如申請專利範圍第10項所述之設計半導體元件的方法，更包括將多個金屬線配置在所述標準單元佈局中，其中所述金屬線經配置而使相鄰所述金屬線間的金屬間距相等。
14. 如申請專利範圍第13項所述之設計半導體元件的方法，其中所述單元高度為CH，各所述金屬間距為MetP，以及CH=R×MetP，其中R為有理數。
15. 一種設計半導體元件的系統，所述系統包括：處理器；以及儲存器，儲存有使用所述處理器來執行的操作模組，其中所述操作模組接收包括主動區及虛擬區的標準單元佈局、藉由決定所述主動區中第一主動鰭片與第二主動鰭片之間的第一鰭片間距以及所述虛擬區中第一虛擬鰭片與第二虛擬鰭片之間的第二鰭片間距決定所述標準單元佈局的單元高度、使用所述第一 鰭片間距及所述第二鰭片間距將所述第一主動鰭片及所述第二主動鰭片配置在所述主動區中並將所述第一虛擬鰭片及所述第二虛擬鰭片配置在所述虛擬區中、驗證所述標準單元佈局且當所述標準單元佈局未通過驗證時，則重新決定所述第一鰭片間距及所述第二鰭片間距；且其中所述操作模組更新所述標準單元佈局。
16. 如申請專利範圍第15項所述之設計半導體元件的系統，其中所述第一鰭片間距與所述第二鰭片間距不同。
17. 如申請專利範圍第15項所述之設計半導體元件的系統，其中所述操作模組更決定所述第二主動鰭片與所述第一虛擬鰭片之間的第三鰭片間距。
18. 如申請專利範圍第17項所述之設計半導體元件的系統，其中所述第一鰭片間距至所述第三鰭片間距互不相同。
19. 如申請專利範圍第17項所述之設計半導體元件的系統，其中所述操作模組將第三虛擬鰭片配置在所述標準單元佈局的至少一邊界線上。
20. 如申請專利範圍第15項所述之設計半導體元件的系統，其中所述操作模組進一步將第一個至第n個金屬線配置在所述標準單元佈局中，其中所述第一個至第n個金屬線經配置而使相鄰所述金屬線間的第一個至第n-1個金屬間距相等。

Images