CN101847164B - 一种sram版图制作方法及装置 - Google Patents

一种sram版图制作方法及装置 Download PDF

Info

Publication number
CN101847164B
CN101847164B CN2009100806727A CN200910080672A CN101847164B CN 101847164 B CN101847164 B CN 101847164B CN 2009100806727 A CN2009100806727 A CN 2009100806727A CN 200910080672 A CN200910080672 A CN 200910080672A CN 101847164 B CN101847164 B CN 101847164B
Authority
CN
China
Prior art keywords
pel
storage block
sram
capacity
sblk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100806727A
Other languages
English (en)
Other versions
CN101847164A (zh
Inventor
舒清明
刘永波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co.,Ltd.
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN2009100806727A priority Critical patent/CN101847164B/zh
Publication of CN101847164A publication Critical patent/CN101847164A/zh
Application granted granted Critical
Publication of CN101847164B publication Critical patent/CN101847164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种SRAM版图制作方法及装置,以解决目前的版图设计工具制作出的SRAM种类有限,无法满足设计要求的问题。所述方法对现有的图元库进行了改进,提供的存储块图元增加了字长支持的位数和容量,是图元库中的存储块图元类型更为丰富,因此可以制作出更多种类型的SRAM,满足新的版图设计要求。

Description

一种SRAM版图制作方法及装置
技术领域
本发明涉及集成电路版图设计领域,特别是涉及一种SRAM版图制作方法及装置。 
背景技术
SRAM是Static Random Access Memory的缩写,意为静态随机存储器。SRAM通常在掉电之后就丢失数据,但SRAM的速度非常快,是目前读写最快的存储设备,但是它也非常昂贵,所以只在要求很苛刻的地方使用,如CPU的一级缓冲、二级缓冲等。 
在存储器的版图设计领域,针对SRAM的版图制作,现有的版图设计工具产生的SRAM版图由三部分组成,参照图1所示,分别是Logic(逻辑部分)、Mbank(存储部分)和VDC_OSC(电源部分)。其中,Mbank由Sblk(存储块图元)组成(参照图2所示),Sblk的个数由产生的SRAM容量大小决定。 
目前,在版图设计工具的图元库中(每个图元是进行版图制作的基本单位),用于制作SRAM版图的Sblk一般有两种类型:Sblk_F和Sblk_H,其容量分别为16k(32x512)和8k(32x256)。由于Sblk_F和Sblk_H的高度不同,所以图元库中每种Sblk对应的Logic(逻辑图元)和VDC_OSC(电源图元)也各有高度不同的两种:Logic_F、Logic_H、VDC_OSC_F、VDC_OSC_H(参照图3所示)。 
基于上述对SRAM版图及图元库的介绍,SRAM版图的制作过程就是根据定制的SRAM的容量大小,从图元库中选择合适的Sblk类型及Sblk个数,以及相应的Lo gic、VDC_OSC,组成一个SRAM版图。而现有技术制作SRAM版图时,一般参照表1所示的经验表,在其中选择所需的组合情况。 
例如,下面的表1所列的是存储器容量对应的Sblk类型及Sblk个数,该表列出了部分最常用、最节省芯片面积的组合情况。参照该表,如果定制 容量为160kbit的SRAM,则制作该SRAM版图需要选择10个Sblk_F;如果定制64kbit的SRAM,则制作该SRAM版图需要选择8个Sblk_H。 
  SRAM容量(Kbit)   Bit   Sblk类型   Sblk数
  160   8,16,32,64   Sblk_F   10
  …   …   …   …
  64   8,16,32   Sblk_H   8
  16   8,16,32   Sblk_H   2
表1 
根据表1所示,虽然目前的两种Sblk可以组合出多个容量的SRAM,满足多种SRAM版图的设计需要,但是,目前可制作出的SRAM种类还是很有限。因为所述两种类型的Sblk只能支持8、16、32和64Bit(位),所以能够设计出的SRAM容量都是8k或16k的整数倍,如果需要制作的SRAM容量不是8k或16k的整数倍,就无法满足设计需要。例如,18k的SRAM就无法根据Sblk_F和Sblk_H设计出来。 
综上所述,目前的版图设计工具制作出的SRAM种类非常有限,尤其是随着芯片技术的快速发展,根本无法满足各种新出现的SRAM设计要求。 
发明内容
本发明所要解决的技术问题是提供一种SRAM版图制作方法及装置,以解决目前的版图设计工具制作出的SRAM种类有限,无法满足设计要求的问题。 
为了解决上述问题,本发明公开了一种SRAM版图制作方法,包括: 
计算所需SRAM的容量; 
根据所述SRAM需要支持的字长,从预置的多种存储块图元中选择符合所述字长的存储块图元,并选择与该存储块图元相对应的逻辑图元和电源图元;其中,所述预置的多种存储块图元包括容量为2ik和2jk的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于2i并小于2j的任一整数,i<j,i、j均为正整数;
根据所述SRAM的容量及所选择的存储块图元的容量,计算所选择的存储块图元的个数; 
将所选择的逻辑图元和电源图元及计算所得个数的存储块图元拼接产生SRAM版图; 
将所选择的逻辑图元和电源图元及计算所得个数的存储块图元拼接产生SRAM版图之前,还包括:判断符合所述字长的存储块图元是否有多种可选类型,如果否,则将该存储块图元确认为所选择的唯一的存储块图元;如果是,则计算每种类型的存储块图元及其相应逻辑图元和电源图元拼接而成的SRAM版图的面积,并选择面积最小的存储块图元。 
其中,所述计算每种类型的存储块图元及其相应逻辑图元和电源图元拼接而成的SRAM版图的面积,具体包括:针对每种类型的存储块图元,将计算所得个数的存储块图元的宽度及其相应逻辑图元和电源图元的宽度相加得到总宽度,再乘以他们相同的高度,得到拼接而成的SRAM版图的面积。 
优选的,当i取3、j取4时,所述预置的多种存储块图元包括容量为8k和16k的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于8并小于16的任一整数。 
其中,所述预置的多种存储块图元包括九种,容量分别为8k、9k、10k、11k、12k、13k、14k、15k或16k;则根据所述九种存储块图元拼接产生的SRAM容量是8k、9k、10k、11k、12k、13k、14k、15k或16k的整数倍。 
其中,所述计算所需SRAM的容量,具体包括:将SRAM的字数乘以每个字包含的位数,得到该SRAM的容量。 
本发明还提供了一种SRAM版图制作装置,包括: 
图元库,用于提供多种存储块图元,以及与每种存储块图元相对应的逻辑图元和电源图元;其中,所述多种存储块图元包括容量为2ik和2jk的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于2i并小于2j的任一整数,i<j,i、j均为正整数; 
容量计算单元,用于计算所需SRAM的容量; 
图元选择单元,用于根据所述SRAM需要支持的字长,从所述图元库中的多种存储块图元中选择符合所述字长的存储块图元,并选择与该存储块图元相对应的逻辑图元和电源图元; 
图元个数计算单元,用于根据所述SRAM的容量及所选择的存储块图元的容量,计算所选择的存储块图元的个数; 
拼接单元,用于将所选择的逻辑图元和电源图元及计算所得个数的存储块图元拼接产生SRAM版图; 
所述装置还包括:判断单元,用于判断符合所述字长的存储块图元是否有多种可选类型,如果否,则将该存储块图元确认为所选择的唯一的存储块图元;如果是,则触发比较单元;比较单元,用于计算每种类型的存储块图元及其相应逻辑图元和电源图元拼接而成的SRAM版图的面积,并选择面积最小的存储块图元。 
其中,所述比较单元通过以下方式计算每种类型的SRAM版图面积:所述比较单元针对每种类型的存储块图元,将计算所得个数的存储块图元的宽度及其相应逻辑图元和电源图元的宽度相加得到总宽度,再乘以他们相同的高度,得到拼接而成的SRAM版图的面积。 
优选的,当i取3、j取4时,所述预置的多种存储块图元包括容量为8k和16k的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于8并小于16的任一整数。 
其中,所述图元库中的多种存储块图元包括九种,容量分别为8k、9k、10k、11k、12k、13k、14k、15k或16k;则根据所述九种存储块图元拼接产生的SRAM容量是8k、9k、10k、11k、12k、13k、14k、15k或16k的整数倍。 
其中,所述容量计算单元通过以下方式计算所需SRAM的容量:所述容量计算单元将SRAM的字数乘以每个字包含的位数,得到该SRAM的容量。 
与现有技术相比,本发明具有以下优点: 
首先,本发明对现有的图元库进行了改进,提供了更多种类型的Sblk(存储块图元),不仅包括容量为8k和16k的Sblk,还包括容量为nk的Sblk,n为大于8并小于16的任一整数。这样,根据图元库制作出来的SRAM容量就可以是nk的整数倍。基于这种思想,根据实际应用的需要,本发明还可以扩展提供容量为2ik到2jk之间的若干Sblk,其中i<j。 
而且,本发明提供的Sblk的字长不仅支持8、16、32和64Bit,还支持4至16、18、20、22、24等更多Bit数。因此,如果设计需要的字长不是8、16、32和64Bit,如24Bit时,如果利用现有技术仅有的两种Sblk,就需要使用32Bit的Sblk,这样就会浪费剩余的8Bit;但使用本发明提供的支持24Bit的Sblk,就可以恰好满足设计需要,从而节省Sblk的位数。 
综上所述,本发明提供的Sblk增加了字长支持的位数和容量,可以制作出更多种类型的SRAM,满足新的版图设计要求。 
其次,由于每种Sblk的字长可支持的位数可能有相同的位,所以当满足制作需要的Sblk有多种时,本发明通过比较每种Sblk拼接成的SRAM版图面积,优化选取面积最小的Sblk来完成版图制作,从而使制作出的SRAM版图满足芯片面积最小的设计要求。 
附图说明
图1是现有的SRAM版图示意图; 
图2是图1所示的版图中Mbank的组成示意图; 
图3是现有的图元库示意图; 
图4是本发明实施例所述改进后的图元库示意图; 
图5是本发明实施例所述一种SRAM版图制作方法的流程图; 
图6是本发明优选实施例所述一种SRAM版图制作方法的流程图; 
图7是本发明实施例所述一种SRAM版图制作装置的结构图。 
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图 和具体实施方式对本发明作进一步详细的说明。 
现有的图元库中用于制作SRAM版图的Sblk仅有两种,容量分别为8k和16k。本发明在此基础上,根据实际应用的需要,扩展出共九种类型的Sblk。 
参照图4,是改进后的图元库示意图。库中的九种Sblk分别为Sblk_8、Sblk_9、Sblk_10、Sblk_11、Sblk_12、Sblk_13、Sblk_14、Sblk_15和Sblk_16,其容量分别为8k(32x256)、9k(32x288)、10k(32x320)、11k(32x352)、12k(32x384)、13k(32x416)、14k(32x448)、15k(32x480)和16k(32x512)。这样,根据所述九种Sblk设计出的存储器的容量可以是8k、9k、10k、11k、12k、13k、14k、15k或16k的整数倍。 
相应的,图元库中对应每种Sblk的Logic和VDC_OSC也各有九种:Logic_8、Logic_9、Logic_10、Logic_11、Logic_12、Logic_13、Logic_14、Logic_15、Logic_16和VDC_OSC_8、VDC_OSC_9、VDC_OSC_10、VDC_OSC_11、VDC_OSC_12、VDC_OSC_13、VDC_OSC_14、VDC_OSC_15、VDC_OSC_16。在图元库中,每种Sblk与其对应的Logic和VDC_OSC具有相同的高度,但各种Sblk的高度不同。 
此外,所述九种Sblk的字长可支持的Bit数也不限于8、16、32和64Bit,可支持的Bit数增加到4、5、6、7、8、9、10、11、12、13、14、15、16、18、20、22、24、26、28、30、32、36、40、44、48、52、56、60和64。 
参照表2,列出了九种Sblk的容量、每种字长可支持的Bit数等参数。 
Figure G2009100806727D00061
表2 
该表中,Sblk数是指版图制作时选取的个数范围,最小容量和最大容量是根据Sblk容量和Sblk数相乘所得的范围值。上表是根据电路的架构、程序的自动化以及人力资源的安排,仅设定了九种Sblk,但在实际应用中,还可以根据需要扩展出更多种的Sblk。 
下面说明表2中Sblk容量与字长支持的Bit数之间的关系: 
一个存储块由32列×8行组成,一个8k的Sblk_8需要由32个这样的存储块组成,即8k=8×1024=(32列×8行)×32块。同样,一个9k的Sblk_9需要36个这样的存储块,一个16k的Sblk_16需要64个这样的存储块,等等。而一个Sblk的字长所支持的Bit数是指每次读取该Sblk时能够一次性读取的Bit数,如8k的Sblk_8可支持的Bit数是32、16、8、4,其中支持32Bit是指每次读取时从每个存储块中读取1Bit,32块就是32Bit;支持16Bit是指从每两个存储块中读取1Bit,32块就是16Bit;支持8Bit就是从每4个存储块中读取1Bit,32块就是8Bit。还例如9k的Sblk_9可支持的Bit数是36、18、9,其中支持36Bit是指每次读取时从每个存储块中读取1Bit,36块就是36Bit;支持18Bit是指从每两个存储块中读取1Bit,36块就是18Bit;支持9Bit就是从每4个存储块中读取1Bit,36块就是9Bit。 
需要说明的是,在Sblk的容量表示方式中,如Sblk_8的容量是8k(32x256),Sblk_9的容量是9k(32x288),......,Sblk_16的容量是16k(32x512),其中的32是指每个存储块32列的意思,并不是指字长支持32Bit,应该加以区别。例如,容量8k=8×1024=32×256=32列×(8行×32块)=(32列×8行)×32块,9k=9×1024=32×288=32列×(8行×36块)=(32列×8行)×36块。 
针对上述改进后的图元库,本发明实施例提供了一种SRAM版图制作方法。参照图5,是实施例所述的流程图。如果要制作一个SRAM版图,则执行以下步骤: 
S501,计算所需SRAM的容量; 
计算方法可以有多种,但实际应用中,存储器的容量及其配置通常以W×B来表示。W表示该存储器的字数,而B表示每一个Word由多少Bit组成,即该存储器的字长可支持的Bit数。存储器不同,每个word包含的Bit也可能不同。如支持32Bit的存储器、支持24Bit的存储器,等等。 
S502,根据所述SRAM需要支持的字长,从预置的多种存储块图元(Sblk)中选择符合所述字长的存储块图元,并选择与该存储块图元相对应的逻辑图元(Logic)和电源图元(VDC_OSC);其中,所述预置的多种存储块图元包括容量为8k和16k的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于8并小于16的任一整数; 
根据W×B中的Bit数从图元库(可参照表2)中选择合适的Sblk类型,并选择与其相对应的Logic和VDC_OSC。本实施例中,根据实际应用的需要,图元库中除包括现有的8k和16k的Sblk,还包括9k至15k之间的任意一种或多种Sblk。 
S503,根据所述SRAM的容量及所选择的存储块图元的容量,计算所选择的存储块图元的个数; 
即通过计算(W×B)/Sblk的容量,得到Sblk的个数。 
S504,将所选择的逻辑图元和电源图元及计算所得个数的存储块图元拼接产生SRAM版图。 
按照图1和图2所示的示意图,将所选择的Logic、多个Sblk及VDC_OSC顺次拼接起来,形成容量及配置为W×B的SRAM版图。 
例如,在24位真彩显示等音视频领域,产生一个容量为1024W×24B=24k的SRAM,根据表2选择Sblk_12,每个Sblk_12的容量为12k,则选择2个Sblk_12以及Logic 12和VDC_OSC_12拼接,就可以产生一个容量为24k、支持24Bit的SRAM版图。 
综上所述,本发明扩展了版图设计工具中的图元库,提供的Sblk增加了支持的位数和容量,因此可以制作出更多种类型的SRAM版图。而且,与现有技术相比,如果产生一个容量为24k、字长支持24Bit(即1024W×24B=24k)的SRAM版图,现有技术需要使用4个容量为8k、字长支持32Bit 的Sblk来拼接,因为现有技术中4个容量为8k的Sblk才满足1024W。这样,每个Sblk就浪费了8Bit,总的容量也浪费了8k;但如果使用本发明扩展出来的Sblk,选择2个容量为12k、字长支持24Bit的Sblk即可恰好满足设计要求。因此,本发明能够节省Sblk的Bit数,减少版图面积,更符合设计要求。 
根据表2所示,8k和16k的Sblk的字长所支持的Bit数有部分是相同的,都支持8、16和32Bit。因此,当设计的存储器的Bit数是8、16或32时,既可以选择Sblk_8又可以选择Sblk_16。这种情况下,本发明提供了一种优选的方法来尽量提高版图设计质量,满足芯片面积最小的设计要求。 
基于图5所示的实施例,本发明采用的方法是,在S504之前还包括一个处理步骤:判断符合所述字长的Sblk是否有多种可选类型,如果否,则将该种类型的Sblk确认为所选择的唯一的Sblk,则S504中利用该种类型的Sblk拼接产生版图;如果是,则计算每种类型的Sblk及其相应的Logic和VDC_OSC拼接而成的SRAM版图的面积,并选择面积最小的Sblk来产生版图。 
其中,计算每种版图面积的方法是:针对每种类型的版图,组成版图的Sblk、Logic和VDC_OSC的宽度可能各不相同,但高度都是相同的,所以计算面积时利用S503计算得到的Sblk的个数,可以将多个Sblk的宽度及其相应Logic和VDC_OSC的宽度相加得到总宽度,再乘以他们相同的高度,就得到拼接而成的SRAM版图的面积。 
以表2所列的九种Sblk为例,参照图6,是本发明优选实施例所述一种SRAM版图制作方法的流程图。 
S601,接收用户输入的存储器配置信息,即Word数和Bit数; 
S602,将Word数和Bit数相乘,计算SRAM的容量; 
S603,判断用户输入的Bit数是否为8、16或32; 
如果是,则即可以选择Sblk_8又可以选择Sblk_16,则需要分别计算出用这两种Sblk拼接产生的版图面积,比较选择面积较小的一个,并继续S604。 计算过程是:将SRAM的容量/每种Sblk的容量,得到每种Sblk的个数,然后分别计算每种SRAM版图的面积。 
如果否,说明只有一种Sblk满足SRAM的Bit数,则选定该Sblk,并计算Sblk的个数,继续S604。 
S604,根据选定的Sblk拼接产生SRAM版图。 
下面以产生一个8k(Word)×32(Bit)的存储器为例进行说明: 
输入的Word数是8×1024=8192,Bit数是32,则SRAM容量是8192×32=256k。由于Bit数是32,所以既可以用Sblk_8又可以用Sblk_16,需要分别计算这两种情况的版图面积。在版图制作时,需要用到图元库中的图元是:Logic_8,Sblk_8,VDC_OSC_8,Logic_16,Sblk_16,VDC_OSC_16。 
.begin Logic_8 
Logic_8Width=36.8 
Logic_8Height=432.9 
.end 
.begin_Logic_16 
Logic_16Width=24.6 
Logic_16Height=804.7 
.end 
.begin_Sblk_8 
Sblk_8Width=56.5 
Sblk_8Height=432.9 
.end 
.begin Sblk_16 
Sblk_16Width=56.5 
Sblk_16Height=804.7 
.end 
.begin VDC_OSC_8 
VDC_OSC_8Width=44.2 
VDC_OSC_8Height=432.9 
.end 
.begin VDC_OSC_16 
VDC_OSC_16Width=31.6 
VDC_OSC_16Height=804.7 
.end 
计算Sblk的个数:SRAM容量/Sblk容量。 
当用Sblk_8时,Sblk_8的个数为256k/8k=32。 
当用Sblk_16时,Sblk_16的个数为256k/16k=16。 
计算面积: 
当用Sblk_8时,还需要用Logic_8和VDC_OSC_8,他们的高度都是432.9,宽度分别为56.5、36.8和44.2,所以拼接后总的宽度为36.8+56.5×32+44.2=1889,面积为432.9×1889=817748.1。 
当用Sblk_16时,还需要用Logic_16和VDC_OSC_16,他们的高度都是804.7,宽度分别为56.5、24.6和31.6。所以拼接后总的宽度为24.6+56.5×16+31.6=960.2,面积为804.7×960.2=772672.94。 
比较发现用Sblk_16时面积小,所以选用Sblk_16,Sblk_16的个数为16。按照图1的顺序依次将Logic_16、Sblk_16(16个)、VDC_OSC_16拼接起来,就产生一个8k×32的存储器版图。 
需要说明的是,基于上述发明思想,根据实际应用需求,本发明还可以扩展提供容量为2ik到2jk之间的若干Sblk,其中i<j,i、j均为正整数。例如当i取3、j取4时,即为上述容量为8k到16k之间的Sblk。当然,本发明并不限定到8k到16k之间,因为上述实施例中的数值均是经验取值,仅作为实施例说明。 
针对上述方法实施例,本发明还提供了相应的装置实施例。 
参照图7,是本发明实施例所述一种SRAM版图制作装置的结构图。所 述版图制作装置主要包括: 
图元库U71,用于提供多种存储块图元(Sblk),以及与每种存储块图元相对应的逻辑图元(Logic)和电源图元(VDC_OSC);其中,所述多种存储块图元包括容量为2ik和2jk的存储块图元,还包括至少一个容量为nk的存储块图元,n为大于2i并小于2j的任一整数,i<j; 
例如,当i取3、j取4时,所述预置的多种存储块图元包括容量为8k和16k的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于8并小于16的任一整数。 
容量计算单元U72,用于计算SRAM的容量;一种比较通用的计算方式是:将SRAM的字数乘以每个字包含的位数,得到该SRAM的容量; 
图元选择单元U73,用于根据所述SRAM需要支持的字长,从所述图元库U71中的多种存储块图元中选择符合所述字长的存储块图元,并选择与该存储块图元相对应的逻辑图元和电源图元; 
图元个数计算单元U74,用于根据所述SRAM的容量及所选择的存储块图元的容量,计算所选择的存储块图元的个数; 
拼接单元U75,用于将所选择的逻辑图元和电源图元及计算所得个数的存储块图元拼接产生SRAM版图。 
其中,当i取3、j取4时,所述图元库U71中的多种存储块图元可以包括九种,容量分别为8k、9k、10k、11k、12k、13k、14k、15k或16k;则根据所述九种存储块图元拼接产生的SRAM容量是8k、9k、10k、11k、12k、13k、14k、15k或16k的整数倍。 
优选的,当图元选择单元U73选择出来的存储块图元具有多个类型时,所述装置还可以包括: 
判断单元,用于判断符合所述字长的存储块图元是否有多种可选类型,如果否,则将该存储块图元确认为所选择的唯一的存储块图元;如果是,则触发比较单元; 
比较单元,用于计算每种类型的存储块图元及其相应逻辑图元和电源图元拼接而成的SRAM版图的面积,并选择面积最小的存储块图元。 
其中,所述比较单元通过以下方式计算每种类型的SRAM版图面积:针对每种类型的存储块图元,将计算所得个数的存储块图元的宽度及其相应逻辑图元和电源图元的宽度相加得到总宽度,再乘以他们相同的高度,得到拼接而成的SRAM版图的面积。在此计算过程中,比较单元会调用图元个数计算单元U74的计算结果。 
所述版图制作装置提供的图元库更加丰富,增加了Sblk支持的位数和容量,因此利用该装置可以制作出更多种类型的SRAM。 
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。 
以上对本发明所提供的一种SRAM版图制作方法及装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。 

Claims (10)

1.一种SRAM版图制作方法,其特征在于,包括:
计算所需SRAM的容量;
根据所述SRAM需要支持的字长,从预置的多种存储块图元中选择符合所述字长的存储块图元,并选择与该存储块图元相对应的逻辑图元和电源图元;其中,所述预置的多种存储块图元包括容量为2ik和2jk的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于2i并小于2j的任一整数,i<j,i、j均为正整数;
根据所述SRAM的容量及所选择的存储块图元的容量,计算所选择的存储块图元的个数;
将所选择的逻辑图元和电源图元及计算所得个数的存储块图元拼接产生SRAM版图;
将所选择的逻辑图元和电源图元及计算所得个数的存储块图元拼接产生SRAM版图之前,还包括:
判断符合所述字长的存储块图元是否有多种可选类型,如果否,则将该存储块图元确认为所选择的唯一的存储块图元;
如果是,则计算每种类型的存储块图元及其相应逻辑图元和电源图元拼接而成的SRAM版图的面积,并选择面积最小的存储块图元。
2.根据权利要求1所述的方法,其特征在于,所述计算每种类型的存储块图元及其相应逻辑图元和电源图元拼接而成的SRAM版图的面积,具体包括:
针对每种类型的存储块图元,将计算所得个数的存储块图元的宽度及其相应逻辑图元和电源图元的宽度相加得到总宽度,再乘以他们相同的高度,得到拼接而成的SRAM版图的面积。
3.根据权利要求1所述的方法,其特征在于:
当i取3、j取4时,所述预置的多种存储块图元包括容量为8k和16k的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于8并小于16的任一整数。
4.根据权利要求3所述的方法,其特征在于:
所述预置的多种存储块图元包括九种,容量分别为8k、9k、10k、11k、12k、13k、14k、15k或16k;
则根据所述九种存储块图元拼接产生的SRAM容量是8k、9k、10k、11k、12k、13k、14k、15k或16k的整数倍。
5.根据权利要求1所述的方法,其特征在于,所述计算所需SRAM的容量,具体包括:
将SRAM的字数乘以每个字包含的位数,得到该SRAM的容量。
6.一种SRAM版图制作装置,其特征在于,包括:
图元库,用于提供多种存储块图元,以及与每种存储块图元相对应的逻辑图元和电源图元;其中,所述多种存储块图元包括容量为2ik和2jk的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于2i并小于2j的任一整数,i<j;
容量计算单元,用于计算所需SRAM的容量;
图元选择单元,用于根据所述SRAM需要支持的字长,从所述图元库中的多种存储块图元中选择符合所述字长的存储块图元,并选择与该存储块图元相对应的逻辑图元和电源图元;
图元个数计算单元,用于根据所述SRAM的容量及所选择的存储块图元的容量,计算所选择的存储块图元的个数;
拼接单元,用于将所选择的逻辑图元和电源图元及计算所得个数的存储块图元拼接产生SRAM版图;
还包括:
判断单元,用于判断符合所述字长的存储块图元是否有多种可选类型,如果否,则将该存储块图元确认为所选择的唯一的存储块图元;如果是,则触发比较单元;
比较单元,用于计算每种类型的存储块图元及其相应逻辑图元和电源图元拼接而成的SRAM版图的面积,并选择面积最小的存储块图元。
7.根据权利要求6所述的装置,其特征在于,所述比较单元通过以下方式计算每种类型的SRAM版图面积:
所述比较单元针对每种类型的存储块图元,将计算所得个数的存储块图元的宽度及其相应逻辑图元和电源图元的宽度相加得到总宽度,再乘以他们相同的高度,得到拼接而成的SRAM版图的面积。
8.根据权利要求6所述的装置,其特征在于:
当i取3、j取4时,所述预置的多种存储块图元包括容量为8k和16k的存储块图元,还包括至少一种容量为nk的存储块图元,n为大于8并小于16的任一整数。
9.根据权利要求8所述的装置,其特征在于:
所述图元库中的多种存储块图元包括九种,容量分别为8k、9k、10k、11k、12k、13k、14k、15k或16k;
则根据所述九种存储块图元拼接产生的SRAM容量是8k、9k、10k、11k、12k、13k、14k、15k或16k的整数倍。
10.根据权利要求6所述的装置,其特征在于,所述容量计算单元通过以下方式计算所需SRAM的容量:
所述容量计算单元将SRAM的字数乘以每个字包含的位数,得到该SRAM的容量。
CN2009100806727A 2009-03-25 2009-03-25 一种sram版图制作方法及装置 Active CN101847164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100806727A CN101847164B (zh) 2009-03-25 2009-03-25 一种sram版图制作方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100806727A CN101847164B (zh) 2009-03-25 2009-03-25 一种sram版图制作方法及装置

Publications (2)

Publication Number Publication Date
CN101847164A CN101847164A (zh) 2010-09-29
CN101847164B true CN101847164B (zh) 2012-05-30

Family

ID=42771783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100806727A Active CN101847164B (zh) 2009-03-25 2009-03-25 一种sram版图制作方法及装置

Country Status (1)

Country Link
CN (1) CN101847164B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106294B (zh) * 2012-12-24 2015-12-02 西安华芯半导体有限公司 一种用于静态随机存储器编译器的版图编程方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719447A (zh) * 2004-07-07 2006-01-11 华为技术有限公司 一种印制电路板中集成设计元件的版图设计方法和装置
CN101377530A (zh) * 2007-08-31 2009-03-04 上海华虹Nec电子有限公司 半导体器件测试图形交互式布局的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719447A (zh) * 2004-07-07 2006-01-11 华为技术有限公司 一种印制电路板中集成设计元件的版图设计方法和装置
CN101377530A (zh) * 2007-08-31 2009-03-04 上海华虹Nec电子有限公司 半导体器件测试图形交互式布局的方法

Also Published As

Publication number Publication date
CN101847164A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN102831268B (zh) 支持用户定制的可编程逻辑器件版图快速生成方法
US9405340B2 (en) Apparatus and method to implement power management of a processor
CN104115226B (zh) 堆叠存储器体系结构中的单独微通道电压域
CN102834726B (zh) 用于基于测得的性能特性来调整时钟信号的电路、系统和方法
CN103258066B (zh) 逻辑簇的布局方法
CN102637184A (zh) 用于定制网页的方法和系统
TW201111997A (en) Partitioning a crossbar interconnect in a multi-channel memory system
CN107077882A (zh) 一种dram刷新方法、装置和系统
JPH08221451A (ja) データパス回路のレイアウト設計方法
CN105518788A (zh) 用于提供参考单元的系统和方法
Rooseleer et al. A 65 nm, 850 MHz, 256 kbit, 4.3 pJ/access, ultra low leakage power memory using dynamic cell stability and a dual swing data link
CN110070616A (zh) 存储器、基于gis平台的统计数据呈现方法、装置和设备
JP2011526048A (ja) 動的電力を節約するメモリアーキテクチャ
CN102437894B (zh) 用于对待发送信息进行压缩处理的方法、装置及设备
CN101847164B (zh) 一种sram版图制作方法及装置
US20150355706A1 (en) Electronic device and method for controlling electronic device
US8312405B1 (en) Method of placing input/output blocks on an integrated circuit device
CN102893336A (zh) 具有局部电流吸收器的存储器装置
CN101212680B (zh) 图像数据的存储器存取方法及系统
Liu et al. Generating sparse self-supporting wireframe models for 3D printing using mesh simplification
JP2017123010A (ja) 半導体設計支援装置及び半導体設計支援方法
CN102479387A (zh) 生成多媒体动画与播放该多媒体动画的方法和装置
US9172396B1 (en) Apparatus and method of compressing spatial data and apparatus and method of restoring compressed spatial data
US20090006782A1 (en) Apparatus and method for accessing a memory device
CN106815389B (zh) 温度仿真的装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant after: GIGADEVICE SEMICONDUCTOR Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant before: GigaDevice Semiconductor Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: BEIJING XINJI JIAYI, MICROELECTRONIC SCIENCE + TECH. CO., LTD. TO: GIGADEVICE SEMICONDUCTOR INC.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: BEIJING GIGADEVICE SEMICONDUCTOR INC.

CP03 Change of name, title or address

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Patentee before: GigaDevice Semiconductor Inc.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.