CN1707789A - 测试半导体器件中的膜层厚度专用的新图形识别标记 - Google Patents
测试半导体器件中的膜层厚度专用的新图形识别标记 Download PDFInfo
- Publication number
- CN1707789A CN1707789A CN 200410025068 CN200410025068A CN1707789A CN 1707789 A CN1707789 A CN 1707789A CN 200410025068 CN200410025068 CN 200410025068 CN 200410025068 A CN200410025068 A CN 200410025068A CN 1707789 A CN1707789 A CN 1707789A
- Authority
- CN
- China
- Prior art keywords
- zone
- adjacent areas
- recognition mark
- different
- retes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提出一种测试半导体器件中的膜层厚度专用的新图形识别标记，它放在晶片上，是好的对比图形，用于图形识别。按本发明的专用新图形识别标记，设置在晶片上，该新图形识别标记的轮廓是，用两个几何形状相同但面积不同的边形或圆按面心重叠方式重叠，并按对角线或垂直直径划分成多个区域，其中，两个相邻的区域用不同的材料构成并具有不同的颜色，两个相邻区域中的一个区域用金属构成，例如铝、铜、银、或金等，而另一个区域用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等，反之亦然，两个相邻区域的颜色不同，两个相邻区域构成在不同的膜层中，两个相邻区域具有从芯片底层开始计算的不同高度。
Description
技术领域
本发明涉及一种新的图形识别标记，具体涉及测试半导体器件中的膜层厚度专用的新图形识别标记。
背景技术
在先进的工厂中，为了能获得质量一致的半导体器件，通常以监测实际工艺的方式来测试制造中的半导体器件中的膜层厚度。为此，首先需要成功地识别图形，以测试半导体器件中的膜层厚度。这就要求有专用的好的对比图形。
现在通用的方法是，任意选择晶片上的一个器件图形作为测试标记，随着工艺步骤的不断进行，作为测试标记所选择的图形也随着变化，用这样不断变化的图形作为图形识别标记不能准确地测试半导体器件中的膜层厚度。
随着在半导体芯片上的晶体管越来越多，芯片的构图变得越来越复杂，找出好的标记图形进行图形识别变得越来越困难。图形识别失误会导致不能正确地测试半导体器件中的膜层厚度，中断工艺，延长了工艺周期，甚至不能获得真实的工艺数据。
发明内容
为了克服上述的现有半导体器件中膜层厚度测试技术中用于识别图形的标记图形的缺陷，提出本发明。
本发明的目的是，提出一种专用的新图形识别标记，它放在晶片上，是好的对比图形，用于图形识别，能明显减少图形识别错误。
按本发明的专用的新图形识别标记，是用几何形状相同但面积不同的多边形，按面心重叠的方式重叠，并按对角线画分成多个区域，相邻的两个区域用不同的材料构成，具有不同的颜色，和从衬底开始计算的不同高度。
按本发明第一实施例的专用新图形识别标记，设置在晶片上，该新图形识别标记的轮廓是，两个面积不同的正方形按面心重叠方式重叠，并按对角线划分成八个区域，其中，两个相邻的区域用不同的材料构成两个相邻区域中的一个区域用金属构成，例如铝、铜、银、或金等，而另一个区域用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等，反之亦然。两个相邻区域的颜色不同，例如，其中的一个区域是白色，而另一个区域是暗色。两个相邻区域构成在不同的膜层中。两个相邻区域具有从芯片底层开始计算的不同高度。
按本发明第二实施例的专用新图形识别标记，设置在晶片上，该新图形识别标记的轮廓是，两个面积不同的矩形按面心重叠方式重叠，并按对角线划分成八个区域，其中，两个相邻的区域用不同的材料构成，例如，两个相邻区域中的一个区域用金属构成，例如铝、铜、银、或金等，而另一个区域用不同的材料构成，诸如介质材料、氧化物、氮化物、或氮氧化物(SiON)等，反之亦然。两个相邻区域的颜色不同，例如，其中的一个区域是白色，而另一个区域是暗色。两个相邻区域构成在不同的膜层中，两个相邻区域具有从芯片底层开始计算的不同高度。
按本发明第三实施例的专用新图形识别标记，设置在晶片上，该新图形识别标记的轮廓是，两个面积不同的六边形按面心重叠方式重叠，并按对角线划分成十二个区域，其中，两个相邻的区域用不同的材料构成，例如，两个相邻区域中的一个区域用金属构成，例如，铝、铜、银、或金等，而另一个区域用不同的材料构成，诸如介质材料、氧化物、氮化物、或氮氧化物(SiON)等，反之亦然。两个相邻区域的颜色不同，例如，其中的一个区域是白色，而另一个区域是暗色。两个相邻区域构成在不同的膜层中，两个相邻区域具有从芯片底层开始计算的不同高度，
按本发明第四实施例的专用新图形识别标记，设置在晶片上，该新图形识别标记的轮廓是，两个面积不同的圆按圆心重叠方式重叠，并按相互垂直的两根直径划分成八个顶角为90°的圆弧扇形区域，其中，两个相邻的区域用不同的材料构成并具有不同的颜色，例如，两个相邻区域中的一个区域用金属构成，例如铝、铜、银、或金等，而另一个区域用不同的材料构成，诸如介质材料、氧化物、氮化物、或氮氧化物(SiON)等，反之亦然。两个相邻区域的颜色不同，例如，其中的一个区域是白色，而另一个区域是暗色。两个相邻区域构成在不同的膜层中，两个相邻区域具有从芯片底层开始计算的不同高度。
附图说明
本申请书中包括的多个附图显示出本发明的多个实施例，本申请中包括的附图是说明书的一个构成部分，附图与说明书和权利要求书一起用于说明本发明的实质内容，用于更好地理解本发明。附图中相同或相似的构成部分用相同的参考数字指示。附图中：
图1是按本发明第一实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的顶视图；
图2是按图1显示的本发明第一实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的I-I线的剖视图；
图3是按图1显示的本发明第一实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的II-II线的剖视图；
图4是按本发明第二实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的顶视图；
图5是按图4显示的本发明第二实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的I-I线的剖视图；
图6是按图4显示的本发明第二实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的II-II线的剖视图；
图7是按本发明第一实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的顶视图；
图8是按图7显示的本发明第三实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的I-I线的剖视图；
图9是按图7显示的本发明第三实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的II-II线的剖视图；
图10是按本发明第四实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的顶视图；
图11是按图10显示的本发明第四实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的I-I线的剖视图；和
图12是按图10显示的本发明第四实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的II-II线的剖视图。
附图中的符号说明：
1-是衬底，白区域-是区域(A)；暗区域-是区域(B)。
具体实施方式
以下参见附图详细描述本发明。
[第一实施例]
图1是按本发明第一实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的顶视图。图2是按图1显示的本发明第一实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的I-I线的剖视图。图3是按图1显示的本发明第一实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的II-II线的剖视图。
按本发明第一实施例的测试半导体器件中的膜层厚度的专用新图形识别标记，设置在晶片上，该新图形识别标记的轮廓是，两个面积不同的正方形按面心重叠方式重叠，并按对角线划分成八个区域，其中，两个相邻的区域用不同的材料构成，两个相邻区域中的一个区域(A)用金属构成，例如铝、铜、银、或金等，而另一个区域(B)用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等。反之，两个相邻区域中的一个区域(B)用金属构成，例如铝、铜、银、或金等，而另一个区域(A)用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等。两个相邻区域的颜色不同，例如，其中的一个区域(A)是白色，而另一个区域(B)是暗色，反之亦然。两个相邻区域(A和B)构成在不同的膜层中，即，区域(A)构成在金属层中，而区域(B)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。或者，区域(B)构成在金属层中，而区域(A)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。两个相邻区域具有从芯片底层开始计算的不同高度。两个相邻区域具有从芯片底层开始计算的不同高度取决于区域形成在什么膜层中。膜层在芯片底层开始计算的形成顺序中所处的位置，也就是说，先形成金属层或先形成介质材料膜根据要构成的半导体器件类型确定。而且，构成图形识别标记的两种不同区域所用的材料也由要构成的半导体器件类型确定。
图形识别标记的两种不同区域分别和所要设置在其中的膜层同时形成。只是在构图掩模的图形中设计出图形识别标记的专用图形。因此，不会增加工艺步骤，不会延长工艺时间，因而也不会增加制造成本。
[第二实施例]
图4是按本发明第二实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的顶视图。图5是按图4显示的本发明第二实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的I-I线的剖视图。图6是按图4显示的本发明第二实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的II-II线的剖视图。
按本发明第二实施例的测试半导体器件中的膜层厚度的专用新图形识别标记，设置在晶片上，该新图形识别标记的轮廓是，两个面积不同的矩形按面心重叠方式重叠，并按对角线划分成八个区域，其中，两个相邻的区域用不同的材料构成，两个相邻区域中的一个区域(A)用金属构成，例如铝、铜、银、或金等；而另一个区域(B)用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等。反之，两个相邻区域中的一个区域(B)用金属构成，例如铝、铜、银、或金等，而另一个区域(A)用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等。两个相邻区域的颜色不同，例如，其中的一个区域(A)是白色，而另一个区域(B)是暗色，反之亦然。两个相邻区域(A和B)构成在不同的膜层中，即，区域(A)构成在金属层中，而区域(B)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。或者，区域(B)构成在金属层中，而区域(A)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。两个相邻区域具有从芯片底层开始计算的不同高度。两个相邻区域具有从芯片底层开始计算的不同高度取决于区域形成在什么膜层中。膜层在芯片底层开始计算的形成顺序中所处的位置，也就是说，先形成金属层或先形成介质材料膜由要构成的半导体器件类型确定。而且，构成图形识别标记的两种不同区域所用的材料也由要构成的半导体器件类型确定。
图形识别标记的两种不同区域分别和所要设置在其中的膜层同时形成。只是在构图掩模的图形中设计出图形识别标记的专用图形。因此，不会增加工艺步骤，不会延长工艺时间，因而也不会增加制造成本。
[第三实施例]
图7是按本发明第一实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的顶视图。图8是按图7显示的本发明第三实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的I-I线的剖视图。图9是按图7显示的本发明第三实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的II-II线的剖视图。
按本发明第三实施例的测试半导体器件中的膜层厚度的专用新图形识别标记，设置在晶片上，该新图形识别标记的轮廓是，两个面积不同的六边按面心重叠方式重叠，并按对角线划分成十二个区域，其中，两个相邻的区域用不同的材料构成，两个相邻区域中的一个区域(A)用金属构成，例如铝、铜、银、或金等，而另一个区域(B)用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等。反之，两个相邻区域中的一个区域(B)用金属构成，例如铝、铜、银、或金等，而另一个区域(A)用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等。两个相邻区域的颜色不同，例如，其中的一个区域(A)是白色，而另一个区域(B)是暗色，反之亦然。两个相邻区域(A和B)构成在不同的膜层中，即，区域(A)构成在金属层中，而区域(B)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。或者，区域(B)构成在金属层中，而区域(A)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。两个相邻区域具有从芯片底层开始计算的不同高度。两个相邻区域具有从芯片底层开始计算的不同高度取决于区域形成在什么膜层中。膜层在芯片底层开始计算的形成顺序中所处的位置，也就是说，先形成金属层或先形成介质材料膜由要构成的半导体器件类型确定。而且，构成图形识别标记的两种不同区域所用的材料也由要构成的半导体器件类型确定。
图形识别标记的两种不同区域分别和所要设置在其中的膜层同时形成。只是在构图掩模的图形中设计出图形识别标记的专用图形。因此，不会增加工艺步骤，不会延长工艺时间，因而也不会增加制造成本。
[第四实施例]
图10是按本发明第四实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的顶视图。图11是按图10显示的本发明第四实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的I-I线的剖视图。图12是按图10显示的本发明第四实施例的测试半导体器件中的膜层厚度专用的新图形识别标记的II-II线的剖视图。
按本发明第四实施例的测试半导体器件中的膜层厚度的专用新图形识别标记，设置在晶片上，该新图形识别标记的轮廓是，两个面积不同的圆按圆心重叠方式重叠，并按相互垂直的两根直径划分成八个顶角为90°的圆弧扇形区域，其中，两个相邻的区域用不同的材料构成，两个相邻区域中的一个区域(A)用金属构成，例如铝、铜、银、或金等，而另一个区域(B)用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等。反之，两个相邻区域中的一个区域(B)用金属构成，例如铝、铜、银、或金等，而另一个区域(A)用不同的材料构成，例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等。两个相邻区域的颜色不同，例如，其中的一个区域(A)是白色，而另一个区域(B)是暗色，反之亦然。两个相邻区域(A和B)构成在不同的膜层中，即，区域(A)构成在金属层中，而区域(B)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。或者，区域(B)构成在金属层中，而区域(A)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。两个相邻区域具有从芯片底层开始计算的不同高度。两个相邻区域具有从芯片底层开始计算的不同高度取决于区域形成在什么膜层中。膜层在芯片底层开始计算的形成顺序中所处的位置，也就是说，先形成金属层或先形成介质材料膜根据要构成的半导体器件类型确定。而且，构成图形识别标记的两种不同区域所用的材料也根据要构成的半导体器件类型确定。
图形识别标记的两种不同区域分别和所要设置在其中的膜层同时形成。只是在构图掩模的图形中设计出图形识别标记的专用图形。因此，不会增加工艺步骤，不会延长工艺时间，因而也不会增加制造成本。
由于在制造半导体器件的工艺过程中在构图用的掩模上设计出图形识别标记的专用图形。该图形识别标记不会随着工艺流程的进行而改变，容易识别，从而明显地减少了识别错误，能保证准确地测试膜层厚度，从而，提高了产品质量，提高了合格率，降低了生产成本。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入本发明要求保护的范围内。本发明要求保护的范围由所附的权利要求书及其等效物界定。
Claims (15)
1、测试半导体器件中的膜层厚度专用的新图形识别标记，其特征是，该图形识别标记构成为，用两个几何形状相同但面积不同的多边形按面心重叠方式重叠，并按对角线划分成多个区域，这些区域分成两种区域，即区域(A)和区域(B)，其中两个相邻的区域(A)和区域(B)用不同的材料构成，两个相邻区域中的一个区域(A)用金属构成，而另一个区域(B)用不同的材料构成，反之，两个相邻区域中的一个区域(B)用金属构成，而另一个区域(A)用不同的材料构成，两个相邻区域(A和B)的颜色不同，例如，其中的一个区域(A)是白色，而另一个区域(B)是暗色，反之亦然，两个相邻区域构成在不同的膜层中，两个相邻区域具有从芯片底层开始计算的不同高度。
2、按权利要求1的图形识别标记，其特征是，所述的两个几何形状相同但面积不同的图形是正方形，并按对角线划分成八个区域
3、按权利要求1的图形识别标记，其特征是，所述的两个几何形状相同但面积不同的图形是矩形，并按对角线划分成八个区域。
4、按权利要求1的图形识别标记，其特征是，所述的两个几何形状相同但面积不同的图形是六边形，并按对角线划分成十二个区域。
5、按权利要求1的图形识别标记，其特征是，两个相邻区域(A和B)构成在不同的膜层中，即，区域(A)构成在金属层中，而区域(B)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中，或者，区域(B)构成在金属层中，而区域(A)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。
6、按权利要求2的图形识别标记，其特征是，两个相邻区域(A和B)构成在不同的膜层中，即，区域(A)构成在金属层中，而区域(B)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中，或者，区域(B)构成在金属层中，而区域(A)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。
7、按权利要求3的图形识别标记，其特征是，两个相邻区域(A和B)构成在不同的膜层中，即，区域(A)构成在金属层中，而区域(B)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中，或者，区域(B)构成在金属层中，而区域(A)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。
8、按权利要求4的图形识别标记，其特征是，两个相邻区域(A和B)构成在不同的膜层中，即，区域(A)构成在金属层中，而区域(B)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中，或者，区域(B)构成在金属层中，而区域(A)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。
9、按权利要求1到8中任何一项的图形识别标记，其特征是，根据区域形成在什么膜层中，两个相邻区域具有从芯片底层开始计算的不同高度。
10、按权利要求1到8中任何一项的图形识别标记，其特征是，膜层在芯片底层开始计算的形成顺序中所处的位置，也就是说，根据要构成的半导体器件类型确定先形成金属层或先形成介质材料膜。
11、测试半导体器件中的膜层厚度专用的新图形识别标记，其特征是，该图形识别标记构成为，用两个几何形状相同但面积不同的圆按圆心重叠方式重叠，并按相互垂直的直径划分成八个区域，这些区域分成两种区域，即区域(A)和区域(B)，其中两个相邻的区域(A)和区域(B)用不同的材料构成，两个相邻区域中的区域(A)用金属构成，而另一个区域(B)用不同的材料构成，反之，两个相邻区域中的一个区域(B)用金属构成，而另一个区域(A)用不同的材料构成，两个相邻区域(A和B)的颜色不同，例如，其中的一个区域(A)是白色，而另一个区域(B)是暗色，反之亦然，两个相邻区域构成在不同的膜层中，两个相邻区域具有从芯片底层开始计算的不同高度。
12、按权利要求11的图形识别标记，其特征是，两个相邻区域(A和B)构成在不同的膜层中，即，区域(A)构成在金属层中，而区域(B)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中，或者，区域(B)构成在金属层中，而区域(A)构成在例如，介质材料、氧化物、氮化物、或氮氧化物(SiON)等膜层中。
13、按权利要求11或12的图形识别标记，其特征是，根据区域形成在什么膜层中，两个相邻区域具有从芯片底层开始计算的不同高度。
14、按权利要求11或12的图形识别标记，其特征是，膜层在芯片底层开始计算的形成顺序中所处的位置，也就是说，先形成金属层或先形成介质材料膜根据要构成的半导体器件类型确定。
15、按权利要求11或12的图形识别标记，其特征是，膜层在芯片底层开始计算的形成顺序中所处的位置，也就是说，先形成金属层或先形成介质材料膜根据要构成的半导体器件类型确定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100250681A CN100394595C (zh) | 2004-06-10 | 2004-06-10 | 测试半导体器件中的膜层厚度专用的新图形识别标记 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100250681A CN100394595C (zh) | 2004-06-10 | 2004-06-10 | 测试半导体器件中的膜层厚度专用的新图形识别标记 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1707789A true CN1707789A (zh) | 2005-12-14 |
| CN100394595C CN100394595C (zh) | 2008-06-11 |
Family
ID=35581550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100250681A Expired - Fee Related CN100394595C (zh) | 2004-06-10 | 2004-06-10 | 测试半导体器件中的膜层厚度专用的新图形识别标记 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100394595C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104977518A (zh) * | 2014-04-09 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆出货检验方法 |
| CN107065368A (zh) * | 2017-06-20 | 2017-08-18 | 京东方科技集团股份有限公司 | 测试阵列基板对合精度的方法及阵列基板 |
| CN109957503A (zh) * | 2017-12-14 | 2019-07-02 | 长光华大基因测序设备（长春）有限公司 | 一种用于高通量基因测序设备的工艺芯片及其应用 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024303A (ja) * | 1999-07-09 | 2001-01-26 | Nippon Avionics Co Ltd | 認識マーク |
| US6612159B1 (en) * | 1999-08-26 | 2003-09-02 | Schlumberger Technologies, Inc. | Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers |
| JP2003151870A (ja) * | 2001-11-09 | 2003-05-23 | Iwate Toshiba Electronics Co Ltd | 位置合わせ確認マークの形成方法 |
| US6571485B1 (en) * | 2001-11-30 | 2003-06-03 | United Microelectronics Corp. | Structure of an overlay mark and its dosimetry application |
-
2004
- 2004-06-10 CN CNB2004100250681A patent/CN100394595C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104977518A (zh) * | 2014-04-09 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆出货检验方法 |
| CN104977518B (zh) * | 2014-04-09 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆出货检验方法 |
| CN107065368A (zh) * | 2017-06-20 | 2017-08-18 | 京东方科技集团股份有限公司 | 测试阵列基板对合精度的方法及阵列基板 |
| CN107065368B (zh) * | 2017-06-20 | 2022-02-25 | 京东方科技集团股份有限公司 | 测试阵列基板对合精度的方法及阵列基板 |
| CN109957503A (zh) * | 2017-12-14 | 2019-07-02 | 长光华大基因测序设备（长春）有限公司 | 一种用于高通量基因测序设备的工艺芯片及其应用 |
| CN109957503B (zh) * | 2017-12-14 | 2022-05-31 | 长春长光华大智造测序设备有限公司 | 一种用于高通量基因测序设备的工艺芯片及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100394595C (zh) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1055787C (zh) | 在多层图形间测量重叠误差的重叠测量标记和方法 | |
| CN1202559C (zh) | 用于测量多层重叠对准精确度的重叠游标图案及测量方法 | |
| KR20080040483A (ko) | 얼라인먼트 마크 | |
| CN107742623B (zh) | 显示基板、有机发光器件及膜层蒸镀检测方法、显示装置 | |
| CN1707789A (zh) | 测试半导体器件中的膜层厚度专用的新图形识别标记 | |
| US8415769B2 (en) | Integrated circuits on a wafer and method for separating integrated circuits on a wafer | |
| CN1601698A (zh) | 对准标记的形成方法 | |
| CN107924848B (zh) | 用于在载体上布置多个半导体结构元件的方法和具有多个半导体结构元件的载体 | |
| EP3986093A1 (en) | Multilayer circuit substrate and method for manufacturing the same | |
| US20090147259A1 (en) | Method of aligning a substrate | |
| US7618832B2 (en) | Semiconductor substrate having reference semiconductor chip and method of assembling semiconductor chip using the same | |
| JPH06502964A (ja) | １つのプレート上へ共に作り込まれ、その後個別化されて成る半導体チップ | |
| CN1404122A (zh) | 检视测试区内导电层间电性瑕疵的方法 | |
| KR970010569B1 (ko) | 반도체 장치의 제조 방법 | |
| MX2011004111A (es) | Marcador para marcar o codificar un objeto y método para producir este marcador y uso. | |
| CN1090812C (zh) | 检测相移掩模相偏差的方法 | |
| KR20070051038A (ko) | 식별 마크를 갖는 반도체 소자 | |
| KR100685913B1 (ko) | 반도체 장치의 정렬키 | |
| CN217009184U (zh) | 可定位晶粒位置的晶片 | |
| CN1234050C (zh) | X射线光刻对准标记图形 | |
| CN1282218C (zh) | 叠合标记的结构以及其形成方法 | |
| KR20240011486A (ko) | 기판 | |
| JP2005093461A (ja) | 半導体基板、半導体基板の製造方法および半導体装置の製造方法 | |
| CN1790070A (zh) | 彩色滤光基板及其制造方法 | |
| US20220050992A1 (en) | Biological feature identification device and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111201 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111201 Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation Effective date of registration: 20111201 Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080611 Termination date: 20190610 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |