CN1202559C - 用于测量多层重叠对准精确度的重叠游标图案及测量方法 - Google Patents

用于测量多层重叠对准精确度的重叠游标图案及测量方法 Download PDF

Info

Publication number
CN1202559C
CN1202559C CNB031000835A CN03100083A CN1202559C CN 1202559 C CN1202559 C CN 1202559C CN B031000835 A CNB031000835 A CN B031000835A CN 03100083 A CN03100083 A CN 03100083A CN 1202559 C CN1202559 C CN 1202559C
Authority
CN
China
Prior art keywords
alignment
material layer
alignment mark
mark
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031000835A
Other languages
English (en)
Other versions
CN1445819A (zh
Inventor
陈子清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1445819A publication Critical patent/CN1445819A/zh
Application granted granted Critical
Publication of CN1202559C publication Critical patent/CN1202559C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种用于测量多层重叠对准精确度的重叠游标图案及测量方法，该方法测量一第一材料层上的一第一对准标记与一第二材料层上的邻近该第一对准标记的一第二对准标记间的距离，以获得该第一材料层与该第二材料层间的对准偏移量；另外，该方法亦可测量该第二材料层上的该第二对准标记与一第三材料层上的邻近该第二对准标记的一第三对准标记间的距离，以获得该第二材料层与该第三材料层间的对准偏移量；由于在测量该第一材料层与第二材料层间的对准精确度及测量该第二材料层与该第三材料层间的对准精确度时，该第二对准标记可被重复使用，因此便可节省用来形成对准标记的切割道面积及测量时间，而增加产品的生产率。

Description

用于测量多层重叠对准精确度的重叠游标图案及测量方法
技术领域
本发明涉及半导体集成电路的制造，尤其是一种于一基底上测量多层重叠对准精密度(multi-layer overlay alignment accuracy)的重叠游标图案及方法，尤指一种可测量一光刻胶层与多个材料层间的重叠对准精密度的重叠游标图案及方法。
背景技术
半导体集成电路的制造中要经过很多处理步骤，例如光罩、光刻胶涂布、蚀刻及沉积。在这些步骤中，为了形成所想要的集成电路元件，会使材料重叠或自现层移除。因此各种处理程序中各层的适当对准具有其关键性。在目前的半导体制程中大多是利用标示法来测量不同材料层间的对准精确度(alignment accuracy，AA)，标示法利用一后层上的一特定位置来与一前层上的一特定位置相比较，例如使后层上的一对准图案重叠于前层上的一对准图案上方，进而利用此二对准图案来量测后层与前层间的对准精确度。每一个对准图案中至少应包含一个对准标记，因此通过量测后层上的对准标记与前层上的对准标记间的距离，即可获得前层与后层之间的对准偏移量。目前常见的对准标记包括盒内(box-in-box)光学游标与条状(bar-in-bar)光学游标。
请参阅图1，图1为习知一用于测量层间(layer-to-layer)重叠对准精确度的重叠游标图案的顶视图。图2为图1所示的重叠游标图案沿着切线1A-1A′的剖面示意图。在图1中显示出一典型的条状重叠游标图案20，举例来说，重叠游标图案20由多个形成于一材料层10中的对准标记22与多个形成于一材料层12中的对准标记24所组成，重叠游标图案20的剖面示意图如图2所示。对准标记22与24在测试晶圆的切割道上排列，并对称于重叠游标图案20的中心。材料层10可为一硅基底、一导电层或一绝缘层。材料层12可为一导电层或一绝缘层。对准标记22与24可以利用正型光刻胶或负型光刻胶来定义其图案，因此对准标记22与24可为凹陷于材料层10、12中的凹槽结构，或为凸出于其下方的材料层表面的柱状结构。理想上，对准标记22为熟知该所述技术者所知的方法形成的蚀刻后检视(after-etch-inspection，AEI)凹槽结构。对准标记24则为熟知该所述技术者所知的方法形成的显影后检视(after-development-inspection，ADI)柱状光刻胶图案。
欲测量材料层12对材料层10的对准偏差时，要先测量对准标记24中心点至其邻近对准标记22中心点间的距离B1，及另一个对准标记24中心点至其邻近对准标记22中心点的距离B2，其可利用一种对准精确度测量仪器来取得，例如扫描电子显微镜来测量。接着，计算B1与B2间的差值，便可得到材料层10与12间的对准偏移量。同样地，若欲测量材料层12及其上层(未示于图中)间的对偏时，要在切割道的另一个区域中制作另一组重叠游标形状来测量，其包含多个在材料层12及其上层中的对准标记。
然而，随着集成电路技术的提升与需求，其要求尺寸不断地缩小，而目前已发展出多层结构的晶片。对于一个三层或更复杂的结构而言，目前技术已可以进行任两层材料层的层间对准精确度测量，但其会各别占用到切割道面积，并花费许多测量时间。故为了能有效测量多层结构的重叠对准精确度，重叠游标图案及其测量方法的发展是非常重要的。
发明内容
因此本发明的主要目的在于提供一种能有效测量多层半导体结构的重叠对准精确度的重叠游标图案及其测量方法，以提高产品产量。
为达成上述目的，本发明提出一种用于测量多层重叠对准精确度的重叠游标图案及测量方法，该重叠游标图案包含多个第一对准标记设于一第一材料层上，多个第二对准标记设于一覆盖于在第一材料层表面的第二材料层，以及多个第三对准标记设于一覆盖于第二材料层表面的第三材料层上。其中一第一对准标记与一相对应的第三对准标记间的距离是用来测量该第一材料层与该第三材料层间的对准偏差，而该第三对准标记与一相对应的第二对准标记间的距离则是用来测量该第三材料层与该第二材料层间的对准偏差。由于在测量该第一材料层与第二材料层间的对准精确度及测量该第二材料层与该第三材料层间的对准精确度时，该第二对准标记可被重复使用，因此便可节省用来形成对准标记的切割道面积及测量时间，而增加产品的生产率。
本发明的主要优点在于使三层结构或多层结构中的每一材料层上的对准标记均重叠于基底上的同一区域中，因此当欲测量任两个材料层的层间对准精确度时均可于上述同一区域内进行，进而可以节省切割道面积及测量时间，提高半导体元件的生产率。
附图说明
为使熟知该所述技术者能充分了解本发明的上述以及其它目的，于下文中以本发明的较佳实施例，配合所附图式，作详细说明。
图式的简单说明
图1为习知一用于测量层间重叠对准精确度的重叠游标图案的顶视图；
图2为图1所示的重叠游标图案沿着切线1A-1A′的剖面示意图；
图3为本发明第一实施例的一用于测量多层重叠对准精确度的重叠游标图案的顶视图；
图4为图3所示的重叠游标图案沿着切线2A-2A′的剖面示意图；
图5为本发明第二实施例的一用于测量多层重叠对准精确度的重叠游标图案的顶视图；
图6为图5所示的重叠游标图案沿着切线3A-3A′的剖面示意图；
图7为本发明第三实施例的一用于测量多层重叠对准精确度的重叠游标图案的顶视图；
图8为图7所示的重叠游标图案沿着切线4A-4A′的剖面示意图；
图9为本发明第四实施例的一用于测量多层重叠对准精确度的重叠游标图案的顶视图；
图10为图9所示的重叠游标图案沿着切线5A-5A′的剖面示意图。
图示的符号说明
10  材料层          12    材料层
22  对准标记        24    对准标记
30  材料层          32    材料层
34  材料层          40    重叠游标图案
42  对准标记        44    对准标记
46  对准标记        50    材料层
52  材料层          54    材料层
62  对准标记        60    重叠游标图案
64  对准标记        66    对准标记
70  材料层          72    材料层
80  重叠游标图案    82    对准标记
84  对准标记        86    对准标记
90  材料层          92    材料层
94  材料层          100   重叠游标图案
102 对准标记        104   对准标记
106 对准标记        108   对准标记
B1、B2    对准标记22与24中心点间的距离
C1、C2    对准标记42与44中心点间的距离
D1、D2    对准标记46与44中心点间的距离
E1、E2    对准标记62与64中心点间的距离
F1、F2    对准标记66与64中心点间的距离
G1、G2    对准标记82与86中心点间的距离
H1、H2    对准标记82与84中心点间的距离
I1、I2    对准标记86与84中心点间的距离
J1、J2    对准标记102与106中心点间的距离
J1′、J2′对准标记102与108中心点间的距离
K1、K2    对准标记104与106中心点间的距离
K1′、K2′对准标记104与108中心点间的距离
L1、L2    对准标记106与108中心点间的距离
具体实施方式
请参阅图3与图4，图3为本发明第一实施例的一用于测量多层重叠对准精确度的重叠游标图案的顶视图，图4则为图3所示的重叠游标图案沿着切线2A-2A′的剖面示意图。图3中显示出一典型的条状重叠游标图案40，例如在材料层30中形成多个对准标记42、在材料层30上方的材料层32中形成多个对准标记44，以及在材料层32上方的材料层34中形成多个对准标记46，如图4的剖面图所示。此外，在本发明的其他实施例中，重叠游标图案40亦可为盒内重叠游标图案。对准标记42、44及46设置于一测试晶圆的切割道上，并对称于重叠游标图案40的中心。材料层30可为一硅基底、一导电层或一绝缘层，材料层32与34可为一导电层，例如多晶硅层。
对准标记42、44及46可以利用正型光刻胶或负型光刻胶来定义其图案，因此对准标记42、44及46可分别为凹陷于材料层30、32及34中的凹槽结构，或为凸出于其下方的材料层表面的柱状结构。理想上，对准标记42与44为熟知该所述技术者所知的方法形成的蚀刻后检视凹槽结构。对准标记40则为熟知该所述技术者所知的方法形成的显影后检视柱状光刻胶图案。
在测量材料层32对30的对准偏差时，本发明提供一种以永久存储器贮存的演算法，来测量对准标记42中心点至其邻近对准标记44中心点的距离C1，及另一个对准标记42中心点至其邻近对准标记44中心点的距离C2，接着将C1与C2相比较，计算两者的差，便可得到材料层30与32间的对准偏移量。
同样地，在测量材料层32对34的对准偏差时，亦可使用以永久存储器贮存的同一演算法来测量对准标记44中心点至其邻近对准标记46中心点的距离D1，以及另一个对准标记44中心点至其邻近对准标记46中心点的距离D2。然后将D1与D2相比较，计算两者的差，便得到材料层32与34间的对准偏移量。
根据本发明，用于测量材料层30与32之间以及材料层32与34之间对准精确度的对准游标，可在切割道的同一区域排列。特别是在测量材料层30与32之间以及材料层32与34之间的对准精确度时，对准标记44可被重复使用。因此，本发明可有效解决先前技术中浪费切割道面积及测量时间的问题。
本发明的重叠游标图案的第二实施例示于图5与图6。在第二实施例中，重叠游标图案60为一个三层重叠游标图案，其包含了多个在材料层50上的对准标记62、多个在材料层52上的对准标记64及多个在材料层54上的对准标记66。除了顶部材料层54上的对准标记66是凹陷蚀刻于材料层54中，重叠游标图案60的其他结构均与第一实施例的重叠游标图案40相似。
在测量重叠游标图案60的对准精确度时，先测量对准标记62至其邻近对准标记64中心点的距离E1，以及另一个对准标记62至其邻近对准标记64中心点的距离E2。然后将距离E1与E2相比较，计算两者的差，便得到材料层50与52之间的对准偏移量。
同样地，要测量材料层52对材料层54的对准偏差时，先测量对准标记64至其邻近对准标记66中心点间的距离F1，以及另一个对准标记64至其邻近对准标记66中心点间的距离F2。然后将距离F1与F2相比较并计算其差值，可得到材料层52与54之间的对准偏移量。
本发明的重叠游标图案的第三实施例示于图7与图8。在第三实施例中，重叠游标图案80为一个两层(two-layer)重叠游标图案，其包含多个对准标记82设于一材料层70上，以及多个对准标记84与86设在一覆盖于材料层70表面的材料层72中。对准标记82、84及86排列在一测试晶圆的切割道中，并对称于重叠游标图案80的中心。材料层70可为一导电层，例如多晶硅层或硅基底，或者材料层70也可为一绝缘层。材料层72可为一显影后的光刻胶层。对准标记82、84及86可以利用正型光刻胶或负型光刻胶来定义其图案，因此对准标记82、84及86可分别为凹陷于材料层70与72中的凹槽结构，或为凸出于其下方材料层表面的柱状结构。理想上，对准标记82为熟知该所述技术者所知方法形成的蚀刻后检视凹槽结构。对准标记84则为利用一第一微影工艺形成的显影后检视凹槽光刻胶图案。对准标记86为利用一第二微影工艺形成的显影后检视凹槽光刻胶图案。
当欲于第一微影工艺完成后测量材料层70与72间的对准偏差时，本发明提供一种以永久存储器贮存的演算法，来测量对准标记82至其邻近对准标记84中心点的距离H1，及另一个对准标记82至其邻近对准标记84中心点的距离H2，接着将H1与H2相比较，计算两者的差，便可得到材料层70与72间的对准偏移量。
同样地，当欲于第二微影工艺完成后测量材料层70对材料层72的对准偏差时，亦可使用以永久存储器贮存的演算法，测量对准标记82至其邻近对准标记86中心点间的距离G1，以及另一个对准标记82至其邻近对准标记86中心点间的距离G2。然后，将距离G1与G2相比较，计算两者的差，便可得到材料层70与72的对准偏移量。
此外，重叠游标图案80亦可用来测量由第一微影工艺形成的对准标记84以及第二微影工艺形成的对准标记86之间的对准偏差。在测量对准标记84对86的对准偏差时，先取得对准标记84至其邻近对准标记86中心点之间的距离I1，以及另一个对准标记84至其邻近对准标记86中心点间的距离I2。然后，将距离I1与I2相比较，计算两者的差，便得到对准标记84与86之间的对准偏移量。
根据本发明，上述分别用于测量第一微影工艺的后材料层70与材料层72间对准精确度的对准游标，第二微影工艺的后材料层70与材料层72间对准精确度的对准游标，以及用于测量第一微影工艺和第二微影工艺对准精确度的对准游标，皆可在同一割道区域中排列。特别是在测量材料层70与72之间的对准精确度以及两微影工艺的对准精确度时，可重复使用对准标记84与86。因此，本发明可有效解决在先前技术中浪费切割道面积及测量时间的问题。
本发明的重叠游标图案的第四具体实施例示于图9与图10。在第四实施例中，重叠游标图案100为一个三层重叠游标图案，其包含了多个设于材料层90上的对准标记102、多个设于材料层92上的对准标记104及多个设于材料层94上的对准标记106与108。材料层90与材料层70相似，可为一导电层或绝缘层，而材料层94与材料层72相似，为一显影后的光刻胶层。重叠游标图案100与重叠游标图案80不同之处在于重叠游标图案100在材料层90与94之间插入了材料层92，且材料层92可为一导电层或一绝缘层。
理想上，对准标记102与104为熟知该所述技术者所知方法所形成的蚀刻后检视凹槽结构。对准标记106为利用一第一微影工艺制成的显影后检视凹槽光刻胶图案。对准标记108则为利用一第二微影工艺制成的显影后检视凹槽光刻胶图案。
当欲于第一微影工艺完成后测量材料层90对材料层94的对准偏差时，先测量对准标记102至其邻近对准标记106中心点的距离J1，及另一个对准标记102至其邻近对准标记106中心点的距离J2。接着将J1与J2相比较，计算两者的差，便可得到材料层90与94间的对准偏移量。
同样地，当欲于第二微影工艺完成后测量材料层90对材料层94的对准偏差时，先取得对准标记102至其邻近对准标记108中心点的距离J1′，及另一个对准标记102至其邻近对准标记108中心点的距离J2′，接着将J1′与J2′相比较，计算两者的差，便可得到材料层90与94间的对准偏移量。
此外，在第一微影程序后亦可测量K1与K2以得到材料层92与94之间的对准偏移量。在第二微影程序后亦可测量K1′与K2′以得到材料层92与94的对准偏移量。另外，利用第一微影工艺制成的对准标记106及第二微影工艺制成的对准标记108来测量L1与L2，即可获得对准标记106与108间的对准偏移量。
相较于习知技术，本发明使每一材料层的对准标记排列在基底的同一区域中。因此对于多层结构而言，其任两个材料层的层间对准精确度的测量可以在一个区域中同时完成，具有节省切割道面积及测量时间而提高产品生产率的优点。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利涵盖的范围。

Claims (27)

1.一种用来测量多层重叠对准精确度的重叠游标图案，其特征是：该重叠游标图案设置于一晶圆的切割道上，其包括：
多个第一对准标记设于一第一材料层上；
多个第二对准标记设于一第二材料层上，且该第二材料层覆盖于该第一材料层上；以及
多个第三对准标记设于一第三材料层上，且该第三材料层覆盖于该第二材料层上；
其中一第一对准标记与邻近该第一对准标记的一相对应的第三对准标记间的距离用来测量该第一材料层与该第三材料层的对准偏差，而该第三对准标记与邻近该第三对准标记的一相对应的第二对准标记间的距离则是用来测量该第三材料层与该第二材料层的对准偏差。
2.如权利要求1所述的重叠游标图案，其特征是：该第一对准标记与该相对应的第三对准标记间的距离指从该第一对准标记的一中心点至该第三对准标记的一中心点的距离。
3.如权利要求1所述的重叠游标图案，其特征是：该第三对准标记与该相对应的第二对准标记间的距离指从该第三对准标记的一中心点至该第二对准标记的一中心点的距离。
4.如权利要求1所述的重叠游标图案，其特征是：该多个第一对准标记与该多个第二对准标记的图案由正型光刻胶形成。
5.如权利要求1所述的重叠游标图案，其特征是：该多个第一对准标记与该多个第二对准标记由负型光刻胶形成。
6.如权利要求1所述的重叠游标图案，其特征是：该第一材料层与该第二材料层包含多晶硅。
7.如权利要求1所述的重叠游标图案，其特征是：该第一材料层为一半导体基底。
8.如权利要求1所述的重叠游标图案，其特征是：第三材料层包含一显影后的光刻胶层。
9.一种用于测量多层重叠对准精确度的方法，其特征是：其包含：
提供一半导体基底，该半导体基底包含一图案化的第一材料层、一图案化的第二材料层以及一图案化的第三材料层设于该半导体基底表面上，该第一材料层包含多个第一对准标记，该第二层材料层包含多个第二对准标记，而该第三材料层还包括多个第三对准标记；以及
提供一种以永久存储器贮存的演算法，用来测量一第一对准标记与邻近该第一对准标记的一相对应的第三对准标记间的对准偏差以及该第三对准标记与邻近该第三对准标记的一相对应的第二对准标记间的对准偏差。
10.如权利要求9所述的方法，其特征是：该方法是测量该第一对准标记的一中心点至该相对应的第三对准标记的一中心点间的距离，并将此距离与另一相邻的第一对准标记与其相对应的一第三对准标记间的距离做比较，而此两者的差即为该第一材料层与该第三材料层的对准偏移量。
11.如权利要求9所述的方法，其特征是：该方法是测量该第三对准标记的一中心点至该相对应的第二对准标记的一中心点间的距离，并将此距离与另一相邻的第三对准标记与其相对应的一第二对准标记间的距离做比较，而此两者的差即为该第三材料层与该第二材料层的对准偏移量。
12.如权利要求9所述的方法，其特征是：该多个第一对准标记与该多个第二对准标记的图案由正型光刻胶形成。
13.如权利要求9所述的方法，其特征是：该多个第一对准标记与该多个第二对准标记的图案由负型光刻胶形成。
14.如权利要求9所述的方法，其特征是：该第一材料层与该第二材料层包含多晶硅。
15.如权利要求9所述的方法，其特征是：该第三材料层包含一显影后的光刻胶层。
16.一种测量图案化的多层重叠对准精确度的方法，其特征是：其包含：
提供一半导体基底，该半导体基底包含至少一图案化的材料层以及一显影后的光刻胶层设于该材料层上，该材料层包含多个对准标记，该光刻胶层包含多个由第一微影工艺形成的第一标记及多个由第二微影工艺形成的第二标记；以及
提供一种以永久存储器贮存的演算法，用来测量该光刻胶层上的一第一标记与该材料层上的邻近该第一标记的一相对应的对准标记间的对准偏差以及该光刻胶层上的一第二标记与该材料层上邻近该第二标记的一相对应的对准标记间的对准偏差。
17.如权利要求16所述的方法，其特征是：该方法是测量该第一标记的一中心点至该相对应的对准标记的一中心点间的距离，并将此距离与另一相邻的第一标记与其相对应的一对准标记间的距离相比较，两者的差即为该第一微影工艺完成后该材料层与该光刻胶层的对准偏移量。
18.如权利要求16所述的方法，其特征是：该方法是测量该第二标记的一中心点与该对准标记的一中心点间的距离，并将此距离与另一相邻的第一标记与其相对应的一对准标记间的距离相比较，两者的差即为该第二微影工艺完成后该材料层与该光刻胶层的对准偏移量。
19.如权利要求16所述的方法，其进一步包含测量该第一标记与该第二标记间的距离，并将此距离与另一相邻的第一标记与其相对应的一第二标记间的距离相比较，两者的差即为该第一微影工艺与该第二微影工艺间的对准偏移量。
20.如权利要求16所述的方法，其特征是：该对准标记的图案由正型光刻胶形成。
21.如权利要求16所述的方法，其特征是：该对准标记的图案由负型光刻胶形成。
22.如权利要求16所述的方法，其特征是：材料层包含多晶硅。
23.如权利要求16所述的方法，其特征是：材料层包含导电层。
24.如权利要求16所述的方法，其特征是：材料层包含绝缘层。
25、一种用来测量多层重叠对准精确度的重叠光标图案，其特征是，该重叠光标图案设置于一晶圆的切割道上，并且包括：
多个第一对准标记设于一第一材料层上；
多个第二对准标记设于一第二材料层上，且该第二材料层覆盖于该第一材料层上；以及
多个第三对准标记设于一第三材料层上，且该第三材料层覆盖于该第二材料层上；
其中一第一对准标记与邻近该第一对准标记的一相对应的第三对准标记间的距离是用来测量该第一材料层与该第三材料层的对准偏差，而该第三对准标记与邻近该第三对准标记的一相对应的第二对准标记间的距离则是用来测量该第三材料层与该第二材料层的对准偏差，且该第一对准标记与该相对应的第三对准标记间的距离是指从该第一对准标记的一中心点至该第三对准标记的一中心点的距离，该第三对准标记与该相对应的第二对准标记间的距离是指从该第三对准标记的一中心点至该第二对准标记的一中心点的距离。
26、一种用于测量多层重叠对准精确度的方法，其特征是，其包含：
提供一半导体基底，该半导体基底包含一图案化的第一材料层、一图案化的第二材料层以及一图案化的第三材料层设于该半导体基底表面上，该第一材料层包含多个第一对准标记，该第二层材料层包含多个第二对准标记，而该第三材料层包含多个第三对准标记；
测量该第一对准标记的一中心点至该相对应的第三对准标记的一中心点间的距离，并将此距离与另一相邻的第一对准标记与其相对应的一第三对准标记间的距离做比较，而此两者的差即为该第一材料层与该第三材料层的对准偏移量；以及
测量该第三对准标记的一中心点至该相对应的第二对准标记的一中心点间的距离，并将此距离与另一相邻的第三对准标记与其相对应的一第二对准标记间的距离做比较，而此两者的差即为该第三材料层与该第二材料层的对准偏移量。
27、一种测量图案化的多层重叠对准精确度的方法，其特征是，其包含：
提供一半导体基底，该半导体基底包含至少一图案化的材料层以及一显影后的光刻胶层设于该材料层上，该材料层包含多个对准标记，该光刻胶层包含多个由第一微影工艺形成的第一标记及多个由第二微影工艺形成的第二标记；
测量该第一标记的一中心点至该相对应的对准标记的一中心点间的距离，并将此距离与另一相邻的第一标记与其相对应的一对准标记间的距离相比较，两者的差即为该第一微影工艺完成后该材料层与该光刻胶层的对准偏移量；以及
测量该第二标记的一中心点与该对准标记的一中心点间的距离，并将此距离与另一相邻的第一标记与其相对应的一对准标记间的距离相比较，两者的差即为该第二微影工艺完成后该材料层与该光刻胶层的对准偏移量。
CNB031000835A 2002-03-17 2003-01-07 用于测量多层重叠对准精确度的重叠游标图案及测量方法 Expired - Lifetime CN1202559C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/063,077 US7190823B2 (en) 2002-03-17 2002-03-17 Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US10/063,077 2002-03-17

Publications (2)

Publication Number Publication Date
CN1445819A CN1445819A (zh) 2003-10-01
CN1202559C true CN1202559C (zh) 2005-05-18

Family

ID=28038684

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031000835A Expired - Lifetime CN1202559C (zh) 2002-03-17 2003-01-07 用于测量多层重叠对准精确度的重叠游标图案及测量方法

Country Status (2)

Country Link
US (2) US7190823B2 (zh)
CN (1) CN1202559C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752410A (zh) * 2013-12-30 2015-07-01 南亚科技股份有限公司 框中框重叠标记
CN110676243A (zh) * 2019-09-30 2020-01-10 芯盟科技有限公司 芯片及对位方法

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011353B2 (ja) * 2002-01-31 2007-11-21 沖電気工業株式会社 合わせ測定用のレジストパターン
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
TW200407995A (en) * 2002-11-08 2004-05-16 Nanya Technology Corp Mark and method for multiple alignment
US7557360B2 (en) 2003-10-16 2009-07-07 Alis Corporation Ion sources, systems and methods
US7557361B2 (en) * 2003-10-16 2009-07-07 Alis Corporation Ion sources, systems and methods
US7786451B2 (en) * 2003-10-16 2010-08-31 Alis Corporation Ion sources, systems and methods
US7601953B2 (en) 2006-03-20 2009-10-13 Alis Corporation Systems and methods for a gas field ion microscope
US7488952B2 (en) * 2003-10-16 2009-02-10 Alis Corporation Ion sources, systems and methods
US7518122B2 (en) * 2003-10-16 2009-04-14 Alis Corporation Ion sources, systems and methods
US20070228287A1 (en) * 2006-03-20 2007-10-04 Alis Technology Corporation Systems and methods for a gas field ionization source
US7554097B2 (en) * 2003-10-16 2009-06-30 Alis Corporation Ion sources, systems and methods
US7511280B2 (en) * 2003-10-16 2009-03-31 Alis Corporation Ion sources, systems and methods
US7368727B2 (en) 2003-10-16 2008-05-06 Alis Technology Corporation Atomic level ion source and method of manufacture and operation
US7786452B2 (en) * 2003-10-16 2010-08-31 Alis Corporation Ion sources, systems and methods
US7485873B2 (en) * 2003-10-16 2009-02-03 Alis Corporation Ion sources, systems and methods
US7511279B2 (en) * 2003-10-16 2009-03-31 Alis Corporation Ion sources, systems and methods
US9159527B2 (en) 2003-10-16 2015-10-13 Carl Zeiss Microscopy, Llc Systems and methods for a gas field ionization source
US7554096B2 (en) 2003-10-16 2009-06-30 Alis Corporation Ion sources, systems and methods
US7521693B2 (en) 2003-10-16 2009-04-21 Alis Corporation Ion sources, systems and methods
US7504639B2 (en) 2003-10-16 2009-03-17 Alis Corporation Ion sources, systems and methods
US7495232B2 (en) * 2003-10-16 2009-02-24 Alis Corporation Ion sources, systems and methods
US7557358B2 (en) * 2003-10-16 2009-07-07 Alis Corporation Ion sources, systems and methods
US7557359B2 (en) * 2003-10-16 2009-07-07 Alis Corporation Ion sources, systems and methods
US8110814B2 (en) 2003-10-16 2012-02-07 Alis Corporation Ion sources, systems and methods
US7180593B2 (en) * 2003-11-05 2007-02-20 Macronix International Co., Ltd. Overlay mark for aligning different layers on a semiconductor wafer
US20050244729A1 (en) * 2004-04-29 2005-11-03 United Microelectronics Corp. Method of measuring the overlay accuracy of a multi-exposure process
US20050286052A1 (en) * 2004-06-23 2005-12-29 Kevin Huggins Elongated features for improved alignment process integration
US20060103034A1 (en) * 2004-11-15 2006-05-18 Kuo-Kuei Fu Overlay mark for a non-critical layer of critical dimensions
US7650029B2 (en) * 2004-11-23 2010-01-19 Hewlett-Packard Development Company, L.P. Multiple layer alignment sensing
KR100650733B1 (ko) 2005-04-04 2006-11-27 주식회사 하이닉스반도체 반도체소자의 측정마크
US7582538B2 (en) * 2005-04-06 2009-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of overlay measurement for alignment of patterns in semiconductor manufacturing
KR100598988B1 (ko) * 2005-05-18 2006-07-12 주식회사 하이닉스반도체 오버레이 버니어 및 이를 이용한 반도체소자의 제조방법
JP2006337631A (ja) * 2005-06-01 2006-12-14 Mitsubishi Electric Corp 検査方法及びこれを用いた液晶表示装置の製造方法
JP2007035768A (ja) * 2005-07-25 2007-02-08 Toshiba Corp 合わせずれ検査用マークの形成方法及び半導体装置の製造方法
KR100689709B1 (ko) * 2005-08-10 2007-03-08 삼성전자주식회사 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
KR100715280B1 (ko) * 2005-10-01 2007-05-08 삼성전자주식회사 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
WO2007067296A2 (en) * 2005-12-02 2007-06-14 Alis Corporation Ion sources, systems and methods
KR100739259B1 (ko) * 2006-03-08 2007-07-12 주식회사 하이닉스반도체 중첩도 측정 버니어 및 그 형성 방법
WO2007109666A2 (en) * 2006-03-20 2007-09-27 Alis Corporation Systems and methods for a helium ion pump
US7952213B2 (en) * 2006-03-29 2011-05-31 Macronix International Co., Ltd. Overlay mark arrangement for reducing overlay shift
US7449792B2 (en) * 2006-04-25 2008-11-11 Macronix International Co., Ltd. Pattern registration mark designs for use in photolithography and methods of using the same
KR100741989B1 (ko) * 2006-06-23 2007-07-23 삼성전자주식회사 오버레이 마크 및 이를 이용한 오버레이 측정 방법
KR100746619B1 (ko) 2006-06-28 2007-08-08 주식회사 하이닉스반도체 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
US7804068B2 (en) 2006-11-15 2010-09-28 Alis Corporation Determining dopant information
US7927960B2 (en) * 2006-12-11 2011-04-19 Macronix International Co., Ltd. Method of improving overlay performance in semiconductor manufacture
US8609441B2 (en) * 2006-12-12 2013-12-17 Asml Netherlands B.V. Substrate comprising a mark
US8722179B2 (en) * 2006-12-12 2014-05-13 Asml Netherlands B.V. Substrate comprising a mark
KR100870316B1 (ko) * 2006-12-28 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 및 그 제조 방법
US7599063B2 (en) * 2007-03-29 2009-10-06 Macronix International Co., Ltd. Method for checking alignment accuracy using overlay mark
CN101398630B (zh) * 2007-09-25 2010-10-13 南亚科技股份有限公司 对准及叠对的标记、及其掩模结构与使用方法
CN102037312B (zh) * 2008-05-22 2014-01-22 麦克罗尼克迈达塔有限责任公司 用于工件上先后形成的层之间的重叠补偿的方法和装置
US7948060B2 (en) * 2008-07-01 2011-05-24 Xmos Limited Integrated circuit structure
US8288877B1 (en) 2008-10-25 2012-10-16 Hrl Laboratories, Llc Actuator enhanced alignment of self-assembled microstructures
US8736082B1 (en) * 2008-10-25 2014-05-27 Hrl Laboratories, Llc Key structure and expansion enhanced alignment of self-assembled microstructures
NL2004531A (nl) * 2009-05-29 2010-11-30 Asml Netherlands Bv Apparatus and method for providing resist alignment marks in a double patterning lithographic process.
US8143731B2 (en) * 2009-07-14 2012-03-27 Nanya Technology Corp. Integrated alignment and overlay mark
US8786054B2 (en) * 2009-11-16 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for integrated circuit alignment
US8329360B2 (en) 2009-12-04 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of providing overlay
TWI470713B (zh) * 2010-07-08 2015-01-21 United Microelectronics Corp 半導體製程及其檢驗方法
US9927718B2 (en) * 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
CN102543956B (zh) * 2010-12-08 2016-07-06 无锡华润上华科技有限公司 多层套刻标记
CN102543954B (zh) * 2010-12-08 2016-05-04 无锡华润上华科技有限公司 套刻标记
KR101215645B1 (ko) * 2010-12-09 2012-12-26 에스케이하이닉스 주식회사 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법
CN102738121B (zh) * 2011-04-08 2016-06-08 中芯国际集成电路制造(上海)有限公司 一种套刻偏差检查标记及其制作方法
CN102809899A (zh) * 2011-05-31 2012-12-05 无锡华润上华半导体有限公司 一种对位参数计算方法
CN102543684A (zh) * 2011-11-11 2012-07-04 上海华力微电子有限公司 集线宽和套刻精度测量的图形结构设计
US8736084B2 (en) * 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
US8908181B2 (en) * 2012-06-28 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark and method of measuring the same
KR20140023707A (ko) 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 얼라인 키 구조물을 포함한 반도체 메모리 장치
JP2014187195A (ja) * 2013-03-22 2014-10-02 Toshiba Corp パターンの重ね合わせずれ計測方法
JP2015014756A (ja) * 2013-07-08 2015-01-22 株式会社東芝 マスク歪計測装置および方法
US9136223B2 (en) * 2013-07-26 2015-09-15 Globalfoundries Inc. Forming alignment mark and resulting mark
CN104576610A (zh) * 2013-10-10 2015-04-29 无锡华润上华科技有限公司 一种改善半导体金属层次对位量测标记的方法
US10199330B2 (en) * 2013-12-23 2019-02-05 Infineon Technologies Ag Alignment mark arrangement, semiconductor workpiece, and method for aligning a wafer
CN104849525B (zh) * 2014-02-13 2017-12-01 上海和辉光电有限公司 使用测试组件的测试方法
CN104952846B (zh) * 2014-03-28 2018-07-20 中芯国际集成电路制造(上海)有限公司 叠层标记
CN104952851B (zh) * 2014-03-28 2017-11-14 中芯国际集成电路制造(上海)有限公司 对准标记及其对准方法
KR102237698B1 (ko) * 2014-04-15 2021-04-08 삼성전자주식회사 오버레이 마크의 비대칭부 검출 방법 및 이를 포함하는 오버레이 계측 방법
CN104465619B (zh) * 2014-04-22 2018-09-04 上海华力微电子有限公司 一种套刻精度测量的图像结构及其套刻精度测量方法
CN105225978B (zh) * 2014-06-17 2019-06-04 联华电子股份有限公司 叠对误差的校正方法
US9305884B1 (en) 2014-09-26 2016-04-05 United Microelectronics Corp. Overlay mark and method for forming the same
US10112420B2 (en) 2014-09-26 2018-10-30 Hewlett-Packard Development Company, L.P. Frame length adjustment
KR102421913B1 (ko) * 2014-12-29 2022-07-19 삼성디스플레이 주식회사 노광 방법, 이를 수행하기 위한 노광 장치 및 이를 이용한 표시 기판의 제조방법
CN104698773B (zh) * 2015-03-31 2017-06-16 上海华力微电子有限公司 光刻对准标记结构及其制造方法
CN106324996B (zh) * 2015-06-15 2017-10-20 中国科学院上海光学精密机械研究所 光刻机原位多通道成像质量检测装置及方法
US10474045B2 (en) 2015-07-13 2019-11-12 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
NL2017120A (en) * 2015-07-16 2017-01-17 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
DE102015122828A1 (de) * 2015-12-23 2017-06-29 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsmarkierung
CN107305321A (zh) * 2016-04-21 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种检验光刻对准精度的方法
KR20170131802A (ko) * 2016-05-20 2017-11-30 삼성디스플레이 주식회사 표시 장치, 이의 구동 방법 및 이의 제조 방법
KR101714616B1 (ko) 2016-05-30 2017-04-26 (주)오로스 테크놀로지 세 개 층의 오버레이를 측정하는 방법
CN106323472B (zh) * 2016-08-24 2018-06-12 中国科学院西安光学精密机械研究所 一种基于偏振干涉仪的光谱复原修正方法
CN106783672A (zh) * 2016-11-30 2017-05-31 武汉新芯集成电路制造有限公司 一种用于验证Overlay机台精度的标准片、制作方法及验证方法
CN106371294B (zh) * 2016-12-01 2018-10-26 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
EP3339959A1 (en) 2016-12-23 2018-06-27 ASML Netherlands B.V. Method of determining a position of a feature
DE102017203879B4 (de) 2017-03-09 2023-06-07 Carl Zeiss Smt Gmbh Verfahren zum Analysieren einer defekten Stelle einer photolithographischen Maske
KR102401179B1 (ko) * 2017-12-12 2022-05-24 삼성전자주식회사 전자빔 장치의 어퍼처 시스템, 전자빔 노광 장치 및 전자빔 노광 장치 시스템
US10504851B2 (en) 2018-02-26 2019-12-10 Globalfoundries Inc. Structure and method to improve overlay performance in semiconductor devices
CN108628107A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 套刻误差测量方法及套刻标记
CN108803264B (zh) * 2018-06-08 2020-06-16 上海华虹宏力半导体制造有限公司 晶圆上多个对准标记的集中放置和光刻位置的确定方法
US10461038B1 (en) * 2018-08-31 2019-10-29 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
CN109411449B (zh) * 2018-11-21 2020-04-10 武汉新芯集成电路制造有限公司 晶圆组件及晶圆对准方法
CN113534626A (zh) * 2020-04-14 2021-10-22 中国科学院微电子研究所 用于套刻精度测量的标记系统及量测方法
CN113555345B (zh) * 2020-04-23 2024-02-06 长鑫存储技术有限公司 半导体标记及其形成方法
CN111708254B (zh) * 2020-05-28 2021-06-01 长江存储科技有限责任公司 光刻对准方法及系统
CN112015061A (zh) * 2020-08-27 2020-12-01 上海华力集成电路制造有限公司 一种套刻精度量测标记及其使用方法
CN112034677B (zh) * 2020-09-17 2024-02-06 合肥晶合集成电路股份有限公司 一种套刻标记、套刻标记方法及套刻测量方法
CN113109997B (zh) * 2021-03-18 2022-08-26 上海信及光子集成技术有限公司 测量外延前后光刻套刻误差的方法及结构
CN113093479B (zh) * 2021-04-02 2022-10-28 长鑫存储技术有限公司 对准量测标记结构及对准量测方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246314A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd パターン作成方法
CA2083072C (en) * 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
KR960014963B1 (ko) * 1993-10-15 1996-10-23 현대전자산업 주식회사 반도체 장치의 제조 방법
JP2555964B2 (ja) * 1993-12-10 1996-11-20 日本電気株式会社 アライメント精度調査パターン
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US5783340A (en) * 1995-09-06 1998-07-21 Sandia Corporation Method for photolithographic definition of recessed features on a semiconductor wafer utilizing auto-focusing alignment
JP2988393B2 (ja) * 1996-08-29 1999-12-13 日本電気株式会社 露光方法
TW322629B (en) * 1996-09-06 1997-12-11 Holtek Microelectronics Inc Manufacturing method of integrated circuit alignment mark
US5912983A (en) * 1997-01-24 1999-06-15 Oki Electric Industry Co., Ltd Overlay accuracy measuring method
US6172409B1 (en) * 1997-06-27 2001-01-09 Cypress Semiconductor Corp. Buffer grated structure for metrology mark and method for making the same
JP3211767B2 (ja) * 1998-03-27 2001-09-25 日本電気株式会社 半導体装置の製造方法
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
TW436878B (en) * 1998-09-08 2001-05-28 Mosel Vitelic Inc Method for checking accuracy of a measuring instrument for overlay machine
JP3201362B2 (ja) * 1998-10-27 2001-08-20 日本電気株式会社 半導体製造方法及び半導体装置
US6228705B1 (en) * 1999-02-03 2001-05-08 International Business Machines Corporation Overlay process for fabricating a semiconductor device
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
JP3348783B2 (ja) * 1999-07-28 2002-11-20 日本電気株式会社 重ね合わせ用マーク及び半導体装置
US6362491B1 (en) * 1999-10-01 2002-03-26 Taiwan Semiconductor Manufacturing Company Method of overlay measurement in both X and Y directions for photo stitch process
US6563320B1 (en) * 2000-02-25 2003-05-13 Xilinx, Inc. Mask alignment structure for IC layers
US6309944B1 (en) * 2000-05-26 2001-10-30 Taiwan Semiconductor Manufacturing Company Overlay matching method which eliminates alignment induced errors and optimizes lens matching
JP4667559B2 (ja) * 2000-05-30 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置、フォトマスクおよび半導体装置の製造方法
US6218200B1 (en) * 2000-07-14 2001-04-17 Motorola, Inc. Multi-layer registration control for photolithography processes
US6864589B2 (en) * 2001-03-30 2005-03-08 Sharp Laboratories Of America, Inc. X/Y alignment vernier formed on a substrate
US6636313B2 (en) * 2002-01-12 2003-10-21 Taiwan Semiconductor Manufacturing Co. Ltd Method of measuring photoresist and bump misalignment
JP3967935B2 (ja) * 2002-02-25 2007-08-29 株式会社日立製作所 合わせ精度計測装置及びその方法
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
JP2005352771A (ja) * 2004-06-10 2005-12-22 Hitachi Software Eng Co Ltd 発現プロファイルによるパターン認識システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752410A (zh) * 2013-12-30 2015-07-01 南亚科技股份有限公司 框中框重叠标记
CN104752410B (zh) * 2013-12-30 2017-10-27 南亚科技股份有限公司 框中框重叠标记
CN110676243A (zh) * 2019-09-30 2020-01-10 芯盟科技有限公司 芯片及对位方法

Also Published As

Publication number Publication date
US7190824B2 (en) 2007-03-13
US20030174879A1 (en) 2003-09-18
US20050276465A1 (en) 2005-12-15
US7190823B2 (en) 2007-03-13
CN1445819A (zh) 2003-10-01

Similar Documents

Publication Publication Date Title
CN1202559C (zh) 用于测量多层重叠对准精确度的重叠游标图案及测量方法
US8823936B2 (en) Structure for critical dimension and overlay measurement
JP4381646B2 (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
CN1828849A (zh) 形成纳米间隙的方法、用于分子器件和生物传感器的纳米场效应晶体管的制造方法以及由该方法制得的分子器件和生物传感器
CN1435728A (zh) 利用间隔体技术的纳米尺寸压印模
CN1776427A (zh) 晶圆检验方法
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
US7537883B2 (en) Method of manufacturing nano size-gap electrode device
JPH0321901B2 (zh)
US9466610B1 (en) Method of fabricating three-dimensional gate-all-around vertical gate structures and semiconductor devices, and three-dimensional gate-all-round vertical gate structures and semiconductor devices thereof
US7916295B2 (en) Alignment mark and method of getting position reference for wafer
EP1420295A3 (en) Manufacturing method of semiconductor device
CN110066723A (zh) 基因测序芯片、设备、制造方法
CN112034677B (zh) 一种套刻标记、套刻标记方法及套刻测量方法
TWI814909B (zh) 多層對位標記及其對位方法
CN1205545A (zh) 测量图形设置和测量电路图形尺寸精度和重叠精度的方法
CN1454043A (zh) 激光直烧式的多层电路板制造方法
CN1231501A (zh) 半导体器件及其制造方法
CN1269600A (zh) 改进的对准标记图案和重叠精度测量图案及其形成方法
KR970010569B1 (ko) 반도체 장치의 제조 방법
CN101364043A (zh) 一种纳米结构套刻的模板设计和实现方法
JP2002025888A (ja) アライメントマークおよびその形成方法、並びに半導体装置の製造方法
CN109860153B (zh) 集成电路器件、形成对准测量图形的方法以及光掩模
CN113539797B (zh) 半导体器件及其制造方法
CN111103767B (zh) 一种半导体器件及其制作方法和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050518