CN1776427A - 晶圆检验方法 - Google Patents
晶圆检验方法 Download PDFInfo
- Publication number
- CN1776427A CN1776427A CNA2005101168744A CN200510116874A CN1776427A CN 1776427 A CN1776427 A CN 1776427A CN A2005101168744 A CNA2005101168744 A CN A2005101168744A CN 200510116874 A CN200510116874 A CN 200510116874A CN 1776427 A CN1776427 A CN 1776427A
- Authority
- CN
- China
- Prior art keywords
- wafer
- relatively
- inspection
- district
- choose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Analytical Chemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Biochemistry (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
本发明是有关于一种晶圆检验方法。为了检验一种晶圆,目前所用的方式是对整个晶圆进行一种晶圆对晶圆的比较。为了确保可提早辨认此晶圆上的缺陷或缺陷发展情况,则一种晶圆对晶圆的比较过程只限制在可由使用者所选取的特定的比较区上。
Description
技术领域
本发明涉及一种晶圆检验方法,特别是涉及一种用来侦测巨观的缺陷的晶圆检验方法。
背景技术
在半导体制造时,晶圆在制造过程期间依序在多个步骤中进行处理,其中在晶圆上须制成多个相同的可复原的结构元件,其即为所谓“晶粒(Dies)”。随着积体密度逐渐增加,则对晶圆上所形成的结构的品质上的要求亦已提高。为了可对所形成的结构的品质进行检验且在各种情况下可发现已存在的缺陷,则对操控该晶圆所用的各构件和制程中的各步骤的品质,准确性和可再生性的需求亦应相对应地提高。这表示:在以多个步骤和即将涂布在光阻-或类似物上的层来制造晶圆时,能可靠地提早辨认各别结构中的缺陷是特别重要的。
在进行各别的步骤之后,对所获得的品质进行检验是有利的。因此,例如在微影术之后,制程期间以及在下一步骤之前都应能可靠地对各别所达成的品质进行评价。然后,在进行每一步骤之后且在制程结束之前须确定:若晶圆或晶圆上所形成的结构有缺陷,则此晶圆可直接剔除而不必进行以后的各步骤。同样,有缺陷的晶圆可分开再处理,直至令人满意的品质达到为止。以此种方式可使半导体制程中的效率和效益提高。
在以光学方式来辨认缺陷时,适当的方式是在半导体晶圆涂布漆层时藉由厚度的变动来考虑系统上的缺陷,以便使半导体晶圆上未含有缺陷的位置不需作标记。
特殊的光学装置适合用来检验晶圆的表面。因此,表面的检查例如由EP 455 857中已为人所知,藉由此种检查可对由晶圆表面反射回来的光束进行评估。
为了发现半导体晶圆上的巨观缺陷,则唯一的晶圆上的各晶粒须以所谓晶粒对晶粒的方法来进行比较。藉由高准确性的过程而在晶圆上形成很均匀的结构。因此,当制程中未存在“干扰”时,由晶粒所摄取的图像在每一情况下都是相同的,“干扰”对晶粒的形成有不良的影响。二个图像之间所形成的全部的差异因此可解释成“缺陷”。此种方法例如已描述在US2004/0105578 A1中,此种“比较”当然只可对晶圆的具有相同晶粒的区域来进行。因此,上述方式只适用于具有所谓生产性晶粒的区域。晶圆的其它区域(其具有测试阵列或具有“无结构的领域”或位于晶圆的边缘上)不能以上述方式来检验。当然,已显示的事实是:由上述的“其它区域”亦可获得重要资讯,其对提早辨认缺陷会有帮助或可使缺陷提早被辨认。于是,一些在施加漆层时会产生的问题特别是可提早在晶圆的边缘上被辨认出,此乃因这些问题首先会在边缘上产生且然后随着制程期间的增长而继续向中央延伸。若未检查上述的其它区域,则不能辨认其上的缺陷。这样会使缺陷稍后形成在生产性晶粒上而使晶圆不能使用。
此处,一晶圆对一晶圆的比较可提供帮助,其中一晶圆大部份完全以一种所谓单发(one-shot)方法来与随后所产生的第二晶圆相比较。此种方法当然需要使很大数量的资料互相比较且因此会使测试的速率下降很多。相较于晶粒对晶粒的比较而言,此处所述的方法亦与机械容许度(Tolerance)有关,机械容许度在生产二个依序相随的晶圆时是可以察觉的。
发明内容
本发明的目的在于,提供一种新的晶圆检验方法,所要解决的技术问题是使其尽可能可提早辨认所产生的缺陷,此外,本发明亦提供一种进行本方法所用的装置,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种晶圆检验方法,特别是用来侦测巨观上的缺陷,其包括以下步骤:在晶圆上选取一种比较区且由此比较区而产生一种比较图,此比较图与一参考图相比较。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的晶圆检验方法,其中首先经由一使用者介面以选取一选取区且然后由此选取区以自动方式或人工方式来决定该比较区,使该比较区成为该选取区的一部份区域。
前述的晶圆检验方法,其中所述的选取区是在一学习模式中选取。
前述的晶圆检验方法,其中所述的比较区以一种几何形的基本形式来形成,特别是以长方形来形成。
前述的晶圆检验方法,其中须选取该比较区,使其包含该晶圆的边缘。
前述的晶圆检验方法,其中须选取该比较区,使其对各别的晶圆具有各别标记,这些标记特别是藉由所谓排除区而由比较过程中排除。
前述的晶圆检验方法,其中所述的排除区具有一种任意的几何形状。
前述的晶圆检验方法,其中所述的几何形式是长方形的形式。
前述的晶圆检验方法,其中设在晶圆上的晶粒以一种晶粒对晶粒的比较过程来进行比较。
因此,藉由本发明可提供一种半导体晶圆上的巨观缺陷的侦测方法,其中不是使用目前所进行的晶圆对晶圆的比较(此种比较过程中须考虑整个晶圆以进行比较)而是只选取晶圆中特定的比较区以进行比较。然后,此种比较亦只限制在已选取的比较区上才可进行。因此,较佳是经由使用者-介面(Interface)来选取各个比较区。藉助于使用者,则首先即可确定一种选取区,然后以自动方式或人工方式由此选取区来决定一种特别是长方形形式的比较区。此比较区因此是先前已决定的选取区的一部份区域。于是,即将进行的比较所依据的资料量可大大地减少。藉由使用者所发出的对选取区的决定,则这些区域(其中已为人所知的是各缺陷在时间上首先可被查觉)可考虑作为比较区。典型上这些作为比较区的区域特别是在晶圆涂布漆层时是晶圆的边缘区域。因此,自我显露的制造上的缺陷可提早被辨认且会在制程中造成干扰。
较佳是在一种所谓学习模式中决定上述的选取区,此学习模式中须对所有其它的比较来决定此选取区。在学习模式中以自动方式或同样亦可以人工方式而由此选取区中决定该比较区,使比较区成为选取区的一部份。因此,较佳是确定此种未含有生产性晶粒的比较区。生产性晶粒毕竟是相同的结构元件,其应在制程中无缺陷地制成且因此配置在至晶圆边缘的一种确定的距离中。
晶圆上通常亦设有各别的元件,例如,晶圆辨认件或条码,其位于已选取的比较区中,这些元件然后在一种所谓排除区中由比较过程中排除,以便可进行晶圆对晶圆的比较过程。
非生产性的区域可藉助于上述方法而在晶圆对晶圆的比较中进行检验,而生产性晶粒的检验则可在晶粒对晶粒的比较过程中进行,这可与前者同时或依序进行。
经由上述可知,本发明是有关于一种晶圆检验方法。为了检验一种晶圆,目前所用的方式是对整个晶圆进行一种晶圆对晶圆的比较。为了确保可提早辨认此晶圆上的缺陷或缺陷发展情况,则一种晶圆对晶圆的比较过程只限制在可由使用者所选取的特定的比较区上。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1是一种已划分成选取区和比较区的晶圆的图解。
图2是本发明的方法的流程图。
10:晶圆 12:晶粒
14:选取区 16:非生产性的区域
18:非生产性的区域中的测试结构
20:晶圆中央的测试结构 22:比较区
24:晶圆的边缘 26:各别标记
27:排除区 28:比较图
30:参考图 32:对准过程
34:照明修正 36:比较
37:消失
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的晶圆检验方法其具体实施方式、方法、步骤、特征及其功效,详细说明如后。
图1显示一种晶圆10,其上施加多个相同的结构(所谓晶粒12)。在一般的晶粒对晶粒的比较中,这些晶粒12须互相比较且各晶粒12之间所发现的差异可视为缺陷。
现在为了可提早指出制程上可变的各种条件或提早确定所显露的缺陷,则本发明中的比较过程亦需扩大至非生产性的区域。当然,此时须使用晶圆对晶圆的比较过程。为了使比较时所需的资料量保持较少,则较佳是在一种学习模式中由使用者选取一种适当的选取区14。此种选取区14较佳是长方形者且包含此晶圆10的边缘区域。生产性晶粒12和非生产性区域16都位在此种选取区14中。非生产性区域16中当然可设有测试结构18,其无缺陷的生产性可藉由晶圆对晶圆的比较来测得。另一方式中或在一种累积方式中亦可在晶圆10的中央设有测试结构20。若这些测试结构20在晶圆10上只设置一次,则各测试结构亦只能藉由晶圆对晶圆的比较来控制。
由使用者藉由一种使用者介面来确定上述的选取区14之后,须在学习相位(phase)中定义一个或多个比较区22,其较佳是长方形的形式。这些比较区22可自动地或以人工方式而由使用者来决定。然后,在各比较区22中进行晶圆对晶圆的比较。
另外,使用者亦可在晶圆10的生产性区域中定义多个比较用的测试结构20。
在进行晶圆对晶圆的比较时,晶圆10的整个可使用的面积(其由晶圆的边缘所限定)都可使用,但须保持在比较区22上及/或限制在测试结构20上。只要比较区22中设有一种各别晶圆用的各别标记26,则此比较区22在晶圆对晶圆的比较中即不被考虑成一种排除区27。因此,可设有一种晶圆辨认件,条码或其它类似物以作为各别标记26。这样所设置而成的排除区27可任意地重迭在比较区上。
本方法依据学习模式的流程图显示在图2中。在晶圆10的表面上选取一种比较区22且由此比较区22中产生一种比较图28。藉由晶圆对晶圆的比较方法,使此比较图28与一种参考图30相比较。于是,在一种对准过程32中此参考图30和此比较图28首先互相对准,这例如能以下述方式来达成:此参考图30藉由旋转,平移及/或定标(scaling)来对该比较图28进行对准,使此二个图可准确地互相对准且相重迭。然后,进行一种照明修正34,使照明中可能存在的差异藉由待比较的图28,30的亮度的正规化(normalization)而获得补偿(即,算出差异值)。
在上述的二种图已标准化之后,进行此二图的比较36。情况需要时可藉助于另一参数(其可决定该比较区22的侦测的敏感度)来查明:在该参考图30和该比较图28之间由图对图的比较所形成的差异中何种差异可表示一种缺陷。因此,由图的比较所得知的缺陷的数目和位置可为人所知。
现在,在消失步骤38中使已获得的缺陷的数目中由比较区22的无效区域末端所造成的缺陷被去除或消失。无效区域例如是由排除区27所形成或由位于晶圆10的边缘24外部(因此是位于晶圆10的可使用的面积的外部)的区域所形成。因此,可由晶圆对晶圆的比较来测得各比较区22的与生产有关的变化。这样所获得的实际上的缺陷然后传送至下一个缺陷分析方法中,以查明各缺陷的形式和对缺陷的形成有反作用的制程参数的可能的变化。
如上所述,比较区22亦可位于晶圆10的生产面的内部。因此,可大约在晶圆10的中央部份中设置一种测试结构20(图1),其在每一晶圆上只存在一次。藉由运行中的制程而在每一已制成的晶圆上制造此测试结构20且因此可用于一种晶圆对晶圆的比较中。在进行此种比较时,在图对图的比较中“以较小的敏感性为基准”已显示是有利的。与制程有关的各种变动会在图像的比较过程中造成各种差异,这些差异被解释成缺陷,但其实际上不存在。
如上所述,就晶圆对晶圆的比较而言需要多个参考图30。基本上这些参考图可在允许各图进行一种可靠的比较时所用的全部方式下产生。特别是各参考图30能以下述方式产生:由一预设的学习图导出该参考图30所需的资料。位于前方(特别是各别地直接位于前方)的晶圆的相对应的比较区22可用作上述的参考图。制程中为了可较佳地考虑不重要的小差异,则亦可使用一种所谓“金影像(golden image)”以作为参考图。为了产生此种金影像,则可由不同晶圆10的相对应的比较区22而产生一种变异图,其包含很微小的差异。
藉由上述方式,则可进行一种晶圆对晶圆的比较,其允许以一种较少的资料量来操作,因此可达成一种较快速的图像比较。此外,特别是在边缘区上可提早查明各种首先产生的缺陷且在下一制程中寻求其所需考虑的事项。此外,当资料或各别标记26设在晶圆10上时,则藉助于上述的排除区27亦可进行本方法,其中在各别的晶圆10上设有唯一的标记26。
以上所建议的方法当然亦能与晶粒对晶粒的方法相组合且因此能与其同时进行或依序进行。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (9)
1、一种晶圆检验方法,特别是用来侦测巨观上的缺陷,其特征在于其包括以下步骤:在晶圆上选取一种比较区且由此比较区而产生一种比较图,此比较图与一参考图相比较。
2、根据权利要求1所述的晶圆检验方法,其特征在于其中首先经由一使用者介面以选取一选取区且然后由此选取区以自动方式或人工方式来决定该比较区,使该比较区成为该选取区的一部份区域。
3、根据权利要求2所述的晶圆检验方法,其特征在于其中所述的选取区是在一学习模式中选取。
4、根据权利要求1至3中任一权利要求所述的晶圆检验方法,其特征在于其中所述的比较区以一种几何形的基本形式来形成,特别是以长方形来形成。
5、根据权利要求1至3中任一权利要求所述的晶圆检验方法,其特征在于其中须选取该比较区,使其包含该晶圆的边缘。
6、根据权利要求5所述的晶圆检验方法,其特征在于其中须选取该比较区,使其对各别的晶圆具有各别标记,这些标记特别是藉由所谓排除区而由比较过程中排除。
7、根据权利要求6所述的晶圆检验方法,其特征在于其中所述的排除区具有一种任意的几何形状。
8、根据权利要求7所述的晶圆检验方法,其特征在于其中所述的几何形式是长方形的形式。
9、根据权利要求1或2所述的晶圆检验方法,其特征在于其中设在晶圆上的晶粒以一种晶粒对晶粒的比较过程来进行比较。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004055250.9 | 2004-11-16 | ||
DE102004055250A DE102004055250A1 (de) | 2004-11-16 | 2004-11-16 | Verfahren zur Inspektion eines Wafers |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1776427A true CN1776427A (zh) | 2006-05-24 |
Family
ID=36273874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005101168744A Pending CN1776427A (zh) | 2004-11-16 | 2005-10-27 | 晶圆检验方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060103838A1 (zh) |
JP (1) | JP2006148091A (zh) |
KR (1) | KR20060055337A (zh) |
CN (1) | CN1776427A (zh) |
DE (1) | DE102004055250A1 (zh) |
TW (1) | TW200617369A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102053093A (zh) * | 2010-11-08 | 2011-05-11 | 北京大学深圳研究生院 | 一种晶圆表面切割芯片的表面缺陷检测方法 |
CN102177429B (zh) * | 2008-10-16 | 2013-12-04 | 拓普康株式会社 | 晶片的图案检查方法及装置 |
CN112086373A (zh) * | 2019-06-13 | 2020-12-15 | 芯恩(青岛)集成电路有限公司 | 晶圆缺陷检测方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006042956B4 (de) * | 2006-04-07 | 2009-10-01 | Vistec Semiconductor Systems Gmbh | Verfahren zur optischen Inspektion und Visualisierung der von scheibenförmigen Objekten gewonnenen optischen Messwerte |
US7847929B2 (en) * | 2006-08-23 | 2010-12-07 | Applied Materials Israel, Ltd. | Methods and apparatus for inspecting a plurality of dies |
US8038897B2 (en) * | 2007-02-06 | 2011-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for wafer inspection |
DE102007049100B4 (de) * | 2007-10-11 | 2009-07-16 | Vistec Semiconductor Systems Gmbh | Verfahren zur Bestimmung der Centrality von Masken |
US8041106B2 (en) * | 2008-12-05 | 2011-10-18 | Kla-Tencor Corp. | Methods and systems for detecting defects on a reticle |
DE102010060375A1 (de) | 2010-11-05 | 2012-05-10 | Hseb Dresden Gmbh | Inspektionsverfahren |
DE102012101242A1 (de) * | 2012-02-16 | 2013-08-22 | Hseb Dresden Gmbh | Inspektionsverfahren |
US11222799B2 (en) * | 2017-10-18 | 2022-01-11 | Kla Corporation | Swath selection for semiconductor inspection |
TWI699837B (zh) * | 2017-12-20 | 2020-07-21 | 旺矽科技股份有限公司 | 多晶粒選取方法 |
US11551348B2 (en) * | 2019-04-09 | 2023-01-10 | KLA Corp. | Learnable defect detection for semiconductor applications |
US11703767B2 (en) | 2021-06-28 | 2023-07-18 | Kla Corporation | Overlay mark design for electron beam overlay |
US11862524B2 (en) | 2021-06-28 | 2024-01-02 | Kla Corporation | Overlay mark design for electron beam overlay |
US11720031B2 (en) | 2021-06-28 | 2023-08-08 | Kla Corporation | Overlay design for electron beam and scatterometry overlay measurements |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3927353B2 (ja) * | 2000-06-15 | 2007-06-06 | 株式会社日立製作所 | 比較検査における画像の位置合せ方法、比較検査方法及び比較検査装置 |
JP3668215B2 (ja) * | 2002-08-21 | 2005-07-06 | 株式会社東芝 | パターン検査装置 |
-
2004
- 2004-11-16 DE DE102004055250A patent/DE102004055250A1/de not_active Ceased
-
2005
- 2005-10-19 US US11/254,024 patent/US20060103838A1/en not_active Abandoned
- 2005-10-27 CN CNA2005101168744A patent/CN1776427A/zh active Pending
- 2005-11-01 JP JP2005318224A patent/JP2006148091A/ja active Pending
- 2005-11-10 KR KR1020050107427A patent/KR20060055337A/ko not_active Application Discontinuation
- 2005-11-11 TW TW094139578A patent/TW200617369A/zh unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102177429B (zh) * | 2008-10-16 | 2013-12-04 | 拓普康株式会社 | 晶片的图案检查方法及装置 |
CN102053093A (zh) * | 2010-11-08 | 2011-05-11 | 北京大学深圳研究生院 | 一种晶圆表面切割芯片的表面缺陷检测方法 |
CN112086373A (zh) * | 2019-06-13 | 2020-12-15 | 芯恩(青岛)集成电路有限公司 | 晶圆缺陷检测方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102004055250A1 (de) | 2006-05-18 |
JP2006148091A (ja) | 2006-06-08 |
TW200617369A (en) | 2006-06-01 |
US20060103838A1 (en) | 2006-05-18 |
KR20060055337A (ko) | 2006-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1776427A (zh) | 晶圆检验方法 | |
US7684611B2 (en) | Photoresist edge bead removal measurement | |
JP4065893B1 (ja) | 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム | |
US8818074B2 (en) | Wafer edge inspection and metrology | |
USRE44221E1 (en) | Method for verifying mask pattern of semiconductor device | |
US7973931B2 (en) | Method for determining the position of the edge bead removal line of a disk-like object | |
US8339450B2 (en) | Defect review apparatus and method for wafer | |
CN1151408C (zh) | 制造曝光掩模的方法 | |
US8184899B2 (en) | Method of detecting a defect on an object | |
CN109472773B (zh) | 一种针对led的缺陷检测方法 | |
JP2008139201A (ja) | 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム | |
JP7398483B2 (ja) | 非対称ウエハ形状特徴付けのためのメトリック | |
CN110579477A (zh) | 自动修复系统的缺陷检测装置及方法 | |
US7916295B2 (en) | Alignment mark and method of getting position reference for wafer | |
CN1866510A (zh) | 覆盖游标及用其制造半导体器件的方法 | |
CN1898555A (zh) | 基板检查装置 | |
KR101962830B1 (ko) | 사전 정렬 측정 장치 및 방법 | |
CN104979257B (zh) | 用于无图案硅片测量的定位方法 | |
TWI593958B (zh) | 鑑別光學薄膜缺陷方法 | |
US10082471B2 (en) | Semiconductor structure and method for reviewing defects | |
US7382450B2 (en) | Method of detecting an edge bead removal line on a wafer | |
CN1208692C (zh) | 微影制程的焦距检测方法 | |
JP2006190844A (ja) | 基板間の共通欠陥判別方法 | |
US20080130981A1 (en) | Mask pattern matching method and mask pattern matching apparatus using the same | |
JP7310423B2 (ja) | 膜付き基板の検査方法、膜付き基板の製造方法、及び膜付き基板の検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |