JP2006148091A - ウェーハを検査するための方法 - Google Patents

ウェーハを検査するための方法 Download PDF

Info

Publication number
JP2006148091A
JP2006148091A JP2005318224A JP2005318224A JP2006148091A JP 2006148091 A JP2006148091 A JP 2006148091A JP 2005318224 A JP2005318224 A JP 2005318224A JP 2005318224 A JP2005318224 A JP 2005318224A JP 2006148091 A JP2006148091 A JP 2006148091A
Authority
JP
Japan
Prior art keywords
wafer
comparison
area
inspecting
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005318224A
Other languages
English (en)
Inventor
Joerg Richter
リヒター イェルク
Detlef Michelsson
ミヘルソン デトレフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Tencor MIE GmbH
Original Assignee
Vistec Semiconductor Systems GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vistec Semiconductor Systems GmbH filed Critical Vistec Semiconductor Systems GmbH
Publication of JP2006148091A publication Critical patent/JP2006148091A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95607Inspecting patterns on the surface of objects using a comparative method

Abstract

【課題】半導体ウェーハ上のディフェクト又はディフェクト発生を早期に認識することを保証可能とする方法の提供。
【解決手段】半導体ウェーハ10の顕在または潜在するディフェクトを調査するために、半導体ウェーハ10全面におけるウェーハ対ウェーハ比較に代えて、利用者により選択可能な所定の比較領域22に限定してウェーハ対ウェーハ比較を実施する。この比較領域22の選択は手動によることもできるが、学習モードを利用して自動的に行うこともできる。比較領域22がウェーハ10の縁24を含むように選択されることが好ましい。
【選択図】図1

Description

本発明は、ウェーハを検査するための方法、特に肉眼的ディフェクト(即ち巨視的ディフェクト)を検知するための方法に関する。
半導体製造においてウェーハは製造プロセス中に多数のプロセスステップにより順次処理され、この際、ウェーハ上には、多数の繰り返される同じ構造体要素、所謂ダイが製造される。集積密度が増すと共に、ウェーハ上に形成される構造体の品質に対する要求が増加する。形成された構造体の品質をチェックし、場合により存在するディフェクトを発見することを可能にするためには、ウェーハを取り扱う構成部品とプロセスステップにおいて品質と精度と再現性に対する要件が対応的に高くなる。このことは、多数のプロセスステップ、及び、塗布すべき多数の層のフォトレジストなどを用いたウェーハの生産時に、個々の構造体内のディフェクトを確かに且つ早期に認識することが特に重要であることを意味する。
各々のプロセスステップの実施後に、達成された品質を調べることは有利である。つまり例えば、リソグラフィ処理後に製造プロセス中でまだ下位のプロセスステップ前に、各々達成された品質が信頼性をもって判定され得る。その理由は、あるプロセスステップの実施後でまだ製造プロセスの終了前に、ウェーハ又はウェーハ上に形成された構造体に欠陥があることが定められると、そのウェーハは直接的にえり分けられ得て、下位のプロセスステップの実施の必要がないためである。同様に、欠陥があるとされたウェーハは、満足のいく品質が達成されるまで別個に後処理され得る。このようにして半導体製造における効率と歩留が向上され得る。
この際、欠陥を光学的に認識する場合、半導体ウェーハのレジスト塗布時の厚さ変動による系統的誤差を考慮することが大切であり、これは、半導体ウェーハ上で欠陥を含んでいない個所をマークしてしまうことを回避するためである。
ウェーハの表面を検査するには特に光学装置が適している。つまり表面の調査は、特許文献1から知られているように、例えば、ウェーハの表面から逆反射される光線を評価することにより行われる。
半導体ウェーハ上の肉眼的ディフェクトを発見し得るためには所謂ダイ対ダイ法により同じウェーハ上のダイが比較される。高精度プロセスに基づき、極めて均等の構造体がウェーハ上に形成される。それにより、ダイにより記録される画像は、ダイの形成にネガティブな影響を及ぼすプロセス障害がない場合にはいずれにせよ同一である。それにより2画像間の全ての差異はディフェクトとして解釈され得る。この種の方法は例えば特許文献2に記載されている。しかしこの比較は、同じダイを有するウェーハの範囲のためだけに実施され得る。従ってこの処理形式は所謂生産ダイを有する範囲のためだけに適している。ウェーハの別の領域、例えば、テストフィールドや、構造体を伴わない領域を有する領域、又は、ウェーハの縁に位置する領域などは、その方式では調査され得ない。しかし、そのような領域からも、早期のディフェクト認識に寄与する又は早期のディフェクト認識を可能にする重要な情報が獲得され得るということが分かっている。つまり例えば、レジスト塗布時に発生する問題が特にウェーハの縁で早期に認識され得て、その理由は、先ずはそこでそれらの問題が発生し、その後、生産時間が増すと共に中央の方向へと続いてゆくためである。これらの領域が調査されないのであれば欠陥を認識することはできない。このことは、欠陥が後になって生産ダイ上に発生し、ウェーハが使用不能となり得るという結果を導いてしまう。
その障害の除去対策としてウェーハ対ウェーハ比較が成され得て、この方式では、1つのウェーハが完全に少なくとも、所謂ワンショット法により、続いて生産された第2のウェーハと比較される。しかしこの方法は、極めて大量のデータが互いに比較されなくてはならないということを要求し、それによりテスト速度の明らかな減少を引き起こすことになる。またこの方法は、ダイ対ダイ比較と異なり、互いに連続する2つのウェーハの生産時に認識可能とされ得る機械許容差に依存しないという訳ではない。
欧州特許出願公開第455857号明細書 米国特許出願公開第2004/0105578A1号明細書
従って本発明の課題は、発生するディフェクトをできるだけ早期に認識することが可能である方法を提案することである。更にこの方法を実施するための提案される。
前記の課題は、本発明に従い、請求項1に記載した構成要件を有する、ウェーハを検査するための方法により解決される。
つまり本発明により、今まで実施されていて全ウェーハが比較のために援用されていたウェーハ対ウェーハ比較に代わり、この比較のためにウェーハの所定の比較領域だけが選択されるという、半導体ウェーハ上の肉眼的ディフェクトを検知するための方法が提案される。引き続き、比較は、選択されたそれらの比較領域だけに制限しても実施される。この際、好ましくは比較領域の選択が利用者インタフェースを介して行われ、それを使い、利用者は先ず選択領域を確定し、この選択領域から、その後、特に矩形形状の比較領域が自動的に又は手動で確定される。つまりこの比較領域は、前もって確定された選択領域の部分領域である。従って、実施すべき比較の基礎とされるデータ量は明らかに減少されている。利用者が選択領域を巧みに確定することにより、欠陥が時間的に最初に注意を引き付けることが分かっている比較用の領域が援用され得る。このことは典型的には特にウェーハのレジスト塗布時においてその縁領域である。従ってはっきりと浮き出る生産欠陥が既に早期に認識され、生産プロセス内で対処され得る。
選択領域の確定は、好ましくは所謂学習モードで行われ、この学習モードでは選択領域が他の全ての比較のために決定される。その際、この選択領域から比較領域が部分量として自動的にか又は同様に手動で学習モード内で確定され得る。そのために好ましくは、生産ダイを含まない比較領域が確定される。その理由は、生産ダイは、製造プロセスにより欠陥を伴わずに製造されるべきものでありそれによりウェーハの縁に対して定義間隔をもって配設されている同一の構造体要素であるためである。
多くの場合、ウェーハ上には、ウェーハ識別やバーコードのような個別化要素も設けられていて、これらは選択された比較領域内に位置する。これらは、その後、所謂除外範囲内で比較から排除されるので、しかしながらウェーハ対ウェーハ比較が実施され得る。
非生産範囲がこの方法を使ってウェーハ対ウェーハ比較で検査され得るのに対し、生産ダイの調査はダイ対ダイ比較で実施され得る。これは同時に又は順次に行われる。
本発明の他の長所及び有利な実施形態が、添付の図面並びにその説明部分の対象である。
図1は概要としてウェーハ10を示し、このウェーハ10上には同一の多数の構造体、所謂ダイ12が作り込まれている。通常のダイ対ダイ比較ではこれらのダイ12が互いに比較され、場合によりダイ12間で発見された差異が欠陥(即ちディフェクト)として認識される。
変化するプロセス条件のために早期の指標(インジケータ)を既に確定すること又ははっきりと浮き出る欠陥を確定することを可能にするために、本発明に従って比較が非生産範囲へと拡張される。しかしこの際にはウェーハ対ウェーハ比較が使用されなくてはならない。この際、比較のために必要なデータ量を少なく維持するために、好ましくは学習モードにより、利用者によって適切な選択領域14が選択される。この選択領域14は、好ましくは矩形であり、ウェーハ10の縁範囲を含んでいる。選択領域14内には生産ダイ12も非生産範囲16も位置し得る。しかし非生産範囲16内にはテスト構造体18が設けられ得て、欠陥のないその生産性がウェーハ対ウェーハ比較を介して検出され得る。選択的に又は累積的にテスト構造体20がウェーハ10の中央部にも設けられ得る。これらのテスト構造体20がウェーハ10上に一度限りで設けられているのであれば、このテスト構造体20もウェーハ対ウェーハ比較を介してのみ管理され得る。
利用者によるユーザインタフェースを介して選択領域14を確定した後、学習段階において、好ましくは矩形形状である1つの又は複数の比較領域22が定義される。これらの比較領域22は自動的に又は利用者により手動で決定され得る。その後、これらの比較領域22においてウェーハ対ウェーハ比較が行われる。
追加的に利用者は、ウェーハ10の生産範囲内の個々に設けられたテスト構造体20も比較のために定義することができる。
ウェーハ対ウェーハ比較を実施する際には、ウェーハ10の縁24により境界付けられている、ウェーハ10の利用可能な全ての面が使用され得るが、比較領域22及び/又はテスト構造体20に制限されたままである。比較領域22内で、各々のウェーハにとって個別のマーク26が設けられているのであれば、このマークはウェーハ対ウェーハ比較時に除外範囲(エクスクルード範囲)27として考慮されない。この際、個別のマーク26としては、例えば、ウェーハ識別、バーコードなどが設けられ得る。そのように設けられた除外範囲27は比較範囲に任意に重なることができる。
学習モードによる方法の経過が概要として図2に示されている。ウェーハ10の表面上に比較領域22が選択され、この比較領域22から比較画像28が生成される。ウェーハ対ウェーハ比較の方式を用い、この比較画像28が基準画像30と比較される。そのために、指向調整過程32において基準画像30と比較画像28が先ずは互いに指向調整される。このことは例えば、基準画像30が比較画像28に対し、回転、並進、及び/又は、拡大縮小により、両方の画像が互いに正確に指向付け及び重ねられるように指向調整されることによって行われる。引き続き、照明修正34が行われ、この照明修正34では、比較すべき画像28、30の明るさの標準化により、場合により存在する照明内の差が均一化される、即ち算出され得る。
それらの画像が基準化された後、これらの画像の比較36が実施される。この際、場合により、比較領域22の検知の感度を確定する追加的なパラメータを使い、基準画像30と比較画像28の間の画像対画像比較から、どのずれが欠陥を再現するかが検出され得る。従って画像比較から結果として得られる欠陥の数と位置が分かる。
獲得された欠陥の数から、フェードアウト38のステップにおいて、比較領域22の無効範囲から得られる欠陥が除去される、即ちフェードアウトされる。これらの無効領域は、例えば除外範囲27により与えられ、又は、ウェーハ10の縁24の外側、それと共にウェーハ10の利用可能な面の外側に位置する領域から得られる。つまり、ウェーハ対ウェーハ比較から、生産に起因する比較領域22の変化が検出され得る。そのように獲得された実際の欠陥は、引き続き、例えば欠陥の種類、及びこれらの欠陥の発生に対抗作用し得るプロセスパラメータの可能な変更を検出するために他の欠陥分析法に供給され得る。
既述したように比較領域22はウェーハ10の生産面内にも位置し得る。つまり例えばウェーハ10の中央部分においてテスト構造体20(図1参照)が設けられ得て、このテスト構造体20は各ウェーハ上に一度限りで設けられている。進行する生産プロセスと共にテスト構造体20は生産される各ウェーハ上に製造され、それによりウェーハ対ウェーハ比較のために使用可能とされる。この比較を実施する際、画像対画像比較時により少ない感度を基礎とすることが有利であると分かっている。その理由は、生産プロセスに起因する変動が、それ以外の場合には画像の比較における差異を導いてしまい、これらの差異が、実際には存在していない欠陥として解釈されるためである。
ウェーハ対ウェーハ比較のためには説明したように基準画像30が必要不可欠である。基本的にこれらの基準画像30は全ての種類について生成可能であり、これらは、その後、信頼性のある画像の比較を可能とする。基準画像30は、特に、予め定められている学習画像から基準画像30用のデータが導き出されることによって生成され得る。先行するウェーハ、特に各々直接的に先行するウェーハにおいて一致する比較領域22も、基準画像として使用され得る。生産プロセスにおける無意味の小さなずれをより良く考慮することを可能にするために、基準画像として所謂「ゴールデンイメージ」も使用され得る。このゴールデンイメージを生成するためには、異なるウェーハ10の各々一致する比較領域22から、僅かなずれを内容として含んでいるバリアンス画像(分散画像)が生成される。
説明した処理方式を用い、減少されたデータ量を用いて処理することを可能にするウェーハ対ウェーハ比較を実施することが可能であり、その結果、迅速な画像比較が可能である。更に特に縁範囲において、先ず、発生する欠陥が早期に認識され得て、他の生産プロセスにおいてその考慮が成され得る。それに加え、除外範囲27を使い、各々のウェーハ10にとって無比であるウェーハ10上のデータ又は個別のマーク26が設けられている場合にも本方法が実施され得る。
提案された本方法は、勿論、ダイ対ダイ法とも組み合わされ得て、それによりこれと並行に又は相前後して実施され得る。
選択領域区分及び比較領域区分を伴うウェーハを示す概要図である。 本発明に従う方法の経過を示す概要図である。
符号の説明
10 ウェーハ
12 ダイ
14 選択領域
16 非生産範囲
18 非生産範囲内のテスト構造体
20 ウェーハの中央におけるテスト構造体
22 比較領域
24 ウェーハの縁
26 個別のマーク
27 除外範囲
28 比較画像
30 基準画像
32 指向調整過程
34 照明修正
36 比較
38 フェードアウト

Claims (9)

  1. ウェーハ(10)を検査するための方法、特に肉眼的ディフェクトを検知するための方法において、ウェーハ(10)上で比較領域(22)が選択され、この比較領域(22)から比較画像(28)が生成され、基準画像(30)と比較されることを特徴とする方法。
  2. 先ず利用者インタフェースを介して選択領域(14)が選択され、その後、この選択領域(14)から、比較領域(22)が部分領域として自動的に又は手動で確定されることを特徴とする、請求項1に記載したウェーハ(10)を検査するための方法。
  3. 選択領域(14)が学習モードで選択されることを特徴とする、請求項2に記載したウェーハ(10)を検査するための方法。
  4. 比較領域(22)が、幾何学的な基本形状で形成されている、特に矩形であることを特徴とする、請求項1〜3のいずれか一項に記載したウェーハ(10)を検査するための方法。
  5. 比較領域(22)が、ウェーハ(10)の縁(24)を含むように選択されることを特徴とする、請求項1〜4のいずれか一項に記載したウェーハ(10)を検査するための方法。
  6. 比較領域(22)が、各々のウェーハ(10)にとって個別のマーク(26)を有するように選択され、これらのマーク(26)が、特に所謂除外範囲(27)により比較から排除されることを特徴とする、請求項1〜5のいずれか一項に記載したウェーハ(10)を検査するための方法。
  7. 除外範囲(27)が任意の幾何学的形状を有することを特徴とする、請求項1〜6のいずれか一項に記載したウェーハ(10)を検査するための方法。
  8. 前記幾何学的形状が矩形であることを特徴とする、請求項7に記載したウェーハ(10)を検査するための方法。
  9. ウェーハ(10)上に設けられているダイ(12)がダイ対ダイ比較を用いて比較されることを特徴とする、請求項1〜7のいずれか一項に記載したウェーハ(10)を検査するための方法。
JP2005318224A 2004-11-16 2005-11-01 ウェーハを検査するための方法 Pending JP2006148091A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004055250A DE102004055250A1 (de) 2004-11-16 2004-11-16 Verfahren zur Inspektion eines Wafers

Publications (1)

Publication Number Publication Date
JP2006148091A true JP2006148091A (ja) 2006-06-08

Family

ID=36273874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005318224A Pending JP2006148091A (ja) 2004-11-16 2005-11-01 ウェーハを検査するための方法

Country Status (6)

Country Link
US (1) US20060103838A1 (ja)
JP (1) JP2006148091A (ja)
KR (1) KR20060055337A (ja)
CN (1) CN1776427A (ja)
DE (1) DE102004055250A1 (ja)
TW (1) TW200617369A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006042956B4 (de) * 2006-04-07 2009-10-01 Vistec Semiconductor Systems Gmbh Verfahren zur optischen Inspektion und Visualisierung der von scheibenförmigen Objekten gewonnenen optischen Messwerte
US7847929B2 (en) * 2006-08-23 2010-12-07 Applied Materials Israel, Ltd. Methods and apparatus for inspecting a plurality of dies
US8038897B2 (en) * 2007-02-06 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for wafer inspection
DE102007049100B4 (de) * 2007-10-11 2009-07-16 Vistec Semiconductor Systems Gmbh Verfahren zur Bestimmung der Centrality von Masken
JP5460023B2 (ja) * 2008-10-16 2014-04-02 株式会社トプコン ウェハのパターン検査方法及び装置
US8041106B2 (en) * 2008-12-05 2011-10-18 Kla-Tencor Corp. Methods and systems for detecting defects on a reticle
DE102010060375A1 (de) 2010-11-05 2012-05-10 Hseb Dresden Gmbh Inspektionsverfahren
CN102053093A (zh) * 2010-11-08 2011-05-11 北京大学深圳研究生院 一种晶圆表面切割芯片的表面缺陷检测方法
DE102012101242A1 (de) * 2012-02-16 2013-08-22 Hseb Dresden Gmbh Inspektionsverfahren
US11222799B2 (en) * 2017-10-18 2022-01-11 Kla Corporation Swath selection for semiconductor inspection
TWI699837B (zh) * 2017-12-20 2020-07-21 旺矽科技股份有限公司 多晶粒選取方法
US11551348B2 (en) * 2019-04-09 2023-01-10 KLA Corp. Learnable defect detection for semiconductor applications
CN112086373A (zh) * 2019-06-13 2020-12-15 芯恩(青岛)集成电路有限公司 晶圆缺陷检测方法
US11720031B2 (en) 2021-06-28 2023-08-08 Kla Corporation Overlay design for electron beam and scatterometry overlay measurements
US11862524B2 (en) 2021-06-28 2024-01-02 Kla Corporation Overlay mark design for electron beam overlay
US11703767B2 (en) 2021-06-28 2023-07-18 Kla Corporation Overlay mark design for electron beam overlay

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3927353B2 (ja) * 2000-06-15 2007-06-06 株式会社日立製作所 比較検査における画像の位置合せ方法、比較検査方法及び比較検査装置
JP3668215B2 (ja) * 2002-08-21 2005-07-06 株式会社東芝 パターン検査装置

Also Published As

Publication number Publication date
US20060103838A1 (en) 2006-05-18
TW200617369A (en) 2006-06-01
KR20060055337A (ko) 2006-05-23
CN1776427A (zh) 2006-05-24
DE102004055250A1 (de) 2006-05-18

Similar Documents

Publication Publication Date Title
JP2006148091A (ja) ウェーハを検査するための方法
KR101711193B1 (ko) 웨이퍼 검사 방법 및 웨이퍼 검사 시스템
JP2021182162A (ja) デバイスの特性の予測方法及びシステム
JP5225297B2 (ja) ウエハー上に形成されたダイに於けるアレイ領域の認識方法、ならびに係る方法の設定方法
JP5287178B2 (ja) 欠陥レビュー装置
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
JP2001326263A (ja) ウェーハー表面の構造欠陥を査定する方法
TWI534646B (zh) 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體
JP2009544157A (ja) 縁部の検査および計測
JP2011047724A (ja) 欠陥検査装置およびその方法
KR102102019B1 (ko) 포토마스크 결함의 변화 모니터링
US7953269B2 (en) Method for inspecting pattern defect occured on patterns formed on a substrate
EP2212909B1 (en) Patterned wafer defect inspection system and method
JP5022648B2 (ja) 欠陥検査方法および欠陥検査装置
WO2011040223A1 (ja) 表面欠陥検査装置
JP2010034138A (ja) パターン検査装置、パターン検査方法およびプログラム
US7243331B2 (en) Method and system for controlling the quality of a reticle
JP2009150718A (ja) 検査装置および検査プログラム
JP4243268B2 (ja) パターン検査装置、及びパターン検査方法
KR100674973B1 (ko) 투과율이 다른 복수의 다이들을 갖는 포토마스크의 결함검사 방법
CN111426701B (zh) 一种晶圆缺陷检测方法及其装置
JP2010054269A (ja) 外観検査方法、プログラムおよび外観検査装置
JPH07159333A (ja) 外観検査装置及び外観検査方法
WO2022044307A1 (ja) アライメント装置及びアライメント方法
JP2008139088A (ja) 外観検査方法