CN104952846B - 叠层标记 - Google Patents

叠层标记 Download PDF

Info

Publication number
CN104952846B
CN104952846B CN201410124013.XA CN201410124013A CN104952846B CN 104952846 B CN104952846 B CN 104952846B CN 201410124013 A CN201410124013 A CN 201410124013A CN 104952846 B CN104952846 B CN 104952846B
Authority
CN
China
Prior art keywords
measurement markers
pattern
layer
layer measurement
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410124013.XA
Other languages
English (en)
Other versions
CN104952846A (zh
Inventor
舒强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410124013.XA priority Critical patent/CN104952846B/zh
Publication of CN104952846A publication Critical patent/CN104952846A/zh
Application granted granted Critical
Publication of CN104952846B publication Critical patent/CN104952846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种叠层标记，包括：形成在半导体衬底或其外延层中一层中的前层测量标记和形成在该层后一层中同一位置的后层测量标记，所述叠层标记还包括均匀分布在所述前层测量标记和后层测量标记空白处的虚设图案，避免了应力作用使叠层标记发生畸变影响测量精度，此外，所述虚设图案的信号强度小于前层测量标记和后层测量标记的信号强度，在量测计算套刻精度时能被量测系统过滤，在不影响现有量测方式的情况下提高了测量精度和器件良率。

Description

叠层标记
技术领域
本发明涉及半导体制造技术领域，特别涉及一种叠层标记。
背景技术
在电子技术不断发展的今天，随着摩尔定律的不断向前发展，半导体业为了提高集成电路的性能和速度，越来越多，越来越小的晶体管被集成在芯片中。随着这种小型化的趋势，层与层之间的套刻精度的要求也越来越高。其中，通常使用叠层标记（overlay mark）量测两层之间的套刻精度。具体的，参照图1，为现有的叠层标记的示意图，在半导体衬底或外延层中某一层中形成前层测量标记101，所述前层测量标记101的图案为四个条形图形围成的方形框。然后，在下一层图案形成的光刻工艺过程中在同一位置形成后层测量标记102，所述后层测量标记102的图案为四个条形图形围成的较小的方形框，后层测量标记102位于前层测量标记101的方形框图案中。然后利用overlayer测量机台量测这两个方形框的相对位置就可以测量出这两层的套刻精度，例如水平方向的平移Tx、Ty，两层之间的偏转Rz等参数，工程师根据测量结果监控产品状况以及对工艺参数实时调整。
但在实际生产中发现，现有的叠层标记会在刻蚀或退火工艺中发生畸变，参照图2，为现有叠层标记图形发生畸变的剖面示意图，在发生畸变后，形成方形框的条形图案变形或变得不对称，量测得到的该畸变的条形图形的位置与实际的位置并不相同，影响测量出的数据，从而会导致量测得到的套刻精度不准确，严重影响器件的良率。
发明内容
本发明提供一种叠层标记，以防止现有的叠层标记会在刻蚀或退火工艺中发生畸变，影响量测结果。
为解决上述技术问题，本发明提供一种叠层标记，包括：形成在半导体衬底或外延层中某一层中的前层测量标记和形成在该层后一层中同一位置的后层测量标记，所述叠层标记还包括均匀分布在所述前层测量标记和后层测量标记空白处的虚设图案，所述虚设图案的信号强度小于前层测量标记和后层测量标记的信号强度，所述虚设图案包括与前层测量标记位于同一层的第一虚设图案和与后层测量标记位于同一层的第二虚设图案。
可选的，所述前层测量标记的图案为四个条形图形围成的方形框；所述后层测量标记的图案为四个条形图形围成的方形框，前层测量标记的方形框比后层测量标记的方形框的面积大。
可选的，所述前层测量标记和所述后层测量标记的条形图形的宽度为8～12μm。
可选的，所述第一虚设图案包括多组条形图形，每组条形图形均匀平行分布于前层测量标记的条形图形的两侧。
可选的，所述第一虚设图案的条形图案的尺寸为前层测量标记的条形图形的尺寸的10%～20%。
可选的，所述第二虚设图案包括至少一组条形图形和一块状图形，每组条形图形平行分布于后层测量标记的图案的外侧，所述块状图形位于后层测量标记的图案的内侧。
可选的，所述第二虚设图案的条形图案的尺寸为所述后层测量标记的条形图形的尺寸的10%～20%。
可选的，所述虚设图案的条形图案的宽度为1～2μm。。
由于采用了以上技术方案，与现有技术相比，本发明具有以下优点：
本发明提供的叠层标记除了包括用于量测套刻精度的前层测量标记和后层测量标记，还在叠层标记的空白处设置了虚设图案，使得叠层标记的图案更均匀，避免前层测量标记和后层测量标记的图案发生畸变影响测量精度。并且，所述虚设图案的信号强度小于前层测量标记和后层测量标记的信号强度，在量测计算套刻精度时能被量测系统过滤，在不影响现有量测方式的情况下提高了测量精度和器件良率。
附图说明
图1为现有的叠层标记的示意图；
图2为现有叠层标记图形发生畸变的剖面示意图；
图3为本申请实施例的叠层标记的示意图。
具体实施方式
根据背景技术所述，现有的叠层标记的形状会发生畸变，影响量测结果，严重影响器件的良率。
发明人经过分析和试验排查发现，产生上述问题的原因在于现有的叠层标记的图案由于图案密度不均匀，在刻蚀或退火的过程中应力作用下使测量标记发生畸变。而重新设计叠层标记会对影响现有的量测或计算方式，对生产造成重大影响。本发明旨在不影响现有叠层标记量测或计算方式的情况下改动叠层标记的图案。其核心思想在于，在叠层标记图案的空白处均匀设置虚设图案，避免前层测量标记和后层测量标记的图案发生畸变，并且所述虚设图案的信号强度小于前层测量标记和后层测量标记的信号强度，在量测计算套刻精度时能被量测系统过滤，不会对现有量测系统产生影响。
下面将结合意图对本发明的叠层标记进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
参照图3，所述叠层标记包括：形成在半导体衬底或外延层中某一层中的前层测量标记101和形成在该层后一层中同一位置的后层测量标记102，所述叠层标记还包括均匀分布在所述前层测量标记和后层测量标记空白处的虚设图案，所述虚设图案的信号强度小于前层测量标记101和后层测量标记102的信号强度。具体的，所述虚设图案包括与前层测量标记101位于同一层的第一虚设图案201和与后层测量标记102位于同一层的第二虚设图案。所述虚设图案使得的叠层标记的图案均匀，从而前层测量标记101和所述后层测量标记102的条形图形不会由于应力作用发生畸变。并且在测量时所述虚设图案的信号强度小于前层测量标记101和后层测量标记102的信号强度，在量测计算套刻精度时能被量测系统过滤，不会对现有量测系统产生影响。
通常，所述前层测量标记101的图案为四个条形图形围成的方形框；所述后层测量标记102的图案为四个条形图形围成的较小的方形框。所述前层测量标记101和所述后层测量标记102的条形图形的宽度为8～12μm。本实施例中，所述前层测量标记101和所述后层测量标记102的条形图形的宽度为10μm。本实施例中，所述第一虚设图案201设置成多组条形图形，每组条形图形均匀平行分布于前层测量标记101的条形图形的两侧。所述第二虚设图案设置成至少一组条形图形202和一块状图形203，本实施例为两组条形图形202，每组条形图形202平行分布于后层测量标记102的图案的外侧，所述块状图形203位于后层测量标记201的图案的内侧。所述第一虚设图案的条形图案的尺寸为前层测量标记101的10%～20%；所述第二虚设图案的条形图案的尺寸为所述后层测量标记的条形图形的尺寸的10%～20%。较优的，所述虚设图案的条形图案的宽度为1～2μm。这样的设置，虚设图案的信号可以在量测时被系统过滤，不会对前层测量标记和后层测量标记的测量造成影响。可以理解的是，虚设图案可以是其他满足本发明核心思想的图案设计，在本发明的其他实施例中，虚设图案可以是均匀分布在空白部分的其他形状的图案，例如均匀分布的方形图案阵列，也可实现本发明的发明目的。
位于同一层的叠层标记可以通过同一次光刻和刻蚀工艺形成，在工艺上也无需增加额外的步骤。利用光刻和刻蚀工艺形成对应的图案为本领域技术人员的公知常识和常用手段，在此不再赘述其详细的工艺过程。
综上所述，本发明提供的叠层标记，除了包括用于量测套刻精度的前层测量标记和后层测量标记，还在叠层标记的空白处设置了虚设图案，使得叠层标记的图案更均匀，避免前层测量标记和后层测量标记的图案发生畸变。并且，所述虚设图案的信号强度小于前层测量标记和后层测量标记的信号强度，在量测计算套刻精度时能被量测系统过滤，在不影响现有量测系统的情况下提高了测量精度和器件良率。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，
因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种叠层标记，包括：形成在半导体衬底或其外延层中一层中的前层测量标记和形成在该层后一层中同一位置的后层测量标记，其特征在于，所述叠层标记还包括均匀分布在所述前层测量标记和后层测量标记两侧空白处的虚设图案，所述虚设图案包括与前层测量标记位于同一层的第一虚设图案和与后层测量标记位于同一层的第二虚设图案，所述后层测量标记的图案为四个条形图形围成的方形框，所述第二虚设图案包括至少一组条形图形和一块状图形，每组条形图形平行分布于后层测量标记的图案的外侧，所述块状图形位于后层测量标记的图案的内侧，所述虚设图案的信号强度小于前层测量标记和后层测量标记的信号强度。
2.如权利要求1所述的叠层标记，其特征在于，所述前层测量标记的图案为四个条形图形围成的方形框，前层测量标记的方形框比后层测量标记的方形框的面积大。
3.如权利要求2所述的叠层标记，其特征在于，所述前层测量标记和所述后层测量标记的条形图形的宽度为8～12μm。
4.如权利要求2所述的叠层标记，其特征在于，所述第一虚设图案包括多组条形图形，每组条形图形均匀平行分布于前层测量标记的条形图形的两侧。
5.如权利要求4所述的叠层标记，其特征在于，所述第一虚设图案的条形图形的尺寸为前层测量标记的条形图形的尺寸的10％～20％。
6.如权利要求2所述的叠层标记，其特征在于，所述第二虚设图案的条形图形的尺寸为所述后层测量标记的条形图形的尺寸的10％～20％。
7.如权利要求2或6所述的叠层标记，其特征在于，所述虚设图案的条形图形的宽度为1～2μm。
CN201410124013.XA 2014-03-28 2014-03-28 叠层标记 Active CN104952846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410124013.XA CN104952846B (zh) 2014-03-28 2014-03-28 叠层标记

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410124013.XA CN104952846B (zh) 2014-03-28 2014-03-28 叠层标记

Publications (2)

Publication Number Publication Date
CN104952846A CN104952846A (zh) 2015-09-30
CN104952846B true CN104952846B (zh) 2018-07-20

Family

ID=54167398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410124013.XA Active CN104952846B (zh) 2014-03-28 2014-03-28 叠层标记

Country Status (1)

Country Link
CN (1) CN104952846B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461038B1 (en) * 2018-08-31 2019-10-29 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
CN112951803B (zh) * 2019-11-26 2023-12-01 华邦电子股份有限公司 微影制程的关键尺寸的监控结构
CN112015061A (zh) * 2020-08-27 2020-12-01 上海华力集成电路制造有限公司 一种套刻精度量测标记及其使用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254900A (zh) * 2010-05-21 2011-11-23 台湾积体电路制造股份有限公司 集成电路装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172409B1 (en) * 1997-06-27 2001-01-09 Cypress Semiconductor Corp. Buffer grated structure for metrology mark and method for making the same
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
KR20030080401A (ko) * 2002-04-08 2003-10-17 주식회사 하이닉스반도체 패턴들의 중첩을 측정하기 위한 중첩 마크
KR100650733B1 (ko) * 2005-04-04 2006-11-27 주식회사 하이닉스반도체 반도체소자의 측정마크
US7449792B2 (en) * 2006-04-25 2008-11-11 Macronix International Co., Ltd. Pattern registration mark designs for use in photolithography and methods of using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254900A (zh) * 2010-05-21 2011-11-23 台湾积体电路制造股份有限公司 集成电路装置及其制造方法

Also Published As

Publication number Publication date
CN104952846A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN106483770B (zh) 套刻精度补偿方法
CN104952846B (zh) 叠层标记
JP6634651B2 (ja) 差動信号線の配線方法、及びｐｃｂ基板
CN101290475B (zh) 用于改善特征线宽均匀性的方法
CN101644898B (zh) 不同倍率光刻机之间的套刻精度的测量方法
CN103065943B (zh) 深沟槽刻蚀工艺的关键尺寸补偿方法
CN102722082A (zh) 一种掩膜版及套刻精度测量方法
KR20160010348A (ko) 유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법
CN108417562B (zh) 套刻标记及其可靠性验证方法
CN201897692U (zh) 带对准标记的掩模版
CN106154768A (zh) 一种基于掩模板的集成电路基板二次曝光方法
CN103200779B (zh) 一种印制电路板间距拉伸方法
CN102749815B (zh) 套刻精度的检测方法
CN102110584B (zh) 一种获得生产线新产品基准产品良率方法
CN105740540A (zh) 掩膜版设计中版图的特征图形的查找方法
WO2018076591A1 (zh) 用于设备的方法、制造掩膜版或显示基板的方法及系统
CN102543956B (zh) 多层套刻标记
DE112016003014T5 (de) Drucksensor
TWI660437B (zh) 將電子元件固定於載體上之方法
KR20030094454A (ko) 반도체 소자의 얼라인 키
JP2012076448A (ja) スクリーン印刷装置とその使用方法
CN110418495A (zh) 一种印制线路板bga焊盘制作方法
CN104582286B (zh) Burn‑in半导体测试板的制作方法
CN104636526B (zh) 硅通孔的失配模型方法
CN102969300B (zh) 套刻精度检测图形及其使用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant