CN103065943B - 深沟槽刻蚀工艺的关键尺寸补偿方法 - Google Patents

深沟槽刻蚀工艺的关键尺寸补偿方法 Download PDF

Info

Publication number
CN103065943B
CN103065943B CN201310008959.5A CN201310008959A CN103065943B CN 103065943 B CN103065943 B CN 103065943B CN 201310008959 A CN201310008959 A CN 201310008959A CN 103065943 B CN103065943 B CN 103065943B
Authority
CN
China
Prior art keywords
etching
wafer
plough groove
deep plough
critical dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310008959.5A
Other languages
English (en)
Other versions
CN103065943A (zh
Inventor
章安娜
李晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201310008959.5A priority Critical patent/CN103065943B/zh
Publication of CN103065943A publication Critical patent/CN103065943A/zh
Priority to PCT/CN2013/091145 priority patent/WO2014108036A1/zh
Priority to US14/436,033 priority patent/US9431308B2/en
Application granted granted Critical
Publication of CN103065943B publication Critical patent/CN103065943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种深沟槽刻蚀工艺的关键尺寸补偿方法，包括：获取刻蚀关键尺寸差值；根据刻蚀位置距离晶圆中心位置的距离和所述刻蚀关键尺寸差值对晶圆刻蚀的掩蔽层版图进行补偿；按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀。本发明通过以关键尺寸差值的1/2作为补偿值对掩蔽层版图的刻蚀图案尺寸进行补偿，改善由于深沟槽刻蚀工艺中晶圆不同位置关键尺寸分布不均导致的刻蚀速率和刻蚀尺寸差异，大大提高了深沟槽刻蚀结构的关键尺寸均匀性。

Description

深沟槽刻蚀工艺的关键尺寸补偿方法
技术领域
本发明涉及半导体制造技术，具体涉及一种深沟槽刻蚀工艺的关键尺寸补偿方法。
背景技术
对于压敏传感器件(MEMS)和大功率器件(POWER MOS)等半导体器件的制造，深沟槽刻蚀(DSIE)工艺得到广泛应用。目前常规的深沟槽刻蚀工艺使用光刻胶(PhotoResist，PR)做掩蔽层，利用光刻工艺按设计好的图案版图使得光刻胶层图形化，图形化后的光刻胶层上的刻蚀图案露出需要进行刻蚀的部分。深沟槽刻蚀工艺中，刻蚀深度通常大于300微米，而刻蚀关键尺寸(Critical Dimension,CD)，也即，刻蚀的沟槽的宽度或刻蚀的孔的直径，通常大于500微米。由于深沟槽刻蚀工艺时间长、刻蚀深度深，刻蚀过程中掩蔽层会由于刻蚀离子的作用受损并发生形貌变化，从而导致刻蚀的关键尺寸随着时间变化逐渐增大。而由于现有的刻蚀设备的结构使得在进行深沟槽刻蚀工艺中，晶圆的中心位置和边缘位置的掩蔽层受损程度不同，进一步导致晶圆中心位置和边缘位置刻蚀结构的差异较大。通常来说，晶圆边缘刻蚀结构的关键尺寸大于晶圆中心位置刻蚀结构的关键尺寸。刻蚀关键尺寸的位置差异对于产品性能会造成不利的影响。
发明内容
本发明的目的在于提出一种深沟槽刻蚀工艺的关键尺寸补偿方法,提高深沟槽刻蚀工艺的关键尺寸均匀性。
本发明公开了一种深沟槽刻蚀工艺的关键尺寸补偿方法，包括：
获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆边缘位置的刻蚀关键尺寸差值；
根据刻蚀位置距离晶圆中心位置的距离和所述刻蚀关键尺寸差值对晶圆刻蚀的掩蔽层版图进行补偿，使得所述掩蔽层版图露出的刻蚀图案尺寸在晶圆半径方向上由中心到边缘逐渐减小，且所述掩蔽层版图在晶圆边缘位置露出的刻蚀图案尺寸比在晶圆中心位置露出的刻蚀图案尺寸小所述刻蚀关键尺寸差值的二分之一；
按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀。
优选地，所述掩蔽层版图露出的刻蚀图案尺寸根据下式计算：
CD N i = C D - i - 1 2 ( N - 1 ) Δ C D
其中，N为在晶圆半径方向上由中心到边缘的刻蚀图案的总数，CDNi为从晶圆中心位置到边缘位置的第i个刻蚀图案的尺寸，CD为刻蚀图案的原始关键尺寸，ΔCD为所述刻蚀关键尺寸差值。
优选地，所述获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆边缘位置的刻蚀关键尺寸差值包括：
通过对实验晶圆按原始掩蔽层版图进行深沟槽刻蚀后的关键尺寸进行测量获取所述刻蚀关键尺寸差值。
优选地，按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀包括：
在原有深沟槽刻蚀工艺参数基础上调节深沟槽刻蚀工艺的刻蚀总量使得相应的刻蚀保护量减少。
优选地，调节的所述刻蚀总量通过对按补偿后的掩蔽层版图刻蚀的晶圆进行重复实验验证获得。
本发明还公开了一种深沟槽刻蚀工艺的关键尺寸补偿方法，包括：
获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆各刻蚀图案位置的刻蚀关键尺寸差值；
根据各刻蚀图案位置对应的所述刻蚀关键尺寸差值的1/2对晶圆刻蚀的掩蔽层版图进行补偿，使得每一个刻蚀图案尺寸比所述掩蔽层版图在晶圆中心位置露出的刻蚀图案尺寸小对应位置的刻蚀关键尺寸差值的二分之一；
按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀。
优选地，所述获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆各刻蚀图案位置的刻蚀关键尺寸差值：
通过对实验晶圆按原始掩蔽层版图进行深沟槽刻蚀后的关键尺寸进行测量获取所述刻蚀关键尺寸差值。
优选地，按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀包括：
在原有深沟槽刻蚀工艺参数基础上调节深沟槽刻蚀工艺的刻蚀总量使得相应的刻蚀保护量减少。
优选地，调节的所述刻蚀总量通过对按补偿后的掩蔽层版图刻蚀的晶圆进行重复实验验证获得。
本发明通过以关键尺寸差值的1/2作为补偿值对掩蔽层版图的刻蚀图案尺寸进行补偿，改善由于深沟槽刻蚀工艺中晶圆不同位置关键尺寸分布不均导致的刻蚀速率和刻蚀尺寸差异，大大提高了深沟槽刻蚀结构的关键尺寸均匀性。
附图说明
图1是本发明第一实施例的深沟槽刻蚀工艺的关键尺寸补偿方法的流程图；
图2是本发明第二实施例的深沟槽刻蚀工艺的关键尺寸补偿方法的流程图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
图1是本发明第一实施例的深沟槽刻蚀工艺的关键尺寸补偿方法的流程图。如图1所示，所述方法包括：
步骤100、获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆边缘位置的刻蚀关键尺寸差值。
在本发明的一个优选实施方式中，通过对实验晶圆按原始掩蔽层版图进行深沟槽刻蚀后的关键尺寸进行测量并反复验证和调整工艺参数获取所述刻蚀关键尺寸差值。根据实验获得的参数进一步对掩蔽层版图进行设计补偿。
步骤200、根据刻蚀位置与晶圆中心位置的距离和所述刻蚀关键尺寸差值对晶圆刻蚀的掩蔽层版图进行补偿，使得所述掩蔽层版图露出的刻蚀图案尺寸在晶圆半径方向上由中心到边缘逐渐减小，且所述掩蔽层版图在晶圆边缘位置露出的刻蚀图案尺寸比在晶圆中心位置露出的刻蚀图案尺寸小所述刻蚀关键尺寸差值的二分之一。
通过在掩蔽层版图设计阶段对刻蚀图案的尺寸进行调整，使得晶圆边缘处的掩蔽层露出的刻蚀图案尺寸较晶圆中心处掩蔽层露出的刻蚀图案尺寸小，也即，掩蔽层在边缘处掩蔽的面积更大，由此，可以补偿边缘处的掩蔽层的形貌变化，减低边缘处刻蚀的速度，从而在刻蚀结束后保持晶圆边缘处和晶圆中心处的关键尺寸的一致性。
而且，由于深沟槽刻蚀的关键尺寸差异是从晶圆中心到晶圆边缘渐变，所以，使用渐变的刻蚀图案尺寸可以对渐变的差异进行合适的补偿从而使得整个晶圆上的所有刻蚀图案的关键尺寸一致性提高。
在本实施例的一个优选实施方式中，掩蔽层版图露出的刻蚀图案尺寸(例如刻蚀孔的直径)根据下式计算：
CD N i = C D - i - 1 2 ( N - 1 ) Δ C D
其中，N为在晶圆半径方向上由中心到边缘的刻蚀图案的总数，CDNi为从晶圆中心位置到边缘位置的第i个刻蚀图案的尺寸，CD为刻蚀图案的原始关键尺寸，ΔCD为所述刻蚀关键尺寸差值。
在该实施方式中，实际上使得晶圆上沿半径方向排列的N个刻蚀图案的尺寸按步骤100中得到的晶圆中心与晶圆边缘的刻蚀关键尺寸差值的1/2N为步长递减。由此，晶圆中心的刻蚀图案补偿值为0，而在晶圆边缘处的刻蚀图案补偿值为ΔCD/2，也即，所述掩蔽层版图在晶圆中心位置露出的刻蚀图案尺寸比晶圆边缘位置露出的刻蚀图案尺寸大二分之一倍所述刻蚀关键尺寸差值。
步骤300、按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀。
在本实施例的一个优选实施方式中，按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀包括：
在原有深沟槽刻蚀工艺参数基础上调节深沟槽刻蚀工艺的刻蚀总量使得相应的刻蚀保护量减少。
其中，调节的所述刻蚀总量通过对按补偿后的掩蔽层版图刻蚀的晶圆进行重复实验验证获得。
本实施例通过以关键尺寸差值的1/2作为补偿值对掩蔽层版图的刻蚀图案尺寸进行渐变补偿，改善由于深沟槽刻蚀工艺中晶圆不同位置关键尺寸分布不均导致的刻蚀速率和刻蚀尺寸差异，大大提高了深沟槽刻蚀结构的关键尺寸的均匀性。
图2是本发明第二实施例的深沟槽刻蚀工艺的关键尺寸补偿方法的流程图。如图2所示，所述方法包括：
步骤100’、获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆各刻蚀图案位置的刻蚀关键尺寸差值。
与第一实施例不同，本实施例为了更加精确的进行版图补偿，对晶圆各个刻蚀图案位置的关键尺寸均进行测量，获得不再是晶圆边缘与晶圆中心的一个关键尺寸差值，而是与晶圆各个刻蚀图案位置对应的多个关键尺寸差值。
步骤200’、根据各刻蚀图案位置对应的所述刻蚀关键尺寸差值的1/2对晶圆刻蚀的掩蔽层版图进行补偿，使得每一个刻蚀图案尺寸比所述掩蔽层版图在晶圆中心位置露出的刻蚀图案尺寸小对应位置的刻蚀关键尺寸差值的二分之一。
通过在掩蔽层版图设计阶段对刻蚀图案的尺寸进行调整，使得晶圆边缘处的掩蔽层露出的刻蚀图案尺寸较晶圆中心处掩蔽层露出的刻蚀图案尺寸小，也即，掩蔽层在边缘处掩蔽的面积更大，由此，可以补偿边缘处的掩蔽层的形貌变化，减低边缘处刻蚀的速度，从而在刻蚀结束后保持晶圆边缘处和晶圆中心处的关键尺寸的一致性。
在本实施例中，由于获得了晶圆上各个刻蚀图案位置关键尺寸差值，因此可以直接用二分之一倍该位置的刻蚀图案对应的关键尺寸差值来对掩蔽层版图的刻蚀图图案进行补偿。
步骤300’、按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀。
通过对实验晶圆按原始掩蔽层版图进行深沟槽刻蚀后的关键尺寸进行测量获取所述刻蚀关键尺寸差值。
在本实施例的一个优选实施方式中，按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀包括：
在原有深沟槽刻蚀工艺参数基础上调节深沟槽刻蚀工艺的刻蚀总量使得相应的刻蚀保护量减少。
其中，调节的所述刻蚀总量通过对按补偿后的掩蔽层版图刻蚀的晶圆进行重复实验验证获得。
本实施例通过获取晶圆各刻蚀位置与中心位置的多个关键尺寸差值，在每个对应的位置以对应的关键尺寸差值的1/2作为补偿值对掩蔽层版图的刻蚀图案尺寸进行补偿，提高了补偿精度，优化了深沟槽刻蚀结构的关键尺寸的均匀性。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种深沟槽刻蚀工艺的关键尺寸补偿方法，包括：
获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆边缘位置的刻蚀关键尺寸差值；
根据刻蚀位置距离晶圆中心位置的距离和所述刻蚀关键尺寸差值对晶圆刻蚀的掩蔽层版图进行补偿，使得所述掩蔽层版图露出的刻蚀图案尺寸在晶圆半径方向上由中心到边缘逐渐减小，且所述掩蔽层版图在晶圆边缘位置露出的刻蚀图案尺寸比在晶圆中心位置露出的刻蚀图案尺寸小所述刻蚀关键尺寸差值的二分之一；
按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀。
2.根据权利要求1所述的方法，其特征在于，所述掩蔽层版图露出的刻蚀图案尺寸根据下式计算：
CD N i = C D - i - 1 2 ( N - 1 ) Δ C D
其中，N为在晶圆半径方向上由中心到边缘的刻蚀图案的总数，CDNi为从晶圆中心位置到边缘位置的第i个刻蚀图案的尺寸，CD为刻蚀图案的原始关键尺寸，ΔCD为所述刻蚀关键尺寸差值。
3.根据权利要求1所述的方法，其特征在于，所述获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆边缘位置的刻蚀关键尺寸差值包括：
通过对实验晶圆按原始掩蔽层版图进行深沟槽刻蚀后的关键尺寸进行测量获取所述刻蚀关键尺寸差值。
4.根据权利要求1所述的方法，其特征在于，按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀包括：
在原有深沟槽刻蚀工艺参数基础上调节深沟槽刻蚀工艺的刻蚀总量使得相应的刻蚀保护量减少。
5.根据权利要求4所述的方法，其特征在于，调节的所述刻蚀总量通过对按补偿后的掩蔽层版图刻蚀的晶圆进行重复实验验证获得。
6.一种深沟槽刻蚀工艺的关键尺寸补偿方法，包括：
获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆各刻蚀图案位置的刻蚀关键尺寸差值；
根据各刻蚀图案位置对应的所述刻蚀关键尺寸差值的1/2对晶圆刻蚀的掩蔽层版图进行补偿，使得每一个刻蚀图案尺寸比所述掩蔽层版图在晶圆中心位置露出的刻蚀图案尺寸小对应位置的刻蚀关键尺寸差值二分之一；
按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀。
7.根据权利要求6所述的方法，其特征在于，所述获取在深沟槽刻蚀工艺后晶圆中心位置与晶圆各刻蚀图案位置的刻蚀关键尺寸差值：
通过对实验晶圆按原始掩蔽层版图进行深沟槽刻蚀后的关键尺寸进行测量获取所述刻蚀关键尺寸差值。
8.根据权利要求6所述的方法，其特征在于，按补偿后的所述掩蔽层版图对晶圆进行深沟槽刻蚀包括：
在原有深沟槽刻蚀工艺参数基础上调节深沟槽刻蚀工艺的刻蚀总量使得相应的刻蚀保护量减少。
9.根据权利要求8所述的方法，其特征在于，调节的所述刻蚀总量通过对按补偿后的掩蔽层版图刻蚀的晶圆进行重复实验验证获得。
CN201310008959.5A 2013-01-10 2013-01-10 深沟槽刻蚀工艺的关键尺寸补偿方法 Active CN103065943B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310008959.5A CN103065943B (zh) 2013-01-10 2013-01-10 深沟槽刻蚀工艺的关键尺寸补偿方法
PCT/CN2013/091145 WO2014108036A1 (zh) 2013-01-10 2013-12-31 深沟槽刻蚀工艺的关键尺寸补偿方法
US14/436,033 US9431308B2 (en) 2013-01-10 2013-12-31 Critical size compensating method of deep groove etching process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310008959.5A CN103065943B (zh) 2013-01-10 2013-01-10 深沟槽刻蚀工艺的关键尺寸补偿方法

Publications (2)

Publication Number Publication Date
CN103065943A CN103065943A (zh) 2013-04-24
CN103065943B true CN103065943B (zh) 2016-12-28

Family

ID=48108515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310008959.5A Active CN103065943B (zh) 2013-01-10 2013-01-10 深沟槽刻蚀工艺的关键尺寸补偿方法

Country Status (3)

Country Link
US (1) US9431308B2 (zh)
CN (1) CN103065943B (zh)
WO (1) WO2014108036A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065943B (zh) * 2013-01-10 2016-12-28 无锡华润上华半导体有限公司 深沟槽刻蚀工艺的关键尺寸补偿方法
CN104465325A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种改善有源区关键尺寸均匀性的方法
CN104701212B (zh) * 2015-03-30 2018-04-06 上海华力微电子有限公司 检测刻蚀负载效应的方法
CN108227389B (zh) * 2016-12-21 2020-03-10 中芯国际集成电路制造(上海)有限公司 光刻方法
CN107588745A (zh) * 2017-08-31 2018-01-16 长江存储科技有限责任公司 一种孔蚀刻形貌的孔间距测量方法及装置
CN108039325B (zh) * 2017-12-11 2020-03-20 上海华力微电子有限公司 预调金属导线尺寸的方法
CN108376644B (zh) * 2018-03-05 2020-06-02 成都海威华芯科技有限公司 一种半导体晶圆孔洞制作方法
CN109300785B (zh) * 2018-09-17 2021-01-12 武汉新芯集成电路制造有限公司 一种改善关键尺寸均匀性的方法
CN110263588B (zh) * 2019-07-23 2023-05-16 南方电网科学研究院有限责任公司 一种物理不可克隆函数电路，集成电路及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544769B (en) * 2002-08-08 2003-08-01 Promos Technologies Inc Verification method of OPC model and scattering bar rule
CN101042527A (zh) * 2006-03-20 2007-09-26 中芯国际集成电路制造(上海)有限公司 临界尺寸均匀性补偿方法
CN101344721A (zh) * 2007-07-11 2009-01-14 上海宏力半导体制造有限公司 光刻方法
CN102110600A (zh) * 2009-12-29 2011-06-29 海力士半导体有限公司 采用间隔物图案化技术制造半导体装置的方法
CN102376541A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 调整集成电路制造中关键尺寸均匀性的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486270B1 (ko) * 2002-10-07 2005-04-29 삼성전자주식회사 웨이퍼 상의 임계 선폭을 제어할 수 있는 포토 마스크제조 방법, 이에 의한 포토 마스크 및 이를 이용한 노광방법
CN1326203C (zh) * 2004-01-05 2007-07-11 旺宏电子股份有限公司 改善半导体元件不同图案间关键尺寸一致性的方法与装置
US7811720B2 (en) * 2004-05-10 2010-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Utilizing compensation features in photolithography for semiconductor device fabrication
US7199861B2 (en) * 2004-06-01 2007-04-03 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20080076077A1 (en) * 2006-09-21 2008-03-27 Toshiba America Electronic Components, Inc. Apparatus and method for heating semiconductor wafers with improved temperature uniformity
CN101673050A (zh) * 2008-09-12 2010-03-17 南亚科技股份有限公司 一种关键尺寸补偿方法
CN103065943B (zh) * 2013-01-10 2016-12-28 无锡华润上华半导体有限公司 深沟槽刻蚀工艺的关键尺寸补偿方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544769B (en) * 2002-08-08 2003-08-01 Promos Technologies Inc Verification method of OPC model and scattering bar rule
CN101042527A (zh) * 2006-03-20 2007-09-26 中芯国际集成电路制造(上海)有限公司 临界尺寸均匀性补偿方法
CN101344721A (zh) * 2007-07-11 2009-01-14 上海宏力半导体制造有限公司 光刻方法
CN102110600A (zh) * 2009-12-29 2011-06-29 海力士半导体有限公司 采用间隔物图案化技术制造半导体装置的方法
CN102376541A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 调整集成电路制造中关键尺寸均匀性的方法

Also Published As

Publication number Publication date
WO2014108036A1 (zh) 2014-07-17
CN103065943A (zh) 2013-04-24
US20150279749A1 (en) 2015-10-01
US9431308B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
CN103065943B (zh) 深沟槽刻蚀工艺的关键尺寸补偿方法
US11037882B2 (en) Overlay mark
US7741221B2 (en) Method of forming a semiconductor device having dummy features
CN101398630B (zh) 对准及叠对的标记、及其掩模结构与使用方法
US9437415B2 (en) Layer alignment in FinFET fabrication
CN107316823B (zh) 一种离子注入层图形套准偏差的检测方法
KR20050002869A (ko) 반도체 소자에서 피쳐 치수를 측정하는데 사용되는스케테로미트리 기반 계측 툴 교정 방법 및 구조
CN101201544B (zh) 半导体光刻方法
CN113093482B (zh) 对准误差的测试方法、调整方法、测试系统和存储介质
CN112764308B (zh) 提高opc修正精度的方法
CN104952846A (zh) 叠层标记
TW202005052A (zh) 半導體裝置及其製造方法
KR20190013521A (ko) 나노임프린트 리소그래피에서의 템플릿 변형의 실시간 보정
CN102486605A (zh) 覆盖形貌的光学临近效应修正方法
RU175042U1 (ru) Тестовый элемент для контроля качества анизотропного травления канавок
CN105097593B (zh) 一种薄膜电子器件的生产控制方法、装置及系统
CN103779199A (zh) 金属硅化钨栅极工艺中多晶硅电阻的制造方法
CN109634053A (zh) 基于图形补偿的光刻版及其制作方法
CN102437026B (zh) 沟槽刻蚀方法以及半导体器件制造方法
CN104779177A (zh) Cd控制方法
KR20080096297A (ko) 반도체 소자의 오버레이 마크
CN108376644B (zh) 一种半导体晶圆孔洞制作方法
CN106024758A (zh) 多晶硅栅极关键尺寸的先进控制方法
JP2006139165A (ja) セルを記録した記録媒体及び半導体集積回路
JP2012191011A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170905

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.

TR01 Transfer of patent right