KR20030094454A - 반도체 소자의 얼라인 키 - Google Patents

반도체 소자의 얼라인 키 Download PDF

Info

Publication number
KR20030094454A
KR20030094454A KR1020020031304A KR20020031304A KR20030094454A KR 20030094454 A KR20030094454 A KR 20030094454A KR 1020020031304 A KR1020020031304 A KR 1020020031304A KR 20020031304 A KR20020031304 A KR 20020031304A KR 20030094454 A KR20030094454 A KR 20030094454A
Authority
KR
South Korea
Prior art keywords
key
alignment
semiconductor device
align
keys
Prior art date
Application number
KR1020020031304A
Other languages
English (en)
Inventor
정연우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020031304A priority Critical patent/KR20030094454A/ko
Publication of KR20030094454A publication Critical patent/KR20030094454A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 얼라인 키(Align key)에 관한 것으로, 특히 얼라인 키가 스크라이브 레인(Scribe lane)의 서로 다른 영역에 분산되어 형성된 종래 기술보다 스크라이브 레인에 차지하는 면적을 감소시켜 소자의 집적화를 향상시키고, 또한 얼라인 측정 장비를 사용하지 않고 인 라인(In-line)에서 얼라인 마진(Margin) 확보가 가능하고, 얼라인과 동시에 1삿(Shot)의 취약부인 웨이퍼(Wafer) 에지(Edge)부의 CD(Critical Dmension)를 모니터(Monitor) 할 수 있는 기술이다.

Description

반도체 소자의 얼라인 키{Align key of semiconductor device}
본 발명은 반도체 소자의 얼라인 키(Align key)에 관한 것으로, 특히 요철(凹凸) 형상을 갖는 박스(Box) 또는 바(Bar)로 형성된 각 공정 단계의 얼라인 키들이 스크라이브 레인(Scribe lane)의 한 영역에 모여 형성된 하나의 얼라인군으로 구성되어 소자의 집적화를 향상시키는 반도체 소자의 얼라인 키에 관한 것이다.
도 1은 오버레이 측정용 마크와 얼라인 키를 도시한 평면도이다.
도 1을 참조하면, 메인 칩(Main chip) 영역(100)과 스크라이브 레인(101)이 정의된 반도체 기판(102)에서, 오버레이(Overlay) 정도를 측정하기 위한 오버레이 마크(Mark)(103)가 상기 스크라브 라인(101)에 형성되고, 각 공정 단계의 정렬 정도(精度)를 측정하는 얼라인 키(105)가 상기 오버레이 마크(103)와 간격을 갖으며 상기 스크라브 라인(101)에 형성된다.
도 2는 종래 얼라인 키를 도시한 평면도이다.
도 2를 참조하면, 종래 얼라인 키는 바 인 박스(Bar in box)(A), 더블 바 인 박스(Double bar in Box)(B), 바 인 더블바(Bar in double bar)(C) 및 더블바 인 더블바(Doubl bar in double bar)(D)가 있다.
종래의 반도체 소자의 얼라인 키는 각 공정 단계마다 얼라인 키가 스크라이브 레인의 서로 다른 영역에 분산되어 형성되기 때문에 스크라이브 레인에 차지하는 면적이 증가하여 소자의 집적화를 저하시키고, 얼라인 키의 사용체계가 복잡하여 소자의 수율 및 신뢰성이 저하되며, 고가의 얼라인 측정장비의 사용으로 소자 제조의 원가가 증가되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 요철(凹凸) 형상을갖는 바 또는 박스로 형성된 각 공정 단계의 얼라인 키들이 스크라이브 레인의 한 영역에 모여 형성된 하나의 얼라인군으로 구성되어, 얼라인 키가 스크라이브 레인의 서로 다른 영역에 분산되어 형성된 종래 기술보다 스크라이브 레인에 차지하는 면적이 감소되는 반도체 소자의 얼라인 키를 제공하는데 그 목적이 있다.
도 1은 오버레이 측정용 마크와 얼라인 키를 도시한 평면도.
도 2는 종래 얼라인 키를 도시한 평면도.
도 3은 본 발명의 실시 예에 따른 반도체 소자의 얼라인 키를 도시한 평면도.
도 4는 본 발명에서 서로 다른 크기를 갖는 다수개의 패턴들로 구성된 버니어 키가 구비된 반도체 소자의 얼라인 키를 도시한 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
31 : 얼라인군 23: 메트라 키
25 : 일정 크기의 다수개의 패턴 27: 크기가 점점 작아지다가 커지는 패턴
33 : 요철(凹凸) 형상을 갖는 패턴 100: 메인 칩 영역
101 : 스크라브 레인 102: 반도체 기판
103 : 오버레이 마크 105: 얼라인 키
이상의 목적을 달성하기 위한 본 발명은 각 공정 단계의 얼라인 키들이 스크라이브 레인의 한 영역에 형성된 얼라인군이 형성되되, 상기 얼라인 키를 이루는 패턴인 하나의 박스 또는 바가 요철(凹凸) 형상을 갖는 패턴으로 구성되고, 상기 얼라인군은 메트라 키 사이에 버니어 키가 구비된 형태인 것을 포함하는 반도체 소자의 얼라인 키를 제공하는 것과,
상기 버니어 키는 일정 크기를 갖는 다수개의 패턴들로 구성되는 것과,
상기 버니어 키는 서로 다른 크기를 갖는 다수개의 패턴들로 구성되는 것을 특징으로 한다.
본 발명의 원리는 요철(凹凸) 형상을 갖는 바 또는 박스로 형성된 각 공정 단계의 얼라인 키들이 스크라이브 레인의 한 영역에 모여 형성된 하나의 얼라인군으로 구성되어, 얼라인 키가 스크라이브 레인의 서로 다른 영역에 분산되어 형성된 종래 기술보다 스크라이브 레인에 차지하는 면적이 감소되고, 또한 상기 요철(凹凸) 형상을 갖는 얼라인 키를 이루는 바 또는 박스를 사용하여 얼라인과 동시에 1삿(Shot)의 취약부인 웨이퍼(Wafer) 에지(Edge)부의 CD(Critical Dmension)를 모니터(Monitor)하고, 얼라인 측정 장비를 사용하지 않고 인 라인(In-line)에서 얼라인마진(Margin) 확보가 가능하기 위한 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시 예에 따른 반도체 소자의 얼라인 키를 도시한 평면도이고, 도 4는 본 발명에서 서로 다른 크기를 갖는 다수개의 패턴들로 구성된 버니어 키가 구비된 반도체 소자의 얼라인 키를 도시한 평면도이다.
도 3을 참조하면, 바 인 박스, 더블 바 인 박스, 바 인 더블바, 더블바 인 더블바 및 박스 인 박스 등의 메트라 키(23)가 웨이퍼의 스크라이브 레인 상의 일정부분에 모여 형성되고, 상기 각각의 메트라 키(23) 사이에 버니어 키가 형성되어 구성된다. 이때, 상기 버니어 키는 도 3과 같이, 일정 크기를 갖는 다수개의 패턴(25)들로 구성되거나, 서로 다른 크기를 갖는 다수개의 패턴들로 즉 도 4와 같이, 그 크기가 점점 작아지다가 커지는 패턴(27)들로 구성된다.
여기서, 본 발명의 실시 예에 따른 반도체 소자의 얼라인 키는 각 공정 단계마다 얼라인 키가 스크라이브 레인의 하나의 영역에 모여 형성된 얼라인군(31)으로 형성되기 때문에 스크라이브 레인에 차지하는 면적이 종래보다 감소되고, 각 공정 단계의 얼라인 정도를 한눈에 확인 가능하다.
또한, 상기 메트라 키(23)와 버니어 키를 이루는 모든 패턴들이 요철(凹凸) 형상으로 형성된다. 예를 들면 박스 인 바 형 얼라인 키에서 상기 하나의 박스 또는 바가 종래와 같이 민자의 패턴으로 구성된 것이 아니라 요철(凹凸) 형상을 갖는 패턴(33)으로 구성되는 것이다.
상술한 본 발명의 실시 예에 따른 반도체 소자의 얼라인 키는 키를 이루는모든 패턴들이 요철(凹凸) 형상으로 형성되기 때문에 패턴간 스페이서(Spacer)의 변화에 따라 또는 패턴간의 붙음의 여부에 따라 얼라인 틀어진 정도의 수치확보가 가능하고 얼라인 측정장비 없이 패턴의 얼라인 마진 측정이 가능하며 에지부의 CD 모니터가 가능하여 디자인 룰을 결정할 수 있다.
본 발명의 반도체 소자의 얼라인 키는 요철(凹凸) 형상을 갖는 바 또는 박스로 형성된 각 공정 단계의 얼라인 키들이 스크라이브 레인의 한 영역에 모여 형성된 하나의 얼라인군으로 구성되어, 얼라인 키가 스크라이브 레인의 서로 다른 영역에 분산되어 형성된 종래 기술보다 스크라이브 레인에 차지하는 면적이 감소하여 소자의 집적화를 향상시키고, 또한 상기 요철(凹凸) 형상을 갖는 얼라인 키를 이루는 바 또는 박스를 사용하여 얼라인과 동시에 1삿의 취약부인 웨이퍼 에지부의 CD를 모니터하고, 얼라인 측정 장비를 사용하지 않고 인 라인에서 얼라인 마진 확보가 가능하다는 효과가 있다.

Claims (3)

  1. 각 공정 단계의 얼라인 키들이 스크라이브 레인의 한 영역에 형성된 얼라인군이 형성되되, 상기 얼라인 키를 이루는 패턴인 하나의 박스 또는 바가 요철(凹凸) 형상을 갖는 패턴으로 구성되고, 상기 얼라인군은 메트라 키 사이에 버니어 키가 구비된 형태인 것을 포함하는 반도체 소자의 얼라인 키.
  2. 제 1 항에 있어서,
    상기 버니어 키는 일정 크기를 갖는 다수개의 패턴들로 구성됨을 특징으로 하는 반도체 소자의 얼라인 키.
  3. 제 1 항에 있어서,
    상기 버니어 키는 서로 다른 크기를 갖는 다수개의 패턴들로 구성됨을 특징으로 하는 반도체 소자의 얼라인 키.
KR1020020031304A 2002-06-04 2002-06-04 반도체 소자의 얼라인 키 KR20030094454A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020031304A KR20030094454A (ko) 2002-06-04 2002-06-04 반도체 소자의 얼라인 키

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020031304A KR20030094454A (ko) 2002-06-04 2002-06-04 반도체 소자의 얼라인 키

Publications (1)

Publication Number Publication Date
KR20030094454A true KR20030094454A (ko) 2003-12-12

Family

ID=32385821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020031304A KR20030094454A (ko) 2002-06-04 2002-06-04 반도체 소자의 얼라인 키

Country Status (1)

Country Link
KR (1) KR20030094454A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868644B1 (ko) * 2007-07-24 2008-11-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR100871801B1 (ko) * 2005-12-28 2008-12-02 동부일렉트로닉스 주식회사 반도체 소자의 얼라인먼트 키 및 그 형성 방법
KR101032051B1 (ko) * 2010-10-22 2011-05-02 주식회사 메디니스 회전 안마 쿠션
KR101042720B1 (ko) * 2010-10-22 2011-06-20 주식회사 메디니스 회전 안마 쿠션
US9312227B2 (en) 2013-12-30 2016-04-12 Hyundai Motor Company Method of joining semiconductor substrate
US9368373B2 (en) 2013-12-30 2016-06-14 Hyundai Motor Company Method of joining semiconductor substrate
US9935056B2 (en) 2015-11-24 2018-04-03 Samsung Electronics Co., Ltd. Semiconductor chip, method of manufacturing the semiconductor chip, and semiconductor package and display apparatus including the semiconductor chip

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871801B1 (ko) * 2005-12-28 2008-12-02 동부일렉트로닉스 주식회사 반도체 소자의 얼라인먼트 키 및 그 형성 방법
KR100868644B1 (ko) * 2007-07-24 2008-11-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR101032051B1 (ko) * 2010-10-22 2011-05-02 주식회사 메디니스 회전 안마 쿠션
KR101042720B1 (ko) * 2010-10-22 2011-06-20 주식회사 메디니스 회전 안마 쿠션
US9312227B2 (en) 2013-12-30 2016-04-12 Hyundai Motor Company Method of joining semiconductor substrate
US9368373B2 (en) 2013-12-30 2016-06-14 Hyundai Motor Company Method of joining semiconductor substrate
US9935056B2 (en) 2015-11-24 2018-04-03 Samsung Electronics Co., Ltd. Semiconductor chip, method of manufacturing the semiconductor chip, and semiconductor package and display apparatus including the semiconductor chip

Similar Documents

Publication Publication Date Title
US6713843B2 (en) Scribe lines for increasing wafer utilizable area
KR20030094454A (ko) 반도체 소자의 얼라인 키
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
JP2007328289A (ja) レチクル，半導体チップ，及び半導体装置の製造方法
CN102645855A (zh) 增强型全局对准标记和光刻版图
US5943587A (en) Method for making offset alignment marks
CN101750877B (zh) 用于光学临近修正的确定图形外轮廓的方法
CN202093317U (zh) 基于机器视觉对准的高精度对准标记结构
US8487644B2 (en) Method and pattern carrier for optimizing inspection recipe of defect inspection tool
KR101185992B1 (ko) 오버레이 모니터링 패턴 및 이를 이용한 반도체 소자의 정렬도 측정방법
KR19990070018A (ko) 반도체 소자의 오정렬 측정 패턴
KR20020058462A (ko) 반도체 소자의 성능 검증용 테스트 패턴
US11152270B2 (en) Monitoring structure for critical dimension of lithography process
KR100598253B1 (ko) 반도체 칩 모니터링 방법
JP2587614B2 (ja) 半導体装置
KR20040003936A (ko) 반도체 소자의 얼라인 마크
KR100293711B1 (ko) 미세 게이트 선폭을 갖는 모스트랜지스터의 특성검사를 위한 모스트랜지스터 테스트 패턴을 구비하는 반도체 장치
KR0175019B1 (ko) 반도체 칩
KR20040049547A (ko) 반도체소자의 테스트 패턴
KR20070073052A (ko) 반도체 소자의 형성 방법
CN115910827A (zh) 尺寸测量结构及其形成方法
KR100273294B1 (ko) 반도체 마스크의 포커스 관리용 마크 형성구조
KR20000026310A (ko) 반도체장치
CN116960110A (zh) 重叠标记
CN113517259A (zh) 对准标识结构

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination