CN102110584B - 一种获得生产线新产品基准产品良率方法 - Google Patents

Abstract

本发明提出一种获得生产线新产品基准产品良率的方法，通过引入良率筛选，误宰率补偿，缺陷密度修正系数，代入缺陷密度公式，得到缺陷密度修正公式，计算得到生产线的固有缺陷密度，进而能够准确获得生产线上新产品基准产品良率。

Description

一种获得生产线新产品基准产品良率方法

技术领域

本发明涉及半导体领域，特别涉及一种获得生产线新产品基准产品良率的方法。

背景技术

目前，半导体制造工序是先在一片晶圆上同时生长几百上千个相同芯片，全部制程完成后的晶圆又称为裸片。通过对裸片的测试挑选出合格芯片，并切割封装成产品。通常，对一条晶圆生产线生产的某种产品的产品良率Yield计算方法是，首先随机挑选同一条晶圆生产线生产的此种产品的裸片若干(数量可以根据生产情况变化)，然后测试挑选的所有裸片上的全部芯片，用Yield的计算公式：

Yielld＝合格芯片数量/芯片总数    (0.1)

得到某种产品的产品良率Yield。

但是，由于一条晶圆生产线会生产不同产品，而对不同产品，由于其芯片设计和制造工艺不同，产品良率也会有所不同。因此，某种产品的产品良率就不能反映晶圆生产线的能力。为了解决这个问题，引入了表示晶圆生产线能力的指标：缺陷密度D₀(单位：缺陷个数每平方英寸)。缺陷密度D₀可以由产品良率Yield计算。

目前广泛使用缺陷密度公式表示某种产品的产品良率与缺陷密度的关系：

Yield＝1/(1+A·D₀)^α    (0.2)

其中，Yield表示某种产品的产品良率，A表示某种产品的单个芯片的面积(单位：平方英寸)，D₀表示缺陷密度(单位：缺陷个数每平方英寸)，α表示某种产品的芯片制造过程的复杂度系数。

理论上，缺陷密度D₀代表了晶圆生产线能力，应该只受到晶圆生产线上随机缺陷的影响，是一个稳定的值，即一条晶圆生产线生产的固有缺陷密度D₀。因此，由固有缺陷密度D₀和Yield__new＝1/(1+A₁·D₀)^α1可以获得生产线新产品基准产品良率Yield_{_new}，其中，新产品基准产品良率Yield__new是(1+A₁·D₀)的α1次幂的倒数，α1是新产品芯片制造过程的复杂度系数，A1是新产品芯片的面积。

由上述可知，预测新产品的基准产品良率的关键在于得到一条晶圆生产线的固有缺陷密度D₀。虽然公式(0.2)已经包含对不同产品的芯片尺寸因素的考量，但是，此公式在实际应用中，出现了两个问题：(1)芯片尺寸小的芯片，缺陷密度偏大，(2)存储区占芯片面积比例大的芯片，缺陷密度偏大。说明此公式计算得到的缺陷密度不能代表晶圆生产线的固有缺陷密度。如图1所示，面积相同的单片晶圆的芯片总数(Gross Die Per Wafer：GDPW)和芯片尺寸成反比，以不同产品(芯片尺寸不同)的GDPW为横坐标，以公式(0.2)计算出不同GDPW对应的缺陷密度D₀为纵坐标，做出曲线a，可见GDPW越多(芯片尺寸越小)缺陷密度D₀的值越大，D₀非收敛不稳定。

芯片尺寸小的缺陷密度偏大的原因是在生产过程中，产品良率不仅会受到微粒掉落晶圆表面的影响，还会受到其它因素的影响。最主要的两个因素是晶圆一致性问题和非缺陷失效问题，晶圆一致性问题主要表现在片状连续失效；非缺陷失效问题主要表现在测试误宰率。这两个因素的共同点就是它们对产品良率的影响都是百分比效应：一个是面积，另一个是频率。不同产品的晶圆一致性和非缺陷失效程度不同，对产品良率的影响也不同。正是由于这两个问题的存在，芯片尺寸小的晶圆的缺陷密度才会比较大。例如相同面积的片状连续失效，假设芯片尺寸大的晶圆上有10颗芯片失效，芯片尺寸小一半的晶圆在相同面积上就会有20颗芯片失效，在缺陷密度计算的时候，相当于前者是10个缺陷，后者是20个缺陷，显然芯片尺寸小的晶圆的缺陷密度就会比较大。

存储区占芯片面积比例大的产品的缺陷密度也会偏大的原因是存储区的电路设计通常是芯片上器件密度最紧密的区域，有些比较小的微粒对芯片的其它区域影响很小甚至可以忽略；但是对于存储区来说，由于电路布局紧密，很小的微粒也容易影响产品良率，最终导致存储区占芯片面积比例大的产品的产品良率较低，缺陷密度偏大。

由上述可知，公式(0.2)不能得到晶圆生产线的固有缺陷密度，因此也就无法准确预测新产品基准产品良率。

发明内容

有鉴于此，本发明解决的技术问题是：

半导体制造中，同一产品的产品良率受到晶圆一致性和非缺陷失效问题的影响，同时不同芯片的缺陷密度受到存储区占芯片面积比例的影响，因此产品良率与缺陷密度的计算公式就不能反映晶圆生产线的固有缺陷密度，无法作为预测新产品的产品良率的基准产品良率。

为解决上述问题，本发明的技术方案具体是这样实现的：

一种获得生产线新产品基准产品良率的方法，该方法包括：

随机挑选生产线上生产的若干晶圆，所述晶圆具有同种芯片；

对所述晶圆进行晶圆一致性筛选，计算一次修正后的产品良率Yield’；

对所述产品良率Yield’进行非缺陷失效的修正，计算二次修正后的产品良率Yield′+ΔYield；

由Yield′+ΔYield＝1/(1+A·D₀)^α计算所述生产线的固有缺陷密度D₀；

由Yield＝1/(1+A·D₀)^α获得生产线新产品基准产品良率。

一种获得生产线新产品基准产品良率的方法，该方法还包括：

计算所述芯片的存储区面积占芯片面积的比例R；

对缺陷密度D₀进行修正得到D₀′；

由所述D₀′和Yield′+ΔYield＝1/(1+A·D₀′)^α计算得到固有缺陷密度D₀；

由Yield＝1/(1+A·D₀)^α获得生产线新产品基准产品良率。

所述晶圆一致性筛选，得到一次修正后的产品良率Yield’是指，

计算所述晶圆的晶圆良率；

计算晶圆良率平均值

计算晶圆良率的标准差σ；

以

为晶圆良率筛选的标准，去除小于

的晶圆良率；

对保留晶圆良率的晶圆，按照单颗芯片的位置进行划分并进行叠图处理，计算所有晶圆的相同位置上单颗芯片的合格芯片数量与所有晶圆的相同位置上单颗芯片的总芯片数量的百分比值，得到晶圆各个位置上单颗芯片产品良率；

计算单颗芯片产品良率平均值

计算单颗芯片产品良率的标准差σ′；

以

为单颗芯片产品良率筛选的标准，去除小于

的单颗芯片产品良率。

计算剩余产品良率Yield’。

所述二次修正后的产品良率Yield′+ΔYield是指，所述一次修正后的产品良率Yield’与测试误载率之和。

所述对缺陷密度D₀进行修正得到D₀′是指，

D₀′＝B·R·D₀+(1-R)D₀＝(1+(B-1)R)D₀

其中，B为相同工艺制造过程中，芯片尺寸相同的百分之百存储区芯片的缺陷密度与百分之零存储区芯片的缺陷密度的比值。

由上述的技术方案可见，本发明把芯片尺寸(晶圆一致性问题和非缺陷失效问题)和存储区占芯片面积比例考虑到缺陷密度公式中，得到一个更准确的晶圆生产线的固有缺陷密度，准确地获得生产线上新产品的产品良率。

附图说明

图1为现有技术缺陷密度随GDPW的变化曲线；

图2为本发明晶圆良率图；

图3为本发明经过晶圆一致性筛选和非缺陷失效的修正后的缺陷密度随GDPW的变化曲线。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

首先，考虑芯片尺寸对产品良率的影响，采用良率的筛选和误载率补偿去除芯片尺寸对产品良率的影响，其中，良率的筛选解决晶圆一致性的问题，误载率补偿解决非缺陷失效问题。其次，由存储区占芯片面积比例对缺陷密度的影响，引入缺陷密度修正系数。

第一、去除芯片尺寸对产品良率影响，具体分为晶圆一致性筛选和非缺陷失效的修正两个方面。具体地：

1、晶圆一致性筛选，得到修正后的Yield’

对晶圆一致性筛选，分成三个步骤：

步骤一、对晶圆良率进行筛选，去除低晶圆良率的晶圆数据；

本步骤中，首先，随机挑选生产线上生产的具有同种芯片的若干(n个)晶圆(数量可以根据生产情况变化)，晶圆良率的定义为，一个晶圆上合格芯片的数量和总芯片数量的百分比值。对n个晶圆的晶圆良率求晶圆良率平均值

设n个晶圆良率为S₁，S₂，...S_k...S_n，其中，n和k都为正整数，且n≥1，1≤k≤n，晶圆良率平均值

的计算公式为：

$\stackrel{\‾}{A}=\underset{1}{\overset{n}{\mathrm{\Σ}}}{S}_k/n---\left(1.2\right)$

n个晶圆良率的标准差σ(sigma)的计算公式为：

$\mathrm{\σ}=\sqrt{\frac{\underset{1}{\overset{n}{\mathrm{\Σ}}}{(S_k-\stackrel{\‾}{A})}^2}{n}}---\left(1.3\right)$

以为晶圆良率筛选的标准，剔除晶圆良率

的数据，重复几次，一般为3～4次，直到所有晶圆良率S_k大于

即没有晶圆良率被剔除为止，完成低良率晶圆数据的筛选步骤。

步骤二、对筛选后的晶圆，按照单颗芯片的位置进行划分并进行叠图处理，得到晶圆各个位置上的单颗芯片产品良率，以及晶圆良率图；

本步骤中，因为对同一种产品，晶圆上生长的芯片相同，每个晶圆相同位置上的单颗芯片的设计也相同。对晶圆上单颗芯片的位置进行划分并进行叠图处理，即所有晶圆的相同位置上单颗芯片的合格芯片数量与所有晶圆的相同位置上单颗芯片的总芯片数量的百分比值，就表示晶圆各个位置上单颗芯片产品良率，所有位置上的单颗芯片产品良率组成了晶圆良率图，如图2所示划分的每个小块代表不同位置的单颗芯片，小块中的数据代表此位置单颗芯片的良率(省略了百分号％)。

步骤三、在叠图处理得到晶圆各个位置上的单颗芯片产品良率数据之后，再进行一次数据筛选，去除低单颗芯片产品良率位置的芯片；

本步骤中，首先，对晶圆良率图上的所有m个单颗芯片产品良率求单颗芯片产品良率平均值

设m个单颗芯片产品良率为S’₁，S’₂，...S’_l...S’_m，其中，m和l都为正整数，且m≥1，1≤l≤m，单颗芯片产品良率平均值

的计算公式为：

$\stackrel{\‾}{A^{\′}}=\underset{1}{\overset{m}{\mathrm{\Σ}}}{S^{\′}}_l/m---\left(1.4\right)$

m个单颗芯片产品良率的标准差σ′(sigma)的计算公式为：

${\mathrm{\σ}}^{\′}=\sqrt{\frac{\underset{1}{\overset{m}{\mathrm{\Σ}}}{({S^{\′}}_l-\stackrel{\‾}{A^{\′}})}^2}{m}}---\left(1.5\right)$

以

为单颗芯片产品良率数据筛选的标准，剔除的数据，即去除

的数据所在位置的芯片，重复几次，直到所有单颗芯片产品良率数据S’_l大于即没有单颗芯片产品良率数据被剔除为止，完成低良率单颗芯片产品良率数据的筛选步骤。

至此，通过“筛选-叠图-筛选”的方法把低良率的晶圆和晶圆上低良率的单颗芯片去除，也就是去除了第一个因素晶圆一致性问题的影响。

这时，再计算修正了晶圆一致性问题的产品良率Yield’，其计算公式为：

Yield’＝筛选后合格芯片数量/筛选后芯片总数

2、非缺陷失效的修正，得到修正后的Yield′+ΔYield

ΔYield表示非缺陷失效问题的修正。非缺陷失效问题主要表现在测试误宰率，测试误载率是一个频率，表示测试造成的产品良率的损失，其受测试机台能力和测试工作人员操作等因素的影响。通过对大量测试数据的整理与分析，测试误宰率的经验值大约为0.5％。测试误载率经验值代入ΔYield并补偿回Yield′，得到Yield′+ΔYield。以不同产品的GDPW为横坐标，用修正后的Yield′+ΔYield代入公式(0.2)替代Yield以后，计算得到不同产品对应的缺陷密度D₀，以缺陷密度D₀为纵坐标，得到图3所示的曲线d，可见，对不同的GDPW，缺陷密度D₀值已经收敛在一个固定值0.06附近了，对这个收敛的D₀值代表的就是晶圆生产线固有缺陷密度D₀水准。

至此，芯片尺寸导致缺陷密度变化的问题通过对数据的“筛选-叠图-筛选”和测试误宰率的补偿得以解决。

由Yield′+ΔYield＝1/(1+A·D₀)^α计算所述生产线的固有缺陷密度D₀，其中，产品良率Yield′+ΔYield是(1+A·D₀)的α次幂的倒数，α是所述同种芯片制造过程的复杂度系数，A是所述同种芯片的面积；

由Yield__new＝1/(1+A₁·D₀)^α1获得生产线新产品基准产品良率Yield__new，其中，新产品基准产品良率Yield__new是(1+A₁·D₀)的α1次幂的倒数，α1是新产品芯片制造过程的复杂度系数，A₁是新产品芯片的面积。

第二、存储区占芯片面积比例导致缺陷密度变化。

通过数据分析，发现对不同芯片的相同工艺制造过程中，纯记忆体芯片的缺陷密度(即100％存储区)与芯片尺寸相同的纯逻辑芯片(即0％存储区)的的缺陷密度有一个相对固定的比值。因此，考虑芯片中存储区占芯片面积，对缺陷密度D₀进行修正得到D₀′：

D₀′＝(1+(B-1)R)D₀

其中，B为相同工艺制造过程中，芯片尺寸相同的百分之百存储区芯片的缺陷密度与百分之零存储区芯片的缺陷密度的比值；是R为一个芯片的存储区占芯片面积比例，(1+(B-1)R)为缺陷密度修正系数。

当B取经验值2.5时，缺陷密度D₀就可以作如下修正：

D₀′＝2.5R·D₀+(1-R)D₀＝(1+3R/2)D₀    (1.6)

得到修正系数1+3R/2，此系数帮助我们解决存储区占芯片面积比例不同导致缺陷密度变化的问题。

上述晶圆一致性修正和非缺陷失效修正后的缺陷密度公式：Yield′+ΔYield＝1/(1+A·D₀)^α，代入上述修正后的D₀′代替D₀，得到缺陷密度修正公式：

Yield′+ΔYield＝1/(1+A·D₀′)^α＝1/(1+A·(1+3R/2)D₀)^α    (1.7)

其中，Yield’表示产品良率进行晶圆一致性问题的修正，ΔYield表示非缺陷失效问题的修正(单位：％，经验值0.5％)，修正后的Yield′+ΔYield是(1+A·D₀′)的α次幂的倒数，α是所述同种芯片制造过程的复杂度系数，A是所述同种芯片的面积。

计算得到固有缺陷密度D₀；

由Yield__new＝1/(1+A₁·D₀)^α1获得生产线新产品基准产品良率Yield__new，其中，新产品基准产品良率Yield__new是(1+A₁·D₀)的α1次幂的倒数，α1是新产品芯片制造过程的复杂度系数，A₁是新产品芯片的面积。

本发明中，通过晶圆一致性筛选和非缺陷失效的修正就可以得到稳定的固有缺陷密度，对缺陷密度的修正是为了得到更准确的固有缺陷密度。

本发明提出修正缺陷密度公式，引入良率筛选，误宰率补偿，缺陷密度修正系数。缺陷密度修正公式对固有缺陷密度的计算更加准确，能够准确获得生产线上新产品基准产品良率。

(1)良率的筛选和补偿来去除芯片尺寸小的影响，其中，筛选解决晶圆一致性的问题，补偿解决非缺陷失效问题。

(2)缺陷密度修正系数的引入，去除存储区占芯片面积比例对缺陷密度的影响。

(3)缺陷密度修正公式可以准确计算生产线的固有缺陷密度，能够准确获得生产线上新产品基准产品良率。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种获得生产线新产品基准产品良率的方法，该方法包括：

随机挑选生产线上生产的若干晶圆，所述晶圆具有同种芯片；

对所述晶圆进行晶圆一致性筛选，计算一次修正后的产品良率Yield’，所述一次修正后的产品良率Yield’是指，

计算所述晶圆的晶圆良率；

计算晶圆良率平均值

计算晶圆良率的标准差σ；

以

为晶圆良率筛选的标准，去除小于的晶圆良率；

对保留晶圆良率的晶圆，计算晶圆各个位置上单颗芯片产品良率；

计算单颗芯片产品良率平均值

计算单颗芯片产品良率的标准差σ′；

以

为单颗芯片产品良率筛选的标准，去除小于

的单颗芯片产品良率，计算剩余芯片的产品良率作为所述一次修正后的产品良率Yield’；

对所述产品良率Yield’进行非缺陷失效的修正，计算二次修正后的产品良率Yield′+ΔYield，所述二次修正后的产品良率Yield ′+ΔYield是指，所述一次修正后的产品良率Yield’与测试误载率之和；

由Yield′+ΔYield＝1/(1+A·D₀)^α计算所述生产线的固有缺陷密度D₀，其中，Yield′+ΔYield是(1+A·D₀)的α次幂的倒数，α是所述同种芯片制造过程的复杂度系数，A是所述同种芯片的面积；

由Yield__new＝1/(1+A₁·D₀)^α1获得生产线新产品基准产品良率Yield__new，其中，新产品基准产品良率Yield__new是(1+A₁·D₀)的α1次幂的倒数，α1是新产品芯片制造过程的复杂度系数，A₁是新产品芯片的面积。

2.一种获得生产线新产品基准产品良率的方法，该方法还包括：

随机挑选生产线上生产的若干晶圆，所述晶圆具有同种芯片；

对所述晶圆进行晶圆一致性筛选，计算一次修正后的产品良率Yield’，所述一次修正后的产品良率Yield’是指，

计算所述晶圆的晶圆良率；

计算晶圆良率平均值

计算晶圆良率的标准差σ；

以为晶圆良率筛选的标准，去除小于

的晶圆良率；

对保留晶圆良率的晶圆，计算晶圆各个位置上单颗芯片产品良率；

计算单颗芯片产品良率平均值

计算单颗芯片产品良率的标准差σ′；

以

为单颗芯片产品良率筛选的标准，去除小于

的单颗芯片产品良率，计算剩余芯片的产品良率作为所述一次修正后的产品良率Yield’；

对所述产品良率Yield’进行非缺陷失效的修正，计算二次修正后的产品良率Yield′+ΔYield，所述二次修正后的产品良率Yield′+ΔYield是指，所述一次修正后的产品良率Yield’与测试误载率之和；

计算所述芯片的存储区面积占芯片面积的比例R；

对缺陷密度D₀进行修正得到D₀′，所述对缺陷密度D₀进行修正得到D₀′是指，

D₀′＝(1+(B-1)R)D₀

其中，B为相同工艺制造过程中，芯片尺寸相同的百分之百存储区芯片的缺陷密度与百分之零存储区芯片的缺陷密度的比值；

由所述D₀′和Yield′+ΔYield＝1/(1+A·D₀′)^α计算得到固有缺陷密度D₀，其中，Yield′+ΔYield是(1+A·D₀′)的α次幂的倒数，α是所述同种芯片制造过程的复杂度系数，A是所述同种芯片的面积；

由Yield__new＝1/(1+A1·D₀)^α1获得生产线新产品基准产品良率Yield__new，其中，新产品基准产品良率Yield-_new是(1+A₁·D₀)的α1次幂的倒数，α1是新产品芯片制造过程的复杂度系数，A₁是新产品芯片的面积。

Images