CN101246831A - 在半导体制造工艺中测试晶圆及找出产生缺陷原因的方法 - Google Patents

在半导体制造工艺中测试晶圆及找出产生缺陷原因的方法 Download PDF

Info

Publication number
CN101246831A
CN101246831A CNA200710137155XA CN200710137155A CN101246831A CN 101246831 A CN101246831 A CN 101246831A CN A200710137155X A CNA200710137155X A CN A200710137155XA CN 200710137155 A CN200710137155 A CN 200710137155A CN 101246831 A CN101246831 A CN 101246831A
Authority
CN
China
Prior art keywords
mentioned
wafer
stress
finite region
gradient vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710137155XA
Other languages
English (en)
Inventor
傅学弘
张志维
陈世昌
张锦标
潘兴强
林威戎
黄宗勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101246831A publication Critical patent/CN101246831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

在半导体制造工艺中测试晶圆以及找出产生缺陷原因的方法。一种在晶圆上形成当前最上层之后测试晶圆的方法。在形成当前最上层后收集晶圆的由多个晶圆曲率变化量推导得出应力数据。应力数据包括:晶圆上有限区域集合中各区域的x方向应力与y方向应力,上述应力是由各区域的x方向及y方向晶圆曲率变化量推导得出;以及由xy平面晶圆曲率变化量推出的xy平面剪切应力,其中xy平面晶圆曲率变化量为有限区域集合中各区域的晶圆扭转变化量。计算并使用应力梯度向量(及其基准)评估一个或多个目前层。本发明能指出有问题的步骤或程序,实现测试方法的完全自动化。

Description

在半导体制造工艺中测试晶圆及找出产生缺陷原因的方法
技术领域
本发明涉及一种半导体制造系统与方法,且特别涉及一种在半导体制造工艺中测试与筛选有问题晶圆的系统与方法。
背景技术
在半导体制造工艺中,会在集成电路晶片的半成品或成品由晶圆切离之前,执行测试集成电路晶片的动作。一般而言,大部分的测试是以电子测试来判断晶片上的装置是否正常运作。但是在制作每一个装置时,会牵涉到许多步骤与程序,电子装置测试无法指出是制造工艺中哪一个程序或步骤出错。并且,大部分电子装置测试仅能在多个程序后执行。因此,为了可以在花费时间和费用在晶圆进行下一个步骤或程序前,定义出有问题的晶圆,能够在特定步骤或程序后直接测试该步骤与程序是必须的。
发明内容
有鉴于此,本发明提供一种在半导体制造工艺中测试晶圆的方法。上述方法包括下列步骤,其中除非特别声明,上述步骤的次序可变更、可连续、可重叠、可平行处理并可通过以上方式合并。在装置结构中形成当前最上层,以在上述晶圆上形成集成电路晶片。在形成上述当前最上层之后,收集晶圆的应力数据,上述应力数据是由多个晶圆曲率变化量推导得出。上述应力数据包括:上述晶圆上的上述有限区域集合中每一区域的x方向应力与y方向应力,上述x方向应力与y方向应力均是由上述有限区域集合的每一区域的x方向晶圆曲率变化量以及上述有限区域集合的每一区域的y方向晶圆曲率变化量推导得出,其中xy平面是沿着上述晶圆的最上表面,以及其中上述x方向垂直于上述y方向;以及上述有限区域集合中每一区域在上述xy平面的xy平面剪切应力,上述xy平面剪切应力是由xy平面晶圆曲率变化量推导得出,其中上述xy平面晶圆曲率变化量是上述有限区域集合中每一区域在上述xy平面的晶圆扭转的变化量。计算有限区域集合中每一区域的应力梯度向量,其中上述有限区域集合包括多个有限区域。计算上述有限区域集合中每一区域的每一应力梯度向量的基准。以及,找出具有上述应力梯度向量基准大于预定高应力梯度向量基准阈值的上述有限区域。
本发明提供一种测试晶圆的方法。上述方法包括下列步骤,其中除非特别声明,上述步骤的次序可变更、可连续、可重叠、可平行处理并可通过以上方式合并。在上述晶圆上形成当前最上层。在形成上述当前最上层之后,收集晶圆的应力数据,上述应力数据推导自多个晶圆曲率变化量。上述应力数据包括:上述晶圆上的上述有限区域集合中每一区域的x方向应力与y方向应力,上述x方向应力与y方向应力均是由上述有限区域集合的每一区域的x方向晶圆曲率变化量以及上述有限区域集合的每一区域的y方向晶圆曲率变化量推导得出,其中xy平面是沿着上述晶圆的最上表面,以及其中上述x方向垂直于上述y方向;以及上述有限区域集合中每一区域在上述xy平面的xy平面剪切应力,上述xy平面剪切应力是由xy平面晶圆曲率变化量推导得出,其中上述xy平面晶圆曲率变化量是上述有限区域集合中每一区域在上述xy平面的晶圆扭转的变化量。计算有限区域集合中每一区域的应力梯度向量,其中上述有限区域集合包括多个有限区域。以及基于上述应力梯度向量评估形成上述当前最上层的步骤。
本发明提供一种在半导体制造工艺中找出发生缺陷的原因的方法。上述方法包括下列步骤,其中除非特别声明,上述步骤的次序可变更、可连续、可重叠、可平行处理并可通过以上方式合并。在半导体制造程序中,在多个有可能发生缺陷的步骤之后测试晶圆,每一测试包括:(i)在测试当前最上层的形成之后,收集晶圆的应力数据,上述应力数据是由多个晶圆曲率变化量推导得出。上述应力数据包括:(A)上述晶圆上的上述有限区域集合中每一区域的x方向应力与y方向应力,上述x方向应力与y方向应力均是由上述有限区域集合的每一区域的x方向晶圆曲率变化量以及上述有限区域集合的每一区域的y方向晶圆曲率变化量推导得出,其中xy平面是沿着上述晶圆的最上表面,以及其中上述x方向垂直于上述y方向;以及(B)上述有限区域集合中每一区域在上述xy平面的xy平面剪切应力,上述xy平面剪切应力是由xy平面晶圆曲率变化量推导得出,其中上述xy平面晶圆曲率变化量是上述有限区域集合中每一区域在上述xy平面的晶圆扭转的变化量。计算有限区域集合中每一区域的应力梯度向量,其中上述有限区域集合包括多个有限区域。(ii)计算上述有限区域集合中每一区域的每一应力梯度向量的基准。(iii)找出具有大于预定高应力梯度向量基准阈值的上述应力梯度向量基准的上述有限区域。以及,(iv)针对给定的层判断哪一个可能发生缺陷的步骤造成上述晶圆的上述应力梯度向量基准高于上述预定高应力梯度向量基准阈值。在制造工艺中不同的阶段测试不同的样本后,可针对给定的层判断哪一个可能产生缺陷的步骤造成晶圆的应力梯度向量基准高于上述预定应力梯度向量基准阈值,而这可能与完成品的缺陷发生相关。
本发明可用于半导体研发和制造的各个阶段,其优点是:能够在形成特定层之后以及在执行其他步骤之前测试晶圆,以判断是否正确地形成了该层,且进一步判断是否该继续处理晶圆;可用于判断哪一薄膜或是制造薄膜的程序有较佳热预算以及较佳可靠度;可指出有问题的步骤或程序;可自动评估特定层,实现测试方法的完全自动化。
附图说明
图1是晶圆的有限区域元素在x方向应力的延展应力对应图;
图2是图1中上述晶圆的有限区域元素在y方向应力的延展应力对应图;
图3是图1与图2中上述晶圆的有限区域元素的应力梯度向量
Figure A20071013715500071
的延展应力梯度向量对应图;
图4是图1-3中上述晶圆的有限区域元素的应力梯度向量基准
Figure A20071013715500072
的延展应力梯度向量基准对应图;而
图5A与图5B是可提供图4的软件演算法的流程图。
其中,附图标记说明如下:
20晶圆
24缺陷
30缺陷群
32高应力梯度区域
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举出较佳实施例并配合附图进行如下详细说明:
实施例:
本发明的实施例公开一种在晶圆形成层前测试晶圆的方法。如前所述,在半导体制造工艺中,会在集成电路晶片的半成品或成品由晶圆切离之前,执行测试集成电路晶片的动作。目前,大部分测试是以电子测试判断晶片上的装置是否正常运作。但是在制作每一个装置时,会牵涉到许多步骤与程序。例如,在存储单元或逻辑装置形成一组晶体管的程序中,需要形成许多层、执行许多蚀刻步骤和/或一个或多个化学机械研磨(CMP)步骤。这些步骤中的任何一个都有可能产生问题或是在晶圆上产生有缺陷的晶片。电子装置测试无法指出在制造工艺中是哪一个程序或步骤产生的问题,并且,大部分的电子装置测试仅能在许多程序之后执行。
在形成特定层之后以及在执行其他步骤之前测试晶圆,以判断是否正确地形成了该层是相当重要的,特别是在特定层的形成步骤与其他程序并不一致的情况下。在进行其他程序之前定义有缺陷的层可以节省生产时间以及制造成本。否则,在一个有缺陷的层上继续执行其他程序,将会产生装置错误或是造成完成度不合规格,就会浪费生产时间以及制造成本。本发明的实施例提出一种在形成层后测试晶圆的方法,用以判断该层是否符合制造规格。该判断方法可直接执行于步骤或程序之后或稍后,例如,该判断方法可进一步判断是否该继续处理晶圆。如此一来,将可以在花费时间与费用在晶圆上执行下一个步骤及程序之前,定义出有问题的晶圆。
同时,本发明的实施例公开一种测试与实验方法,在研发过程中在形成一层之后测试晶圆,以判断特定程序是否提供合理的结果。在上述测试与实验方法中,可定义阈值,以设定制造规格以及筛选出在制造工艺中有可能产生缺陷的晶圆。接着,将叙述本发明的实施例的一种方法以及讨论其应用。
许多机器与工具可以测量晶圆曲率变化量,如型号为CGS300的晶圆曲率度量工具。例如,这样的工具可以在两个步骤之间,在晶圆上的有限元素区域内测量曲率变化量。借助调整过的Stoney公式,曲率数据的变化量可以用来计算晶圆上或是当前最上层的薄膜应力。尤其是,曲率数据的变化量可用来计算x方向应力(σxx)、y方向应力(σyy)以及xy平面剪切应力(σxy),其中xy平面沿着晶圆上方表面,x方向垂直于y方向。该调整过的Stoney公式可如下所示:
σ xx = E s · t s 2 6 · t f ( 1 - v s 2 ) ( Δ κ xx + υ s Δ κ yy )
σ yy = E s · t s 2 6 · t f ( 1 - v s 2 ) ( Δ κ yy + υ s Δκ xx )
σ xy = E s · t s 2 12 · t f ( 1 + υ s ) ( Δκ xy )
其中
σxx是x方向应力;
σyy是y方向应力;
σxy是xy平面剪切应力;
Es是晶圆基底的杨式模量(Young’s Modulus);
vs是晶圆基底的泊松比(Poisson ratio);
ts是晶圆基底的厚度;
tf是目前最上方层的厚度;
Δκxx是x方向晶圆曲率变化量;
Δκyy是y方向晶圆曲率变化量;以及
Δκxy是xy平面晶圆曲率变化量。
晶圆曲率度量工具已经可输出这些应力计算。也就是说,晶圆曲率度量工具可输出曲率数据的变化,这些曲率数据的变化可以使用以上的调整过的Stoney公式来计算这些应力。
计算这些应力(σxx,σyy与σxy)之后,可以计算晶圆上每个有限元素区域的应力梯度向量(如果不需要全部,计算需要的至少一个区域)。可用下列应力梯度向量公式来执行计算:
▿ σ = ( ∂ σ xx ∂ x + ∂ σ xy ∂ y ) e → i + ( ∂ σ xy ∂ x + ∂ σ yy ∂ y ) e → j
其中
Figure A20071013715500095
是有限区域集合的每个区域的应力梯度向量;
Figure A20071013715500101
是x方向的单位向量;而
Figure A20071013715500102
是y方向的单位向量。
在计算晶圆上每个需要的有限元素区域的应力梯度向量之后,这些应力梯度向量数据可用来计算每个应力梯度向量基准。以下公式可用来计算每个应力梯度向量基准:
| ▿ σ | = ( ∂ σ xx ∂ x + ∂ σ xy ∂ y ) 2 + ( ∂ σ xy ∂ x + ∂ σ yy ∂ y ) 2
值得注意的是,该基准为一个绝对值。如此一来,可以简化这些数据的图形,以及简化这些数据与规格可接受度之间的比对(例如自动逻辑判断)。例如,可以借助基础算术差方法(如中央差、前差、或是后差)来得到先前所述的公式值。
随着计算这些数据(如前所述),可绘出这些数据,将有较高应力梯度的区域视觉化。集成电路的缺陷是由于应力不平衡与角度曲率变化所引起。图1-4示出使用化学气相沉积(CVD)将某些范例数据对应于沉积的氮化硅薄膜。图1是晶圆20的有限区域元素的x方向的延展应力对应图。同样地,图2是晶圆20的有限区域元素的y方向的延展应力对应图。图3是晶圆20的有限区域元素的应力梯度向量
Figure A20071013715500104
的延展应力梯度向量对应图。图4是晶圆20的有限区域元素的应力梯度向量基准
Figure A20071013715500105
的延展应力梯度向量基准对应图。图1-4示出基于相同的应力与曲率数据变化。在图1、2与图4中以不同线条显示出每个晶片区域边界22以及从对应图简化的不同阴影区域(在本实施例的实际对应图中,为了便于读取及公开更多梯度的细节,实际上是用较佳的色彩来表示对应关系)。在图1、2与图4中用点表示有缺陷24的晶片区域。值得注意的是,图4中由缺陷24构成的缺陷群30落在相对高的应力梯度区域32中。
例如,该应力梯度向量基准可用来定义当前最上层(薄膜)或目前最上结合层的高应力梯度区域。可根据对应于晶圆20的其他区域或是根据对应的规定的阈值来决定高应力梯度向量。这些阈值可以依据实验得到,例如在研究中以及疑难排解中使用相同的测试方法测试晶圆集的同一层来得到。例如在研发中,可用这些测试方法来判断哪一薄膜或是哪一个制造薄膜的程序有较佳热预算以及较佳的可靠度。并且可用该测试方法来找出问题,以及定义在制造程序的步骤中哪一个步骤或程序发生错误(例如借助在每一步骤之后测试以比对步骤之间应力梯度结果)。
例如,可用电子光束扫描、晶圆接受度测试或生产数据在研发中指出缺陷(点)24的位置,或是指出高应力梯度区域中的缺陷处。在本发明的实现该测试方法的实施例中,Matlab或一些使用其他合适程序语言的其他合适的软件程序可用来比对沿着晶片区域边界22与缺陷24的座标的应力梯度向量数据(如图1-4中任一数据)。该测试方法适用于研究以及疑难排解的情形。
图5A与图5B是能提供图4的软件演算法的流程图40(适用于Matlab)。在图5A所示步骤42中,从晶圆曲率度量工具输入应力值。在图5A所示计算方块44中,可用有限区域元素的多个应力值来计算应力梯度向量,如图5A中的sg(i,j)。接着继续进行缺陷区域(方块46中的ncx与ncy为在x-y平面上的缺陷的座标)与具有高应力梯度向量基准的区域(在本实施例中为高于平均梯度向量基准)的比对。比对该应力梯度向量基准与平均值,以判断在晶圆中该应力梯度向量基准是否大于平均值或某些晶圆集合的移动的平均值(参考图5A中判断方块48)。可选择计算晶片中缺陷和高于平均值的应力梯度向量的符合百分比,用来评估正确性(参考图5B中的方块50与52)。通过图4中多个缺陷与该应力梯度向量基准的比对,可确认缺陷群30发生在高应力梯度区域32中。缺陷24与相对高应力梯度向量基准的相关性可用来设定阈值,以过滤未来要检测的晶圆。
在实施本发明的测试方法中,如果生产继续,识别出缺陷区域或容易发生缺陷的区域有许多应用。如前所述,本发明的测试方法可用来在研发过程中,评断层材质、层厚、层形成程序、层对于热程序的反应以及以上的组合。本发明的测试方法可用来判断哪个程序以及材质在制造中会有较佳的结果(如较佳的热预算、在形成中有较佳的可靠性)。并且经由测试形成层的特定步骤,可在研究中确认高应力梯度向量基准值的容忍度。因此,在制造工艺中,本发明的测试方法可自动评估特定层。
例如,借助高应力梯度向量基准决定的阈值,可在制造中任一区间测试特定层。如果有太多区域有高于阈值的应力梯度向量基准,可停止制造该晶圆,或对该晶圆进行该层的重新处理(如果可以的话)以部分除去有缺陷的层以及再一次重新形成该层。或者,可回收该晶圆(如返回到几个阶段之前的先前阶段重新使用该晶圆)。在任何状况下,可暂停对已有缺陷的层的晶圆执行进一步制造,以节省再次处理此有缺陷的晶圆所需的费用与时间。
在本发明的测试方法的另一个应用中,高应力梯度向量基准的阈值可为移动的平均值、固定的平均值,或使用任一合适的设定阈值的统计方法来决定。在疑难排解中,在不知道哪个步骤在区域中造成重复缺陷或重复生产不合格产品的状况下,可采取该测试方法。可在制造工艺中的任一步骤插入该测试方法,以帮助指出有问题的步骤或程序。
如果已知一特定步骤不可靠,却仍然为目前使用所需要,本发明的测试方法可在该有问题的步骤后任何合适的时间点合并至制造程序,以直接测试当前最上层,从而在继续进行更多的程序之前,对该晶圆进行评估。借助输入曲率数据以及应力数据的变化(例如从晶圆曲率度量工具)至软件程序,计算需要的(或全部的)有限区域的应力梯度向量与应力梯度向量基准数据,接着比较该应力梯度向量基准与预定高应力梯度基准阈值(可为固定或动态,例如移动的平均值),可使该测试方法完全自动化。于是,如果找到太多有限区域元素高于该阈值,可用该软件中的逻辑判断来决定是否要继续制造该晶圆或是否要因为有缺陷丢弃该晶圆。因为上述的这些优点,在半导体研究、疑难排解、制造工艺以及以上的合并中,本领域技术人员可领会本发明的测试方法的益处以及其他可能的应用。
例如,可借助单一处理器的一组运算(自动地)或借助多个处理器中的分散式计算,用本发明的测试方法进行筛选。在一特定步骤中,在应力梯度向量基准重复超过阈值而被认定为缺陷之后,当评估过该薄膜应力之后,可得到应力梯度向量基准参考值(阈值),并将本发明的测试方法实施于该度量工具以供检验。因此,在一实施例中,例如,可在度量工具中合并或计算本发明的测试方法。可借助离线分析执行比对关系,并且可在建立该关系(缺陷与应力梯度向量基准层级之间的关系)后设定线上筛选。可用以上流程图或者该流程图的变形来决定以及设定缺陷以及应力梯度向量的之间的关系。
例如,使用LPCVD程序在硅化物形成前形成氮化硅层,预定高应力梯度向量基准阈值可为15MPa/mm。在另一例中,使用刷新程序在硅化物形成前在金属层上执行过度退火,预定高应力梯度向量基准阈值可为100MPa/mm。每个案例可有不同的阈值,可在研发中决定这些阈值。
以上已提到本发明的实施例中的测试方式的许多优点。本发明的实施例的测试方法的其他优点还包括(但不限定于此):
·晶圆薄膜应力一致性评估;以及
·最上层及最下层薄膜应力差的影响评估(例如两层之间的应力梯度差所造成的附着力及微细构造的可靠度问题)。
本发明虽以较佳实施例公开如上,然而所公开内容并非用以限定本发明的范围,任何本领域技术人员在不脱离本发明的精神和范围条件下,应可做一定的改动与修改,因此本发明的保护范围应以所附权利要求范围为准。

Claims (14)

1. 一种在半导体制造工艺中测试晶圆的方法,包括以下步骤:
在装置结构中形成当前最上层,以在上述晶圆上形成集成电路晶片;
在形成上述当前最上层之后,收集晶圆的应力数据,上述应力数据是由多个晶圆曲率变化量推出的;
计算有限区域集合中每一区域的应力梯度向量,其中上述有限区域集合包括多个有限区域;
计算上述有限区域集合中每一区域的每一应力梯度向量的基准;以及
找出具有上述应力梯度向量基准大于预定高应力梯度向量基准阈值的上述有限区域。
2. 如权利要求1所述的在半导体制造工艺中测试晶圆的方法,其中上述应力数据包括:
上述晶圆上的上述有限区域集合中每一区域的x方向应力与y方向应力,上述x方向应力与y方向应力均是由上述有限区域集合的每一区域的x方向晶圆曲率变化量以及上述有限区域集合的每一区域的y方向晶圆曲率变化量推导得出,其中xy平面沿着上述晶圆的最上表面,以及其中上述x方向垂直于上述y方向;以及
上述有限区域集合中每一区域在上述xy平面的xy平面剪切应力,上述xy平面剪切应力是由xy平面晶圆曲率变化量推导得出,其中上述xy平面晶圆曲率变化量是上述有限区域集合中每一区域在上述xy平面的晶圆扭转的变化量。
3. 如权利要求1所述的在半导体制造工艺中测试晶圆的方法,还包括如果具有大于上述预定高应力梯度向量基准阈值的应力梯度向量的上述有限区域的数量大于预定阈值,则判断上述晶圆有缺陷。
4. 如权利要求1所述的在半导体制造工艺中测试晶圆的方法,其中上述预定高应力梯度向量基准阈值是基于在上述晶圆的上述有限区域的平均应力梯度向量基准。
5. 如权利要求1所述的在半导体制造工艺中测试晶圆的方法,其中上述预定高应力梯度向量基准阈值是基于已测试的晶圆的特定集合的移动平均应力梯度向量基准。
6. 一种测试晶圆的方法,包括以下步骤:
在上述晶圆上形成当前最上层;
在形成上述当前最上层之后,收集晶圆的应力数据,上述应力数据推导自多个晶圆曲率变化量;
计算有限区域集合中每一区域的应力梯度向量,其中上述有限区域集合包括多个有限区域;以及
基于上述应力梯度向量,评估形成上述当前最上层的步骤。
7. 如权利要求6所述的测试晶圆的方法,其中上述应力数据包括:
上述晶圆上的上述有限区域集合中每一区域的x方向应力与y方向应力,上述x方向应力与y方向应力均是由上述有限区域集合中每一区域的x方向晶圆曲率变化量以及上述有限区域集合中每一区域的y方向晶圆曲率变化量推导得出,其中xy平面是沿着上述晶圆的最上表面,而其中上述x方向垂直于上述y方向;以及
上述限区域集合中每一区域在上述xy平面上的xy平面剪切应力,上述xy平面剪切应力是由xy平面晶圆曲率变化量推导得出,其中上述xy平面晶圆曲率变化量是上述有限区域集合中每一区域在上述xy平面的晶圆扭转的变化量。
8. 如权利要求6所述的测试晶圆的方法,还包括:
计算上述有限区域集合中每一区域的每一应力梯度向量的基准;以及
基于上述应力梯度向量基准,评估形成上述当前最上层的步骤。
9. 如权利要求8所述的测试晶圆的方法,其中包括基于上述应力梯度向量基准判断高应力梯度向量基准阈值,以在制造工艺中测试使用。
10. 如权利要求8所述的测试晶圆的方法,其中上述预定高应力梯度向量基准阈值是基于上述晶圆的上述有限区域的平均应力梯度向量基准。
11. 如权利要求8所述的测试晶圆的方法,其中上述预定高应力梯度向量基准阈值是基于已测试的晶圆的特定集合的移动平均应力梯度向量基准。
12. 一种在半导体制造工艺中找出发生缺陷的原因的方法,包括:
在半导体制造程序中,在多个有可能发生缺陷的步骤之后测试晶圆,每一测试包括:
在测试当前最上层的形成之后,收集晶圆的应力数据,上述应力数据是由多个晶圆曲率变化量推导得出;
计算有限区域集合中每一区域的应力梯度向量,其中上述有限区域集合包括多个有限区域;
计算上述有限区域集合中每一区域的每一应力梯度向量的基准;
找出具有大于预定高应力梯度向量基准阈值的上述应力梯度向量基准的上述有限区域;以及
针对给定的层判断哪一个可能发生缺陷的步骤造成上述晶圆的上述应力梯度向量基准高于上述预定高应力梯度向量基准阈值。
13. 如权利要求12所述的在半导体制造工艺中找出发生缺陷的原因的方法,其中上述预定高应力梯度向量基准阈值是基于上述晶圆的上述有限区域的平均应力梯度向量基准。
14. 如权利要求12所述的在半导体制造工艺中找出发生缺陷的原因的方法,其中上述预定高应力梯度向量基准阈值是基于已测试的晶圆的特定集合的移动平均应力梯度向量基准。
CNA200710137155XA 2007-02-16 2007-07-30 在半导体制造工艺中测试晶圆及找出产生缺陷原因的方法 Pending CN101246831A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/707,662 US7805258B2 (en) 2007-02-16 2007-02-16 System and method for film stress and curvature gradient mapping for screening problematic wafers
US11/707,662 2007-02-16

Publications (1)

Publication Number Publication Date
CN101246831A true CN101246831A (zh) 2008-08-20

Family

ID=39707026

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710137155XA Pending CN101246831A (zh) 2007-02-16 2007-07-30 在半导体制造工艺中测试晶圆及找出产生缺陷原因的方法

Country Status (2)

Country Link
US (1) US7805258B2 (zh)
CN (1) CN101246831A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194723A (zh) * 2010-02-26 2011-09-21 格罗方德半导体公司 通过施加机械应力到晶粒接触以评估复杂半导体器件的金属堆叠完整性
CN102110584B (zh) * 2009-12-24 2012-09-26 中芯国际集成电路制造(上海)有限公司 一种获得生产线新产品基准产品良率方法
CN109273378A (zh) * 2018-09-20 2019-01-25 长江存储科技有限责任公司 平衡晶圆弯曲度分布的方法
WO2021088027A1 (en) * 2019-11-08 2021-05-14 Yangtze Memory Technologies Co., Ltd. Automatic assessment method and assessment system thereof for yield improvement
CN113092981A (zh) * 2019-12-23 2021-07-09 长鑫存储技术有限公司 晶圆数据检测方法及系统、存储介质及测试参数调整方法
WO2022052592A1 (zh) * 2020-09-11 2022-03-17 长鑫存储技术有限公司 晶圆缺陷的溯源方法、装置、电子设备及计算机可读介质
US11927544B2 (en) 2020-09-11 2024-03-12 Changxin Memory Technologies, Inc. Wafer defect tracing method and apparatus, electronic device and computer readable medium

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7853429B2 (en) * 2007-04-23 2010-12-14 Kla-Tencor Corporation Curvature-based edge bump quantification
US8756546B2 (en) 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US8650512B1 (en) 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package
US8765493B2 (en) 2012-11-20 2014-07-01 Ultratech, Inc. Methods of characterizing semiconductor light-emitting devices based on product wafer characteristics
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307680A (en) * 1992-10-21 1994-05-03 The United States Of America As Represented By The Secretary Of Commerce Method and apparatus for visualization of internal stresses in solid non-transparent materials by elastoacoustic technique
US5549003A (en) * 1992-10-21 1996-08-27 The United States Of America As Represented By The Secretary Of Commerce Method and apparatus for visualization of internal stresses in solid non-transparent materials by ultrasonic techniques and ultrasonic computer tomography of stress
US5976993A (en) * 1996-03-28 1999-11-02 Applied Materials, Inc. Method for reducing the intrinsic stress of high density plasma films
EP1390691A2 (en) 2001-05-25 2004-02-25 California Institute Of Technology Determining large deformations and stresses of layered and graded structures to include effects of body forces
US7761278B2 (en) * 2007-02-12 2010-07-20 International Business Machines Corporation Semiconductor device stress modeling methodology

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110584B (zh) * 2009-12-24 2012-09-26 中芯国际集成电路制造(上海)有限公司 一种获得生产线新产品基准产品良率方法
CN102194723A (zh) * 2010-02-26 2011-09-21 格罗方德半导体公司 通过施加机械应力到晶粒接触以评估复杂半导体器件的金属堆叠完整性
CN102194723B (zh) * 2010-02-26 2016-08-17 格罗方德半导体公司 通过施加机械应力到晶粒接触以评估复杂半导体器件的金属堆叠完整性
CN109273378A (zh) * 2018-09-20 2019-01-25 长江存储科技有限责任公司 平衡晶圆弯曲度分布的方法
WO2021088027A1 (en) * 2019-11-08 2021-05-14 Yangtze Memory Technologies Co., Ltd. Automatic assessment method and assessment system thereof for yield improvement
US11480531B2 (en) 2019-11-08 2022-10-25 Yangtze Memory Technologies Co., Ltd. Automatic assessment method and assessment system thereof for yield improvement
CN113092981A (zh) * 2019-12-23 2021-07-09 长鑫存储技术有限公司 晶圆数据检测方法及系统、存储介质及测试参数调整方法
CN113092981B (zh) * 2019-12-23 2022-04-26 长鑫存储技术有限公司 晶圆数据检测方法及系统、存储介质及测试参数调整方法
WO2022052592A1 (zh) * 2020-09-11 2022-03-17 长鑫存储技术有限公司 晶圆缺陷的溯源方法、装置、电子设备及计算机可读介质
US11927544B2 (en) 2020-09-11 2024-03-12 Changxin Memory Technologies, Inc. Wafer defect tracing method and apparatus, electronic device and computer readable medium

Also Published As

Publication number Publication date
US7805258B2 (en) 2010-09-28
US20080199978A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
CN101246831A (zh) 在半导体制造工艺中测试晶圆及找出产生缺陷原因的方法
US7945410B2 (en) Semiconductor device yield prediction system and method
US7386418B2 (en) Yield analysis method
US8161428B2 (en) Method of predicting reliability of semiconductor device, reliability prediction system using the same and storage medium storing program causing computer to execute the same
US7421358B2 (en) Method and system for measurement data evaluation in semiconductor processing by correlation-based data filtering
US7739065B1 (en) Inspection plan optimization based on layout attributes and process variance
US11669957B2 (en) Semiconductor wafer measurement method and system
US20040049722A1 (en) Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device
CN101459095B (zh) 晶圆在线检测方法及在线检测装置
US20080091977A1 (en) Methods and apparatus for data analysis
US20030208286A1 (en) Method for analyzing manufacturing data
CN111653500A (zh) 判断晶圆良率损失的方法
US7760930B2 (en) Translation engine of defect pattern recognition
US20100004775A1 (en) Method and system for defect detection in manufacturing integrated circuits
CN101738400B (zh) 判断晶圆表面重复缺陷的方法及装置
WO2010137463A1 (ja) 検査結果解析方法および検査結果解析装置、異常設備検出方法および異常設備検出装置、上記検査結果解析方法または異常設備検出方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
US20070072315A1 (en) Method and system for reliability similarity of semiconductor devices
Coyette et al. Latent defect screening with visually-enhanced dynamic part average testing
JP3750220B2 (ja) 半導体装置の製造方法
US7421357B2 (en) Inspection data analysis program, inspection tools, review apparatus and yield analysis apparatus
JP5061719B2 (ja) 基板検査装置及び方法
JP2003315415A (ja) 半導体デバイス解析システム
JPH10214870A (ja) 半導体装置の製造方法
Price et al. Application of Inline Defect Part Average Testing (I-PAT) to Reduce Latent Reliability Defect Escapes
US7634127B1 (en) Efficient storage of fail data to aid in fault isolation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080820