JP5061719B2 - 基板検査装置及び方法 - Google Patents
基板検査装置及び方法 Download PDFInfo
- Publication number
- JP5061719B2 JP5061719B2 JP2007135421A JP2007135421A JP5061719B2 JP 5061719 B2 JP5061719 B2 JP 5061719B2 JP 2007135421 A JP2007135421 A JP 2007135421A JP 2007135421 A JP2007135421 A JP 2007135421A JP 5061719 B2 JP5061719 B2 JP 5061719B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- defect
- substrate
- product
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明では、基板処理プロセスを構成する各製造工程を各種条件で実行するために用いる各種の処理装置、例えば成膜装置、酸化・窒化装置、露光装置、エッチング装置、ドーピング装置、洗浄装置等の多数の処理装置について、当該各処理装置のうち、製品検査を要する処理装置を特定し、製品検査を要すると判断された処理装置を用いる製造工程について当該製品検査を行う。即ち本発明は、先ず製品検査を要する処理装置を特定する第1の欠陥検査と、続いて特定された当該処理装置を使用する製造工程について行う仔細な第2の欠陥検査とからなる、言わば2段階の欠陥検査を実行する構成を採る。
更に、多数の処理装置のうち、基板に欠陥が発生する蓋然性の高い処理装置を可及的に確実に特定すべく、以下のように2種類の欠陥発生状態を想定することが好適である。
即ちこの場合、検査用基板に発生した前記欠陥数が予め定められた第1の規格管理値を越えるか否かの第1の判定と、検査用基板に発生した欠陥の位置データを取得し、検査用基板の基板面を複数に分割してなる各領域のうち、欠陥数が予め定められた第2の規格管理値を越えた領域が存在するか否かの第2の判定とを併用し、第1及び第2の規格管理値の少なくとも一方を越えると判定された場合に、当該検査用基板を処理した処理装置について製品検査を要する旨を判断する。
以下、本発明を半導体ウェーハの検査装置に適用した具体的な実施形態について、図面を参照しながら詳細に説明する。
図1は、本実施形態による基板検査装置の概略構成を示す模式図である。
本実施形態の基板検査装置は、複数の製造工程を経て、複数の半導体ウェーハの基板面上にそれぞれ各種のトランジスタやキャパシタ等の素子構造を形成する際に、各半導体ウェーハに発生した欠陥を特定して評価するものである。ここで、製造工程としては、例えば酸化・窒化工程、各種の薄膜形成工程(スパッタ法やCVD法等)、露光工程を含むリソグラフィー工程、エッチング工程、イオン注入工程等を含むドーピング工程、基板洗浄工程等の基板処理プロセスを主な対象とする。
異物検査部101は、例えば半導体ウェーハの基板面の上側左端から検査を開始し、基板面の全面を螺旋状に走査(レーザ光照射)してゆく。
異物検査部101は、レーザ光による半導体ウェーハの基板面全体の走査を完了した段階、例えばレーザ光が下側右端に達した段階で当該検査を終了する。
なお、欠陥装置特定機構2は、構成の簡略化及び処理の迅速化を考慮して、第1の欠陥数判定のみを行う構成、即ち、検査用基板に発生した欠陥数が予め定められた第1の規格管理値を越えた場合に、当該検査用基板を処理した処理装置について製品検査を要する旨を判断するように構成しても良い。
以下、上記のように構成された基板検査装置を用いた基板検査方法について説明する。
図3は、本実施形態による基板検査方法のうち、処理装置毎に欠陥検査を行う第1のステップを工程順に示すフローチャートである。図4は、本実施形態による基板検査方法のうち、第2のステップの一例を工程順に示すフローチャートであり、図5は第2のステップによる製品基板の処理状態等の一例を示す模式図である。
本実施形態では先ず、図3に示すように、基板処理プロセスで使用する複数の処理装置のうち、欠陥発生を引き起こす蓋然性の高い処理装置を特定する、第1のステップを実行する。
即ち先ず、処理装置毎に順次、第1の欠陥数判定部21は、欠陥データ取得部13でカウントされた欠陥数が予め定められた第1の規格管理値を越えるか否かを判定する(ステップS13)
即ち、検査用基板に発生した欠陥数が第1及び第2の規格管理値の少なくとも一方を越えると判定された場合に、当該検査用基板を処理した処理装置について製品検査を要する旨を判断する。
この結果に基づいて、以下で説明するように、製品基板に欠陥が発生する蓋然性の高い製造工程に対して、より仔細な第2のステップを製品基板を用いて実行する。
ここでは、上記した第1のステップにより欠陥発生の蓋然性が高いと判断された処理装置が例えばドライエッチング装置であり、当該ドライエッチング装置を使用する製造工程として、半導体ウェーハにいわゆるダマシン法により配線を形成する製造プロセスにおいて、層間絶縁膜にビア孔及び配線溝を形成する場合について例示する。
即ち、図4及び図5(c)に示すように、図5(b)の状態において、第2のステップを構成するステップS21〜S27を実行する。
ここで例えば、図5(c)に示すように、WF3,WF4については、両者に共通する欠陥分布が基板中央部分に確認できるが、WF1,WF2については確認できない。
ここで、欠陥分布判定部32により共通欠陥分布があると判定された場合にはステップS25へ進み、共通欠陥分布がないと判定された場合にはこの基板検査工程を終了する。図5(c)には、例えば中央部分に小円状の欠陥を示すデータを有するテンプレート105bに対応する共通欠陥分布が存する場合を例示する。
このとき、当該ロットを構成する各製品基板において、共通欠陥分布に対応する欠陥が認められる製品基板については当該識別番号を付与しておき、共通欠陥分布に対応する欠陥が認められない製品基板については当該識別番号を付与しない。図5(c)には、当該ロットを構成する全ての製品基板WF1〜WF4に共通して識別番号が付与された場合を例示する。
そして、所定の発生原因データと一致すると判断された場合には、当該ロットを構成する製品基板は、当該発生原因データに対応する発生原因により、当該共通欠陥が生じたと判断されることになる。
各ロットが例えば25枚の製品基板からなり、縦型処理炉に例えば5ロットが収容される場合について例示する。ここで、例えば5ロットのうち最上位のロットのみに欠陥が発生した場合、第2のステップにより、最上位のロットを構成する各製品基板に欠陥発生が確認され、他のロットを構成する各製品基板には欠陥は確認されない。このような欠陥発生態様であれば、データベース106の装置情報との照合により、縦型処理炉の使用によって実際に最上位のロットのみに欠陥が発生することを確実に認識できる。
上述した本実施形態による基板検査装置を構成する各構成要素(検査部11、外観検査部12、及びデータベース105,106を除く)等の機能は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。同様に、基板検査方法の各ステップ(図3のステップS11〜S16、図4のステップS21〜S27等)は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
前記欠陥を検査する欠陥検査装置と、
前記各処理装置について、前記欠陥検査装置により行われた欠陥検査の結果から、前記処理装置毎に製品検査を要するか否かを判断する欠陥装置特定機構と、
前記陥装置特定機構により前記製品検査を要すると判断された前記処理装置を用いる前記製造工程について、当該製品検査を行う製品検査機構と
を含むことを特徴とする基板検査装置。
検査用基板に発生した前記欠陥数が予め定められた第1の規格管理値を越えるか否かを判定する第1の欠陥数判定部と、
前記検査用基板に発生した前記欠陥の位置データを取得し、前記検査用基板の基板面を複数に分割してなる各領域のうち、前記欠陥数が予め定められた第2の規格管理値を越えた前記領域が存在するか否かを判定する第2の欠陥数判定部と、
第1及び第2の規格管理値の少なくとも一方を越えると判定された場合に、当該検査用基板を処理した前記処理装置について前記製品検査を要する旨を判断する製品検査判断部と
を含むことを特徴とする付記1に記載の基板検査装置。
複数の前記製品基板のうち所期枚数の前記製品基板について、当該各製品基板の基板面における前記欠陥の位置データを重畳する欠陥データ重畳部と、
重畳された前記位置データにおける所期の欠陥分布の有無を判定する欠陥分布判定部と、
前記欠陥分布判定部により認められた前記欠陥分布に識別番号を付与する欠陥分布判定部と、
前記所期枚数の前記製品基板毎に、前記識別番号に対応する前記欠陥の有無を判定する欠陥判定部と
を含むことを特徴とする付記1〜3のいずれか1項に記載の基板検査装置。
前記各処理装置のうち、製品検査を要する前記処理装置を特定する第1のステップと、
前記第1のステップにより前記製品検査を要すると判断された前記処理装置を用いる前記製造工程について、当該製品検査を行う第2のステップと
を含むことを特徴とする基板検査方法。
前記処理装置毎に検査用基板を用い、前記各検査用基板の基板面上の前記欠陥を検査するステップと、
前記各欠陥検査の結果に基づいて、前記処理装置毎に前記製品検査を要するか否かを判断するステップと
を含むことを特徴とする付記10に記載の基板検査方法。
前記検査用基板に発生した前記欠陥数が予め定められた第1の規格管理値を越えるか否かを判定するステップと、
前記検査用基板に発生した前記欠陥の位置データを取得し、前記検査用基板の基板面を複数に分割してなる各領域のうち、前記欠陥数が予め定められた第2の規格管理値を越えた前記領域が存在するか否かを判定するステップと、
第1及び第2の規格管理値の少なくとも一方を越えると判定された場合に、当該検査用基板を処理した前記処理装置について前記製品検査を要する旨を判断するステップと
を含むことを特徴とする付記11に記載の基板検査方法。
前記各製品基板の基板面上の前記欠陥を検査するステップと、
前記製品基板毎に、前記欠陥検査により特定された前記欠陥の当該基板面における位置データを取得するステップと、
複数の前記製品基板のうち所期枚数の前記製品基板について、当該各製品基板の前記位置データを重畳するステップと、
重畳された前記位置データにおける所期の欠陥分布の有無を判定するステップと、
認められた前記欠陥分布に識別番号を付与するステップと、
前記所期枚数の前記製品基板毎に、前記識別番号に対応する前記欠陥の有無を判定するステップと
を含むことを特徴とする付記10〜13のいずれか1項に記載の基板検査方法。
前記各処理装置のうち、製品検査を要する前記処理装置を特定する第1のステップと、
前記第1のステップにより前記製品検査を要すると判断された前記処理装置を用いる前記製造工程について、当該製品検査を行う第2のステップと
をコンピュータに実行させるためのプログラム。
2 欠陥装置特定機構
3 製品検査機構
11 検査部
12 外観検査部
13 欠陥データ取得部
21 第1の欠陥数判定部
22 第2の欠陥数判定部
23 製品検査判断部
31 欠陥データ重畳部
32 欠陥分布判定部
33 識別番号付与部
34 欠陥判定部
35 欠陥原因特定部
36 装置稼動判定部
105,106 データベース
105a,105b,105c テンプレート
101 異物検査部
102 電気的検査部
103 合せ検査部
104 膜厚検査部
Claims (6)
- 複数の処理装置を用いた複数の製造工程を経て、複数の製品基板の基板面上にそれぞれ素子構造を形成する際に、前記基板面上に発生した欠陥の原因となる前記各処理装置の工程異常を特定する基板検査装置であって、
前記製品基板の基板面上に発生した欠陥及び検査用基板の基板面上に発生した欠陥を検査する欠陥検査装置と、
前記各処理装置で処理された前記検査用基板のそれぞれについて、前記欠陥検査装置により行われた欠陥検査の結果から、前記処理装置毎に製品検査を要するか否かを判断する欠陥装置特定機構と、
前記欠陥装置特定機構により前記製品検査を要すると判断された前記処理装置を用いる前記製造工程について、当該製品検査を行う製品検査機構と
を含むことを特徴とする基板検査装置。 - 前記欠陥装置特定機構は、
検査用基板に発生した前記欠陥の数が予め定められた第1の規格管理値を越えるか否かを判定する第1の欠陥数判定部と、
前記検査用基板に発生した前記欠陥の位置データを取得し、前記検査用基板の基板面を複数に分割してなる各領域のうち、前記欠陥の数が予め定められた第2の規格管理値を越えた前記領域が存在するか否かを判定する第2の欠陥数判定部と、
第1及び第2の規格管理値の少なくとも一方を越えると判定された場合に、当該検査用基板を処理した前記処理装置について前記製品検査を要する旨を判断する製品検査判断部と
を含むことを特徴とする請求項1に記載の基板検査装置。 - 前記製品検査機構は、
複数の前記製品基板のうち所期枚数の前記製品基板について、当該各製品基板の基板面における前記欠陥の位置データを重畳する欠陥データ重畳部と、
重畳された前記位置データにおける所期の欠陥分布の有無を判定する欠陥分布判定部と、
前記欠陥分布判定部により認められた前記欠陥分布に識別番号を付与する識別番号付与部と、
前記所期枚数の前記製品基板毎に、前記識別番号に対応する前記欠陥の有無を判定する欠陥判定部と
を含むことを特徴とする請求項1又は2に記載の基板検査装置。 - 前記欠陥分布判定部は、各種の前記欠陥分布を示す複数のテンプレートを有しており、重畳された前記位置データと前記テンプレートとを照合させて、両者が一致するか否かを判断することにより、当該テンプレートに対応した前記欠陥分布の有無を判定することを特徴とする請求項3に記載の基板検査装置。
- 複数の処理装置を用いた複数の製造工程を経て、複数の製品基板の基板面上にそれぞれ素子構造を形成する際に、前記基板面上に発生した欠陥の原因となる前記各処理装置の工程異常を特定する基板検査方法であって、
前記各処理装置で処理された検査用基板のそれぞれについて、基板面上の欠陥を検査した結果に基づいて、製品検査を要する前記処理装置を特定する第1のステップと、
前記第1のステップにより前記製品検査を要すると判断された前記処理装置を用いる前記製造工程について、当該製品検査を行う第2のステップと
を含むことを特徴とする基板検査方法。 - 複数の処理装置を用いた複数の製造工程を経て、複数の製品基板の基板面上にそれぞれ素子構造を形成する際に、前記基板面上に発生した欠陥の原因となる前記各処理装置の工程異常を特定するに際して、
前記各処理装置で処理された検査用基板のそれぞれについて、基板面上の欠陥を検査した結果に基づいて、製品検査を要する前記処理装置を特定する第1のステップと、
前記第1のステップにより前記製品検査を要すると判断された前記処理装置を用いる前記製造工程について、当該製品検査を行う第2のステップと
をコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007135421A JP5061719B2 (ja) | 2007-05-22 | 2007-05-22 | 基板検査装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007135421A JP5061719B2 (ja) | 2007-05-22 | 2007-05-22 | 基板検査装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294055A JP2008294055A (ja) | 2008-12-04 |
JP5061719B2 true JP5061719B2 (ja) | 2012-10-31 |
Family
ID=40168504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007135421A Expired - Fee Related JP5061719B2 (ja) | 2007-05-22 | 2007-05-22 | 基板検査装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5061719B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218570A (ja) * | 2008-02-15 | 2009-09-24 | Fujitsu Microelectronics Ltd | 欠陥管理システム及び欠陥管理方法 |
JP2023090246A (ja) * | 2021-12-17 | 2023-06-29 | 株式会社日立製作所 | 半導体デバイス管理システム及び半導体デバイス管理方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10173021A (ja) * | 1996-12-12 | 1998-06-26 | Mitsubishi Electric Corp | 製造ライン解析方法及び製造ライン解析装置 |
JPH1145919A (ja) * | 1997-07-24 | 1999-02-16 | Hitachi Ltd | 半導体基板の製造方法 |
JP3913715B2 (ja) * | 2003-06-18 | 2007-05-09 | 株式会社東芝 | 不良検出方法 |
-
2007
- 2007-05-22 JP JP2007135421A patent/JP5061719B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008294055A (ja) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107004060B (zh) | 用于半导体制造工艺的经改进工艺控制技术 | |
US8995748B2 (en) | Defect image processing apparatus, defect image processing method, semiconductor defect classifying apparatus, and semiconductor defect classifying method | |
US7805258B2 (en) | System and method for film stress and curvature gradient mapping for screening problematic wafers | |
JPH09180976A (ja) | 不良分析のフィードバックによる半導体製造工程の制御方法 | |
JP6057522B2 (ja) | 欠陥検査方法 | |
TW201712774A (zh) | 診斷半導體晶圓之方法以及系統 | |
US20090226078A1 (en) | Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate | |
JP5061719B2 (ja) | 基板検査装置及び方法 | |
US20070038325A1 (en) | Methods for detecting structure dependent process defects | |
JP4983006B2 (ja) | 基板検査装置及び方法 | |
TWI758533B (zh) | 設計關鍵性分析擴充之製程窗合格取樣 | |
JP4346537B2 (ja) | 表面検査装置および表面検査方法 | |
JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
JP2009206295A (ja) | 半導体欠陥検査装置、および半導体欠陥検査方法 | |
JP2012015410A (ja) | 不良解析方法、不良解析装置 | |
JP2007165930A (ja) | 電子デバイスの品質管理方法および電子デバイスの品質管理システム | |
JP2009218570A (ja) | 欠陥管理システム及び欠陥管理方法 | |
US6944573B2 (en) | Method and apparatus for the analysis of scratches on semiconductor wafers | |
KR20070067253A (ko) | 미세 회로 패턴을 갖는 반도체 제조에서의 이미지 인식방법 | |
JP5015227B2 (ja) | 欠陥解析方法、プログラム及び電子デバイスの製造方法 | |
KR100819094B1 (ko) | 반도체 메모리 디바이스 제조를 위한 글로벌 매칭 방법 | |
JP2005044840A (ja) | 検査データの解析プログラム、検査装置、レビュー装置、歩留り解析装置 | |
JP4633349B2 (ja) | 電子デバイスを製造するための欠陥解析方法及びそのプログラム | |
JP2011029321A (ja) | 基板検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5061719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |