KR20160010348A - 유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법 - Google Patents
유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법 Download PDFInfo
- Publication number
- KR20160010348A KR20160010348A KR1020150100895A KR20150100895A KR20160010348A KR 20160010348 A KR20160010348 A KR 20160010348A KR 1020150100895 A KR1020150100895 A KR 1020150100895A KR 20150100895 A KR20150100895 A KR 20150100895A KR 20160010348 A KR20160010348 A KR 20160010348A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode plate
- dielectric film
- capacitance
- test
- upper electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
- G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
- G01B7/08—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness using capacitive means
- G01B7/085—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness using capacitive means for measuring thickness of coating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법에 관한 것으로서， 상기 구조는 제 1 테스트 패드와 연결되는 제 1 돌출부분을 구비하는 상 극판； 제 2 테스트 패드와 연결되는 제 2 돌출부분을 구비하는 하 극판을 포함하며, 모니터링 유전체 막은 상기 상 극판과 하 극판사이에 배치되며， 극판의 돌출부분이 다른 극판의 임의의 부분과 겹치지 않도록 상기 상 극판과 상기 하 극판이 배치되어 있다. 본 발명은 이상적인 커패시턴스 값을 획득할 수 있으며， 모니터유전체 막 두께를 정밀히 모니터링할 수 있는 유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법을 제공한다.
Description
본 발명은 커패시턴스 테스트 분야에 관한 것으로, 보다 상세하게는, 유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법에 관한 것이다.
디스플레이 제조 과정에 있어서, 매개 공정의 처리결과가 합격되는 것인지 또는 처리 결과가 바람직한 것인지를 확인하기 위하여 소자 혹은 구조의 두께, 저항, 밀집도, 오염도, 임계 크기 및 전자 특성 등을 측정하여야 한다. 이러한 측정과정에 있어서 소자의 파손을 방지하기 위하여, 패널의 소정부분에 테스트 소자 그룹（TEG）패턴을 형성하여，실제적으로 수행되는 처리조건과 동일한 조건하에서 처리한 후, TEG 패턴의 측정을 통해 해당되는 처리 및 소자의 특성을 평가한다.
디스플레이 제조 과정에 있어서 실리콘 질화막, 실리카막，감광막 등의 여러차의 성막(막 형성)과정이 필요하며 막 두께의 적합여부는 디스플레이의 최종성능에 매우 큰 영향이 있으므로, 막 두께의 모니터링은 극히 중요한 과정이다. 막 두께의 모니터링 방법으로서 일반적으로 커패시턴스 테스트 방법 등이 사용되며， 즉 커패시턴스 구조를 형성하여，측정할 막을 유전체 막으로서 상 극판과 하 극판사이에 형성하며，유전체 막의 유전율은 일정한 것이므로, 측정된 커패시턴스를 통해 막 두께를 결정할 수 있다. 커패시턴스 값이 작을 경우，유전체 막이 비교적 두꺼우며， 커패시턴스 값이 클 경우， 유전체 막이 비교적 얇은 것이다. 상기 테스트 과정에서 커패시턴스 구조는 테스트 결과의 정확도에 직접적인 영향을 미치며，따라서 막 두께의 모니터링에 영향을 주게 된다.
도1은 종래기술의 커패시턴스 테스트 구조를 나타내는 모식도이며, 도1에 도시된 바와 같이, 상 극판2와 하 극판1은 겹치도록 배치되어 있으며， 모니터링 유전체 막은 상 극판과 하 극판의 겹친 부분3에 형성된다. 면적이 a×a인 유전체 막의 측정이 필요할 경우， 겹친 부분3의 면적이 a×a로 되게 하며， 테스트 신호를 입력하기 위하여， 상 극판2는 제 1 테스트 패드4와 연결되는 돌출부분2-1을 구비하며， 하 극판1도 제 2 테스트 패드와 연결되는 돌출부분1-1을 구비한다. 상 극판2의 돌출부분2-1과 하 극판1은 x×y 면적의 겹친 부분이 존재하므로， 실질적으로 측정되는 커패시턴스 값은 C=ε×（a×a+x×y）/d 이다. 때문에 ε×x×y/d 만큼 커패시턴스 값이 더 커지게 되어， 테스트 결과에 영향을 미치며， 따라서 유전체 막 두께의 모니터링에 영향을 주게 된다.
따라서 현재로서는 유전체 막 두께를 정확히 모니터링 할 수 있는 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법이 요구되고 있다.
본 발명의 목적은 이상적인 커패시턴스 값을 획득하여 유전체 막 두께를 정밀히 모니터링할 수 있는 유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은 다음과 같은 기술방안을 구비한다.
유전체 막 두께 모니터링용 커패시턴스 테스트 구조에 있어서，제 1 테스트 패드와 연결되는 제 1 돌출부분을 구비하는 상 극판；제 2 테스트 패드와 연결되는 제 2 돌출부분을 구비하는 하 극판을 포함하며；모니터링 유전체 막은 상기 상 극판과 하 극판 사이에 배치되며，극판의 돌출부분이 다른 극판의 임의의 부분과 겹치지 않도록 상기 상 극판과 상기 하 극판이 배치되어 있다.
여기서， 상기 상 극판과 하 극판이 엇갈리게 겹치도록 배치되어 있다.
여기서， 상기 모니터링 유전체 막이 상 극판과 하 극판의 겹친 부분에 배치되어 있다.
여기서， 상기 상 극판과 하 극판의 형상은 사각형이다.
여기서， 상기 유전체 막의 유전율은 일정한 것이다.
또한 본 발명은, 하 극판의 제 2 돌출부분을 통해 제 2 테스트 패드와 연결되는 하 극판을 배치하는 단계, 상기 하 극판위에 모니터링 유전체 막을 형성하는 단계, 상기 상 극판의 제 1 돌출부분이 제 1 테스트 패드와 연결되도록 상기 유전체 막 위에 상 극판을 배치하되，극판의 돌출부분이 다른 극판의 임의의 부분과 겹치지 않도록 상기 상 극판과 상기 하 극판을 배치하는 단계를 포함하며; 상기 제 1 테스트 패드와 제 2 테스트 패드에 신호를 입력하여 커패시턴스 테스트를 진행하여，유전체 막 두께를 모니터링하는 유전체 막 두께 모니터링용 커패시턴스 테스트 방법을 제공한다.
여기서， 상기 상 극판과 하 극판이 엇갈리게 겹치도록 배치한다.
여기서， 상기 모니터링 유전체 막을 상 극판과 하 극판의 겹친 부분에 배치한다.
여기서， 상기 상 극판과 하 극판의 형상은 사각형이다.
여기서， 상기 유전체 막의 유전율은 일정한 것이다.
본 발명은 이상적인 커패시턴스 값을 획득할 수 있으며， 실제 공정에 더욱 접근한 실질적인 데이터를 획득하여 모니터링 유전체 막 두께를 정밀히 모니터링할 수 있는 유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법을 제공한다.
도 1은 종래기술에 따른 커패시턴스 테스트 구조 모식도이다.
도 2는 본 발명의 구체적인 실시예에 따른 커패시턴스 테스트 구조 모식도이다.
도 2는 본 발명의 구체적인 실시예에 따른 커패시턴스 테스트 구조 모식도이다.
이하, 도면 및 실시예를 참조하여 본 발명을 또한 상세히 설명하기로 한다. 이하에서 기술하는 구체적인 실시예는 단지 본 발명에 대한 설명일 뿐 본 발명의 실시예를 한정하는 것이 아님을 이해해야 한다. 또한, 설명의 편의를 위하여 도면에는 본 발명에 관련된 부분만 표시되어 있으며 전체적인 구조가 표시되어 있지 않다.
본 발명의 실시예에 따른 유전체 막 두께 모니터링용 커패시턴스 테스트 구조의 모식도는 도2에 도시되어 있다. 상기 구조는, 제 1 테스트 패드401와 연결되는 제 1 돌출부분201-1을 구비하는 상 극판201； 제 2 테스트 패드(501)와 연결되는 제 2 돌출부분101-1을 구비하는 하 극판101을 포함하며, 극판의 돌출부분이 다른 극판의 임의의 부분과 겹치지 않도록 상기 상 극판과 상기 하 극판이 배치되어 있다.
도2를 참조하여 알 수 있다시피， 상 극판과 하 극판은 겹치도록 배치되어 있으며， 겹친 부분의 길이와 너비가 모두 a이며， 이는 가설정한 수치 일 뿐， 실질적으로 테스트 필요에 의해 겹친 부분의 길이와 너비를 자유롭게 설정할 수 있다. 예를 들면, 면적이 a×b인 유전체 막에 대한 커패시턴스 테스트가 필요한 경우， 극판의 겹친 부분의 길이를 a로 설정하고 너비를 b로 설정할 수 있다. 동시에 상 극판과 하 극판의 형상을 자유롭게 설정할 수 있으나， 공정의 편의성 및 위치(공간) 절감을 고려하여， 일반적으로 상 극판과 하 극판을 사각 형태로 설정하는 것이 바람직하다.
테스트를 진행할 시， 모니터링 유전체 막을 상 극판과 하 극판이 겹치는 부분에만 배치한다. 제 1 테스트 패드401 및 제 2 테스트 패드501를 통해 테스트 신호가 입력될 경우， 측정된 커패시턴스 값은 C=ε×a×a/d이며， 여기서, ε는 유전율을 표시하며 a×a는 커패시턴스 구조의 면적을 표시한다. 상기 면적은 테스트에 필요한 이상적인 면적과 일치하며， d는 두개 극판사이의 거리를 가리키며， 즉 모니터링 유전체 막 두께를 표시한다. 모니터링 유전체 막의 유전율은 일정한 것으로 변화되지 않으므로， 측정된 커패시턴스 값에 의해 유전체 막 두께를 반영할 수 있으며， 유전체 막 두께를 모니터링하는 목적을 달성할 수 있다. 또한, 상기의 테스트 면적과 요구되는 이상적인 면적이 일치하여，실제 공정에 더욱 접근한 실질적인 데이터를 획득할 수 있어， 유전체 막 두께를 정밀하게 모니터링 할 수 있다.
상기 내용으로부터 알 수 있다시피， 극판의 돌출부분이 다른 극판의 임의의 부분과 겹치지 않으므로， 겹친 부분의 면적을 테스트가 필요한 막 두께의 면적으로서 설정할 수 있으며， 이로 인해 필요한 커패시턴스를 정확히 측정할 수 있다. 따라서， 오차가 발생하지 않도록 유전체 막 두께를 정밀히 모니터링 할 수 있다.
본 발명의 다른 한 실시예에 따른 유전체 막 두께 모니터링용 커패시턴스 테스트 방법은， 하 극판의 제 2 돌출부분101-1이 제 2 테스트 패드501와 연결되는 하 극판101을 배치하는 단계； 상기 하 극판위에 모니터링 유전체 막을 형성하는 단계； 상 극판의 돌출부분201-1이 제 1 테스트 패드401와 연결되도록 상기 유전체 막 위에 상 극판201을 배치하며， 극판의 돌출부분이 다른 극판의 임의의 부분과 겹치지 않도록， 상기 상 극판과 상기 하 극판을 배치하는 단계를 포함하며, 상기 제 1 테스트 패드와 제 2 테스트 패드에 신호를 입력하여， 커패시턴스 테스트를 진행하며， 따라서 유전체 막 두께를 모니터링할 수 있다.
상기 기술한 내용은 본 발명의 바람직한 실시예 및 기술원리 일 뿐이다. 본 기술분야의 당업자는， 본 발명이 상기 특정된 실시예에 한정되지 아니함을 이해할 것이며，본 기술분야의 당업자는 본 발명의 보호범위를 벗어나지 않는 상황하에서 각 종 명확한 변화, 재조정, 대체를 진행할 수 있다. 따라서, 상기 실시예를 통하여 본 발명에 대해 상세히 설명하였지만 본 발명은 상기 실시예에 한정되지 않는다. 본 발명은 본 발명의 사상을 벗어나지 아니한 더욱 많은 다른 균등 실시예를 포함할 수 있으며 본 발명의 범위는 첨부한 특허청구의 범위에 의해 결정된다.
1: 하 극판
1-1: 하 극판의 돌출부분
2: 상 극판
2-1: 상 극판의 돌출부분
3: 상 극판과 하 극판의 겹치는 부분
4: 제 1 테스트 패드
5: 제 2 테스트 패드
101: 하 극판
101-1: 하 극판의 돌출부분
201: 상 극판
201-1: 상 극판의 돌출부분
301: 상 극판과 하 극판의 겹치는 부분
401: 제 1 테스트 패드
501: 제 2 테스트 패드
1-1: 하 극판의 돌출부분
2: 상 극판
2-1: 상 극판의 돌출부분
3: 상 극판과 하 극판의 겹치는 부분
4: 제 1 테스트 패드
5: 제 2 테스트 패드
101: 하 극판
101-1: 하 극판의 돌출부분
201: 상 극판
201-1: 상 극판의 돌출부분
301: 상 극판과 하 극판의 겹치는 부분
401: 제 1 테스트 패드
501: 제 2 테스트 패드
Claims (2)
- 유전체 막 두께 모니터링용 커패시턴스 테스트 구조에 있어서，
상기 커패시턴스 테스트 구조는,
제 1 돌출부분을 구비하는 상 극판과,
상기 상 극판과 엇갈리게 겹치도록 배치되며, 제 2 돌출부분을 구비하는 하 극판과,
상기 상 극판의 제 1 돌출부분과 연결되는 제 1 테스트 패드와,
상기 하 극판의 상기 제 2 돌출부분과 연결되는 제 2 테스트 패드를 포함하며,
상기 제 1 테스트 패드와 제 2 테스트 패드중의 하나가 테스트 신호 입력에 사용되며， 다른 하나는 테스트 신호 출력에 사용되며；
상기 상 극판의 제 1 돌출부분 혹은 하 극판의 제 2 돌출부분이 다른 극판의 임의의 부분과 겹치지 않도록 상기 상 극판과 하 극판이 배치되어 있고,
모니터링 유전체 막은 상 극판과 하 극판의 겹친 부분에 배치되어 있고,
상기 유전체 막의 유전율이 일정한 것을 특징으로 하는
커패시턴스 테스트 구조.
- 유전체 막 두께 모니터링용 커패시턴스 테스트 방법에 있어서，
상기 커패시턴스 테스트 방법은,
제 2 돌출부분을 구비하는 하 극판을 배치하는 단계와,
상기 하 극판위에 유전체 막을 형성하는 단계와,
상 극판과 상기 하 극판이 엇갈리게 겹치도록 배치되며， 제 1 돌출부분을 구비하는 상기 상 극판을 상기 유전체 막 위에 배치하는 단계와,
상기 상 극판의 제 1 돌출부분과 연결되는 제 1 테스트 패드를 배치하는 단계와,
상기 하 극판의 제 2 돌출부분과 연결되는 제 2 테스트 패드를 배치하는 단계를 포함하며,
상기 상 극판 혹은 상기 하 극판의 돌출부분이 다른 극판의 임의의 부분과 겹치지 않도록 상기 상 극판과 하 극판을 배치하며,
상기 제 1 테스트 패드와 제 2 테스트 패드중의 하나에 신호가 입력되며， 다른 하나로부터 신호가 출력되어， 상기 유전체 막의 커패시턴스 테스트를 진행하여， 유전체 막 두께를 모니터링하며,
상기 유전체 막의 유전율이 일정한 것을 특징으로 하는
커패시턴스 테스트 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410345591.6 | 2014-07-18 | ||
| CN201410345591.6A CN105336729A (zh) | 2014-07-18 | 2014-07-18 | 一种用于监控介质膜厚的测试电容结构及测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160010348A true KR20160010348A (ko) | 2016-01-27 |
Family
ID=55271819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150100895A KR20160010348A (ko) | 2014-07-18 | 2015-07-16 | 유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2016025355A (ko) |
| KR (1) | KR20160010348A (ko) |
| CN (1) | CN105336729A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107153136A (zh) * | 2017-05-11 | 2017-09-12 | 王若茗 | 一种叠层式电容器组试验装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102426440B1 (ko) | 2016-09-01 | 2022-07-29 | 제이에스알 가부시끼가이샤 | 기재 표면의 선택적 수식 방법 및 조성물 |
| WO2018043305A1 (ja) | 2016-09-01 | 2018-03-08 | Jsr株式会社 | 基材表面の選択的修飾方法及び組成物 |
| KR20190117523A (ko) | 2017-02-27 | 2019-10-16 | 제이에스알 가부시끼가이샤 | 기재 표면의 선택적 수식 방법 |
| JP7136182B2 (ja) | 2018-02-28 | 2022-09-13 | Jsr株式会社 | 基材表面の修飾方法、組成物及び重合体 |
| CN114695317A (zh) * | 2020-12-28 | 2022-07-01 | 无锡华润上华科技有限公司 | 一种浮置源极接触刻蚀工艺的测试结构以及监控方法 |
| CN113658939B (zh) * | 2021-08-12 | 2023-10-03 | 长鑫存储技术有限公司 | 半导体基板及其测试方法 |
| CN115655094B (zh) * | 2022-11-02 | 2024-03-29 | 北京工业大学 | 一种不等极板面积的角位移测量电容传感器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040054426A (ko) * | 2002-12-18 | 2004-06-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 절연막 두께를 측정하는 테스트 패턴 및방법 |
| MY140780A (en) * | 2004-10-11 | 2010-01-15 | Silterra Malaysia Sdn Bhd | Via etch monitoring |
| GB2481002B (en) * | 2010-06-04 | 2015-01-14 | Plastic Logic Ltd | Determining layer thickness |
| CN103367329B (zh) * | 2013-07-23 | 2016-03-30 | 上海华力微电子有限公司 | 用于测试mim电容的半导体结构 |
-
2014
- 2014-07-18 CN CN201410345591.6A patent/CN105336729A/zh active Pending
-
2015
- 2015-07-16 KR KR1020150100895A patent/KR20160010348A/ko not_active Application Discontinuation
- 2015-07-17 JP JP2015142923A patent/JP2016025355A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107153136A (zh) * | 2017-05-11 | 2017-09-12 | 王若茗 | 一种叠层式电容器组试验装置 |
| CN107153136B (zh) * | 2017-05-11 | 2023-10-31 | 王若茗 | 一种叠层式电容器组试验装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336729A (zh) | 2016-02-17 |
| JP2016025355A (ja) | 2016-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20160010348A (ko) | 유전체 막 두께 모니터링용 커패시턴스 테스트 구조 및 커패시턴스 테스트 방법 | |
| US8754412B2 (en) | Intra die variation monitor using through-silicon via | |
| US9754770B2 (en) | Method and apparatus of diagnosing plasma in plasma space | |
| US9171869B1 (en) | Array substrate and display device | |
| US10684175B2 (en) | Substrate and display device | |
| CN103487955B (zh) | 一种短路测量方法 | |
| US10332811B2 (en) | Film test structure and array substrate | |
| US10180486B2 (en) | Test standards and methods for impedance calibration of a probe system, and probe systems that include the test standards or utilize the methods | |
| KR20130055504A (ko) | 퓨즈 소자를 이용한 집적회로장치의 테스트 방법 | |
| US9425024B2 (en) | Load simulator | |
| TWI427302B (zh) | 電路圖案檢查裝置 | |
| US10629618B2 (en) | Semiconductor device, operation method of semiconductor device, and manufacturing method of semiconductor device | |
| US20130038336A1 (en) | Probe Calibration Device and Calibration Method | |
| US20220003815A1 (en) | Probe structure for micro device inspection | |
| JP2008218921A (ja) | 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置 | |
| CN110364447B (zh) | 半导体工艺的关键尺寸的监测结构及监测方法 | |
| JP5995840B2 (ja) | 層の厚みの測定 | |
| CN102645586A (zh) | 玻璃基板、过孔电阻测量方法和金属线电阻的测量方法 | |
| US9506965B2 (en) | Alternately arranged overlay marks having asymmetric spacing and measurement thereof | |
| US20170336451A1 (en) | Probe card for measuring micro-capacitance | |
| JP5578894B2 (ja) | 半導体装置の製造精度判定方法及びその装置 | |
| US11867750B2 (en) | Process variation detection circuit and process variation detection method | |
| JP5055644B2 (ja) | 実装評価構造及び実装評価方法 | |
| TWI610081B (zh) | 量測微電容之探針卡 | |
| TWI676025B (zh) | 熱膨脹係數檢測系統及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |