CN108417562B - 套刻标记及其可靠性验证方法 - Google Patents

套刻标记及其可靠性验证方法 Download PDF

Info

Publication number
CN108417562B
CN108417562B CN201810224761.3A CN201810224761A CN108417562B CN 108417562 B CN108417562 B CN 108417562B CN 201810224761 A CN201810224761 A CN 201810224761A CN 108417562 B CN108417562 B CN 108417562B
Authority
CN
China
Prior art keywords
layer
alignment
parameter
wafer
overlay mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810224761.3A
Other languages
English (en)
Other versions
CN108417562A (zh
Inventor
袁文旭
方超
唐呈前
李思晢
高志虎
冯耀斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201810224761.3A priority Critical patent/CN108417562B/zh
Publication of CN108417562A publication Critical patent/CN108417562A/zh
Application granted granted Critical
Publication of CN108417562B publication Critical patent/CN108417562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability

Abstract

本发明涉及半导体制造技术领域,尤其涉及一种套刻标记及其可靠性验证方法。所述套刻标记,包括第一测量标记,形成在第一层中,包括多个直线型图形;第二测量标记,形成在第二层中,包括块状图形;所述第二层形成在所述第一层之后;所述块状图形在所述第一测量标记所在平面内的投影位于经过所述多个直线型图形的直线围成的封闭区域内。本发明提高了厚光阻套刻精度量测的准确性,使得厚光阻套刻量测的问题得到有效解决;同时,使得光刻工艺师能够根据套刻参数量测结果判断层与层之间的套刻精度是否符合要求以及套刻补偿值的可靠性。

Description

套刻标记及其可靠性验证方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种套刻标记及其可靠性验证方法。
背景技术
随着技术的发展,半导体工业不断寻求新的方式生产,以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中,例如NAND存储器,增加存储器密度的一种方式是通过使用垂直存储器阵列,即3D NAND(三维NAND);随着集成度的越来越高,3D NAND已经从32层发展到64层,甚至更高的层数。
在3D NAND工艺过程中,每一层工艺制程之间的套刻(Overlay)精度极为重要,尤其是位于台阶区域(Staircase)的套刻精度。如果层与层之间发生位置偏移,将会严重影响栅极阵列与金属导线的连接,最终导致金属导线连线短路增加失效率。
随着3D NAND工艺发展中台阶层数的增加和出于降低成本的考虑,在进行光刻制程中的台阶工艺时,需要使用厚度大于3μm的光阻,这就对套刻精度的检测提出了巨大的挑战。现有的套刻标记主要存在以下问题:(1)在厚光阻(光阻厚度大于4μm)的层中均无法正常量测;(2)无法验证套刻机台对于厚光阻套刻精度量测的可靠性,光刻工艺师不能根据厚光阻的量测结果准确判断层与层之间的套刻精度是否符合要求;(3)无法验证套刻机台对于厚光阻套刻补偿值的可靠性,光刻工艺师不能确定厚光阻计算的套刻补偿值能否正确反映实际应该补偿的补值项。
针对上述三个方面的问题,目前主要采用下面两种措施进行应对:第一种,光刻工艺师定期采用薄光阻工艺进行曝光显影,模拟厚光阻的量测结果,以确定套刻是否稳定,同时根据薄光阻反馈的补偿值优化补偿参数;第二种,根据量测蚀刻之后的GB pad(GiantBlock pad,大尺寸块状区域焊垫)附近凸起状标记物与GB pad之间的距离判断台阶位置是否有偏移。但是,上述第一种措施存在如下缺陷:其模拟结果只能反映一段时间内的套刻是否稳定、无法及时发现套刻异常;薄光阻与厚光阻不仅在量测时存在差异,在曝光时也存在一定的差异,虽然该差异对于监测制程稳定性影响不大,但会影响套刻补偿后的实际结果;且该种方式耗时、耗力、耗物。上述第二种措施存在如下缺陷:由于厚光阻的限制,GB pad附近凸起状标记物到GB pad之间的距离只能在刻蚀之后进行量测,当发现套刻存在差异时,无法将晶圆进行返工处理;GB pad附近凸起状标记物与GB pad之间的距离只能近似的反映套刻的平移参量,无法反映其他参量;GB pad附近凸起状标记物与GB pad之间的距离为微米级别,套刻的偏移为纳米级别,利用CD SEM(Critical Dimension Scanning ElectronMicroscope,特征尺寸扫描电子显微镜)机台量测这个距离来判断套刻精度存在很大的随机误差。
发明内容
本发明提供一种套刻标记及其可靠性验证方法,用以解决现有技术不能对厚光阻的套刻精度进行准确量测的问题,同时实现了对套刻精度量测可靠性、以及套刻参量补偿值可靠性的验证。
为了解决上述问题,本发明提供了一种套刻标记,包括:
第一测量标记,形成在第一层中,包括多个直线型图形;
第二测量标记,形成在第二层中,包括块状图形;所述第二层形成在所述第一层之后;所述块状图形在所述第一测量标记所在平面内的投影位于经过所述多个直线型图形的直线围成的封闭区域内。
优选的,所述多个直线型图形由第一组直线型图形和第二组直线型图形构成,所述第一组直线型图形包括两个相互平行的第一直线型图形,所述第二组直线型图形包括两个相互平行的第二直线型图形,所述第二直线型图形垂直于所述第一直线型图形。
优选的,所述多个直线型图形中的任意两个直线型图形互不接触。
优选的,所述块状图形为方形块状结构,所述方形块状结构在所述第一测量标记所在平面内的投影位于经过所述两个第一直线型图形和所述两个第二直线型图形的直线围成的封闭区域内,且所述方形块状结构的四条边分别平行于所述两个第一直线型图形和所述两个第二直线型图形。
优选的,所述第一测量标记形成在一个所述第一层中,所述第二测量标记形成在一个所述第二层中;或者所述第一测量标记形成在一个所述第一层中,所述第二测量标记分别形成在多个所述第二层中;或者所述第一测量标记分别形成在多个所述第一层中,所述第二测量标记形成在一个所述第二层中;或者所述第一测量标记分别形成在多个所述第一层中,所述第二测量标记分别形成在多个所述第二层中。
为了解决上述问题,本发明还提供了一种套刻标记可靠性验证方法,包括如下步骤:
根据形成在第一层中的第一测量标记和形成在第二层中的第二测量标记计算第二层的套刻参数;其中,所述第二层形成在所述第一层之后;在一些实施方式中,所述第一测量标记包括多个直线型图形,所述第二测量标记包括块状图形,所述块状图形在所述第一测量标记所在平面内的投影位于经过所述多个直线型图形的直线围成的封闭区域内;
根据所述第二层的套刻参数计算套刻补偿值以得到第一补偿参数A,所述第一补偿参数A包括平移参数和扩张参数;
将所述第一补偿参数A中的平移参数加上第一预设值K得到第二补偿参数B;
采用所述第一补偿参数A曝光第一晶圆;
采用所述第二补偿参数B曝光第二晶圆;
判断下述式(1)与式(2)是否同时成立,若是,则确认第二层的套刻参数量测结果可信;
A1=A2 (1)
B1=B2 (2)
上式中,A1表示利用套刻标记在线直接量测得到的经曝光的第一晶圆的套刻参数,A2表示根据第一晶圆中第一层目标图形和第二层目标图形的实际位置量测得到的套刻参数,B1表示利用套刻标记在线直接量测得到的经曝光的第二晶圆的套刻参数,B2表示根据第二晶圆中第一层目标图形和第二层目标图形的实际位置计算得到的套刻参数。
优选的,还包括如下步骤:
将所述第一补偿参数A中的扩张参数加上第二预设值M得到第三补偿参数C;
采用所述第三补偿参数C曝光第三晶圆;
判断下述式(3)与式(4)是否同时成立,若是,则确认第二层的套刻参数补偿结果可信;
A1+M×R=C1 (3)
A1+K=B1 (4)
式中,R表示第一晶圆和第三晶圆相同位置的功能单元与对应的晶圆中心的距离,C1表示利用套刻标记在线直接量测得到的经曝光的第三晶圆的套刻参数。
优选的,所述平移参数为X方向平移参数,所述扩张参数为X方向扩张参数;或者,所述平移参数为Y方向平移参数,所述扩张参数为Y方向扩张参数;所述X方向垂直于所述Y方向。
优选的,所述利用套刻标记在线直接量测是指通过机台直接进行测量,所述根据第一层目标图形和第二层目标图形的实际位置量测是指通过SEM切片进行量测。
本发明提供的套刻标记及其可靠性验证方法,通过将前层测量标记设计为包括多个直线型图形,并将后层测量标记设计为包括块状图形,且所述块状图形在所述前层测量标记所在平面内的投影位于经过所述多个直线型图形的直线围成的框型区域内,以形成Box in Bar(内箱外条)型的结构,使得在进行套刻精度量测时,后层与前层之间的信号不会相互影响,也不会因为光阻边缘角度的问题导致量测严重失真,提高了厚光阻套刻精度量测的准确性,使得厚光阻套刻量测的问题得到有效解决;同时,本发明提供的套刻标记可靠性验证方法,使得光刻工艺师能够根据套刻参数量测结果判断层与层之间的套刻精度是否符合要求以及套刻补偿值的可靠性。
附图说明
附图1是本发明具体实施方式中套刻标记的结构示意图;
附图2是本发明具体实施方式中验证套刻标记量测结果可靠性方法的流程示意图;
附图3是采用扫描电镜对本发明具体实施方式中的套刻参数进行量测的结构示意图;
附图4A是本发明具体实施方式中导线在台阶上位置的结构示意图;
附图4B是附图4A中导线定位区域AA的结构示意图;
附图5是本发明具体实施方式中验证套刻标记补偿结果可靠性方法的流程示意图;
附图6A是套刻参数在正常范围内时晶圆上功能单元分布的结构示意图;
附图6B是套刻参数发生X扩张时晶圆上功能单元分布的结构示意图;
附图6C是套刻参数发生X平移时晶圆上功能单元分布的结构示意图。
具体实施方式
下面结合附图对本发明提供的套刻标记及其可靠性验证方法的具体实施方式做详细说明。
本具体实施方式提供了一种套刻标记,附图1是本发明具体实施方式中套刻标记的结构示意图。如图1所示,本具体实施方式提供的套刻标记,包括形成在第一层(也可被称为前层)中的第一测量标记21(也可被称为前层测量标记)和形成在第二层(也可被称为后层或者当前层)中的第二测量标记22(也可被称为后层测量标记),其中,第二层形成在第一层之后。在一些实施方式中,第二层与第一层相邻。在一些实施方式中,第二测量标记22与第一测量标记21同时可见。第一测量标记21包括多个直线型图形(如图1中的长条状结构所示)。在一些实施方式中,上述多个直线型图形相互独立,也就是说,任意两个直线型图形之间互不接触,不存在公共区域,即不相交。第二测量标记22包括块状图形,所述块状图形在所述第一测量标记21所在平面内的投影位于经过所述多个直线型图形的直线围成的封闭区域内。在一些实施方式中,该块状图形为由多条直线段围成的封闭区域。
本具体实施方式形成了一种新的Box in Bar类型的套刻标记,避免了现有套刻标记的不足,使得后层与前层之间的量测信号不会相互影响,也不会因为光阻边缘角度的问题导致量测严重失真,能对厚光阻的套刻精度进行准确量测。因此,本发明的实施方式能广泛适用于厚光阻和薄光阻套刻参数的量测。具体地,在一些实施方式中,第二测量标记22所在层的光阻是厚度大于4μm的厚光阻。在另一些实施方式中,第二测量标记22所在层的光阻是厚度小于4μm的薄光阻。
在3D NAND结构中,第一测量标记21与第二测量标记22的数量、以及各第一测量标记21与第二测量标记22之间的具体的相对位置关系,可以根据实际需要进行设置,只需确保在3D NAND结构中:存在一具有第一测量标记21的第一层以及形成在该第一层之后的具有第二测量标记22的第二层(或当前层)。具体来说,在3D NAND结构中可以有如下几种情况:
(1)采用单层的所述第一测量标记21与单层的所述第二测量标记22共同构成一组套刻标记;
(2)采用多层的所述第一测量标记21与单层的所述第二测量标记22共同构成所述3D NAND的套刻标记;
(3)采用多层的所述第一测量标记21与多层的所述第二测量标记22共同构成所述3D NAND的套刻标记;
(4)采用单层的所述第一测量标记21与多层的所述第二测量标记22共同构成所述3D NAND的套刻标记。
为了简化套刻标记的结构、同时获得较准确的套刻参数,在本发明的一些实施例中,所述前层测量标记21包括第一组直线型图形和第二组直线型图形,第一组直线型图形包括两个相互平行的第一直线型图形,第二组直线型图形包括两个相互平行的第二直线型图形,第二直线型图形垂直于第一直线型图形。
在本发明的一些实施例中,第二测量标记22包括方形块状结构,该方形块状结构在第一测量标记21所在的平面内的投影位于经过上述两个第一直线型图形和两个第二直线型图形的直线围成的封闭区域内,且该方形块状结构的四条边分别平行于上述两个第一直线型图形和两个第二直线型图形。具体来说,如图1所示,第一测量标记21包括围绕于第二测量标记22外周的四个直线型图形(两个第一直线型图形和两个第二直线型图形)。其中,所述第一直线型图形和第二直线型图形与所述方形块状结构的相对尺寸关系,本领域技术人员可以根据实际需要进行设置,本具体实施方式对此不作限定。为了进一步避免因光阻边缘角度问题导致的套刻参数测量失真,所述第一测量标记21与所述第二测量标记22之间的距离可适当做大一些,即,通过增大第一测量标记21与所述第二测量标记22之间的距离,避免因光阻边缘角度问题导致的套刻参数测量失真。
不仅如此,本具体实施方式还提供了一种能对如上所述的套刻标记进行可靠性验证的方法。应当指出,本实施方式的套刻标记可靠性验证方法并不局限于如上所述的套刻标记。附图2是本发明具体实施方式中验证套刻标记量测结果可靠性方法的流程示意图。如图2所示,本具体实施方式提供的套刻标记可靠性验证方法,包括如下步骤:
S31,根据形成在第一层中的第一测量标记和形成在第二层中的第二测量标记计算第二层的套刻参数;其中,所述第二层形成在所述第一层之后;
在一些实施方式中,所述第一测量标记包括多个直线型图形,所述第二测量标记包括块状图形,所述块状图形在所述第一测量标记所在平面内的投影位于经过所述多个直线型图形的直线围成的封闭区域内。
附图3是采用扫描电镜对本发明具体实施方式中的套刻参数进行量测的结构示意图。其中,根据套刻标记计算套刻参数的具体方法与现有技术相同,本具体实施方式不再赘述。
S32,根据所述第二层的套刻参数计算套刻补偿值以得到第一补偿参数A,该第一补偿参数A包括平移参数和扩张参数。其中,根据所述第二层的套刻参数计算得到第一补偿参数A的具体方法与现有技术中计算补偿参数的方法相同,在此不再赘述。
S33,将所述第一补偿参数A中的平移参数加上第一预设值K得到第二补偿参数B。所述第一预设值K的具体数值,本领域技术人员可以根据实际需要进行设置。
S34,采用所述第一补偿参数A曝光第一晶圆、并采用所述第二补偿参数B曝光第二晶圆。即采用所述第一补偿参数A、所述第二补偿参数B分别曝光一批晶圆。
S35,判断下述式(1)与式(2)是否同时成立,若是,则确认第二层的套刻参数量测结果可信;
A1=A2 (1)
B1=B2 (2)
上式中,A1表示利用套刻标记在线直接量测得到的经曝光的第一晶圆的套刻参数,A2表示根据第一晶圆中第一层目标图形(例如台阶)和第二层目标图形(例如导线)的实际位置量测得到的套刻参数,B1表示利用套刻标记在线直接量测得到的经曝光的第二晶圆的套刻参数,B2表示根据第二晶圆中第一层目标图形(例如台阶)和第二层目标图形(例如导线)的实际位置计算得到的套刻参数。在一些实施方式中,A1和B1通过overlay机台直接量测得到;在一些实施方式中,A2和B2通过SEM切片量测得到。附图4A是本发明具体实施方式中导线在台阶上位置的结构示意图,附图4B是附图4A中导线定位区域AA的结构示意图。
附图5是本发明具体实施方式中验证套刻标记补偿结果可靠性方法的流程示意图。优选地,如图5所示,本具体实施方式提供的套刻标记可靠性验证方法还包括如下步骤:
S61,将所述第一补偿参数A中的扩张参数加上第二预设值M得到第三补偿参数C;所述第二预设值M的具体数值,本领域技术人员可以根据实际需要进行设置。
S62,采用所述第三补偿参数C曝光第三晶圆;
S63,判断下述式(3)与式(4)是否同时成立,若是,则确认第二层的套刻参数补偿结果可信;
A1+M×R=C1 (3)
A1+K=B1 (4)
式中,R表示第一晶圆和第三晶圆相同位置的功能单元与对应的晶圆中心的距离,C1表示利用套刻标记在线直接量测得到的经曝光的第三晶圆的套刻参数。在一些实施方式中,C1通过overlay机台直接量测得到。
附图6A是套刻参数在正常范围内时晶圆上功能单元分布的结构示意图,附图6B是套刻参数发生X方向扩张时晶圆上功能单元分布的结构示意图,附图6C是套刻参数发生X方向平移时晶圆上功能单元分布的结构示意图。为了有效地对套刻精度的量测以及补偿结果的可靠性进行验证,在一些实施例中,所述平移参数为X方向平移参数,所述扩张参数为X方向扩张参数,其中,X方向平行于第一直线型图形;在一些实施例中,所述平移参数为Y方向平移参数,所述扩张参数为Y方向扩张参数,其中,Y方向平行于第二直线型图形。
本具体实施方式设计形成了新的Box in Bar型套刻标记,使得厚光阻的套刻参数能够直接量测,并通过对厚光阻量测的结果进行不同角度的分析和对厚光阻不同参量补偿值的对照实验验证了厚光阻套刻参数量测结果与补偿方式可信,解决了3D NAND光刻工艺中厚光阻层的套刻精度量测、监测与反馈问题,避免了光刻工艺工程师定期采用薄光阻模拟方式造成的原料、时间和人力的浪费,为光刻工艺工程师对厚光阻套刻参数量测的结果及时作出准确判断提供了可靠的依据。
本具体实施方式提供的套刻标记及其可靠性验证方法,通过将前层测量标记设计为包括多个直线型图形,并将后层测量标记设计为包括块状图形,且所述块状图形在所述前层测量标记所在平面内的投影位于经过所述多个直线型图形的直线围成的框状区域内,以形成Box in Bar(内箱外条)型的结构,使得在进行套刻精度量测时,后层与前层之间的信号不会相互影响,也不会因为光阻边缘角度的问题导致量测严重失真,提高了厚光阻套刻精度量测的准确性,使得厚光阻套刻量测的问题得到有效解决;同时,本发明提供的套刻标记可靠性验证方法,使得光刻工艺师能够根据套刻参数量测结果判断层与层之间的套刻精度是否符合要求以及套刻补偿值的可靠性。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种套刻标记可靠性验证方法,其特征在于,包括如下步骤:
根据形成在第一层中的第一测量标记和形成在第二层中的第二测量标记计算第二层的套刻参数;其中,所述第二层形成在所述第一层之后;
根据所述第二层的套刻参数计算套刻补偿值以得到第一补偿参数A,所述第一补偿参数A包括平移参数和扩张参数;
将所述第一补偿参数A中的平移参数加上第一预设值K得到第二补偿参数B;
采用所述第一补偿参数A曝光第一晶圆;
采用所述第二补偿参数B曝光第二晶圆;
判断下述式(1)与式(2)是否同时成立,若是,则确认第二层的套刻参数量测结果可信;
A1=A2 (1)
B1=B2 (2)
上式中,A1表示利用套刻标记在线直接量测得到的经曝光的第一晶圆的套刻参数,A2表示根据第一晶圆中第一层目标图形和第二层目标图形的实际位置量测得到的套刻参数,B1表示利用套刻标记在线直接量测得到的经曝光的第二晶圆的套刻参数,B2表示根据第二晶圆中第一层目标图形和第二层目标图形的实际位置计算得到的套刻参数。
2.根据权利要求1所述的套刻标记可靠性验证方法,其特征在于,还包括如下步骤:
将所述第一补偿参数A中的扩张参数加上第二预设值M得到第三补偿参数C;
采用所述第三补偿参数C曝光第三晶圆;
判断下述式(3)与式(4)是否同时成立,若是,则确认第二层的套刻参数补偿结果可信;
A1+M×R=C1 (3)
A1+K=B1 (4)
式中,R表示第一晶圆和第三晶圆相同位置的功能单元与对应的晶圆中心的距离,C1表示利用套刻标记在线直接量测得到的经曝光的第三晶圆的套刻参数。
3.根据权利要求2所述的套刻标记可靠性验证方法,其特征在于,所述平移参数为X方向平移参数,所述扩张参数为X方向扩张参数;或者,所述平移参数为Y方向平移参数,所述扩张参数为Y方向扩张参数;所述X方向垂直于所述Y方向。
4.根据权利要求1至3中任一项所述的套刻标记可靠性验证方法,其特征在于,所述利用套刻标记在线直接量测是指通过机台直接进行测量,所述根据第一层目标图形和第二层目标图形的实际位置量测是指通过SEM切片进行量测。
CN201810224761.3A 2018-03-19 2018-03-19 套刻标记及其可靠性验证方法 Active CN108417562B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810224761.3A CN108417562B (zh) 2018-03-19 2018-03-19 套刻标记及其可靠性验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810224761.3A CN108417562B (zh) 2018-03-19 2018-03-19 套刻标记及其可靠性验证方法

Publications (2)

Publication Number Publication Date
CN108417562A CN108417562A (zh) 2018-08-17
CN108417562B true CN108417562B (zh) 2019-04-26

Family

ID=63132075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810224761.3A Active CN108417562B (zh) 2018-03-19 2018-03-19 套刻标记及其可靠性验证方法

Country Status (1)

Country Link
CN (1) CN108417562B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109884862B (zh) * 2019-04-16 2020-12-15 长江存储科技有限责任公司 三维存储器曝光系统中套刻偏差的补偿装置及方法
CN111933618B (zh) * 2020-08-13 2022-01-28 武汉新芯集成电路制造有限公司 具有对准标识的晶圆组件及其形成方法、晶圆对准方法
CN112201645B (zh) * 2020-09-18 2024-04-12 武汉新芯集成电路制造有限公司 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
CN113093479B (zh) * 2021-04-02 2022-10-28 长鑫存储技术有限公司 对准量测标记结构及对准量测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267202A (ja) * 2000-03-15 2001-09-28 Matsushita Electric Ind Co Ltd 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置
CN101158808A (zh) * 2007-11-16 2008-04-09 上海宏力半导体制造有限公司 一种可提高空间成像套刻检验精准度的光罩以及光刻方法
CN101435998A (zh) * 2007-11-15 2009-05-20 上海华虹Nec电子有限公司 降低光刻机镜头畸变引起的光刻对准偏差的方法
KR101714616B1 (ko) * 2016-05-30 2017-04-26 (주)오로스 테크놀로지 세 개 층의 오버레이를 측정하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267202A (ja) * 2000-03-15 2001-09-28 Matsushita Electric Ind Co Ltd 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置
CN101435998A (zh) * 2007-11-15 2009-05-20 上海华虹Nec电子有限公司 降低光刻机镜头畸变引起的光刻对准偏差的方法
CN101158808A (zh) * 2007-11-16 2008-04-09 上海宏力半导体制造有限公司 一种可提高空间成像套刻检验精准度的光罩以及光刻方法
KR101714616B1 (ko) * 2016-05-30 2017-04-26 (주)오로스 테크놀로지 세 개 층의 오버레이를 측정하는 방법

Also Published As

Publication number Publication date
CN108417562A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
CN108417562B (zh) 套刻标记及其可靠性验证方法
JP5813692B2 (ja) オーバレイ測定用の目盛校正曲線を生成する方法
CN106483770B (zh) 套刻精度补偿方法
US5898478A (en) Method of using a test reticle to optimize alignment of integrated circuit process layers
CN103713467B (zh) 一种掩膜板组及应用掩膜板组检测套刻精度的方法
US20080077894A1 (en) Method for generating a design rule map having spatially varying overlay budget
CN101398630B (zh) 对准及叠对的标记、及其掩模结构与使用方法
US5329334A (en) Integrated circuit test reticle and alignment mark optimization method
CN108845480A (zh) 一种内层对位精度测量方法
CN106019860A (zh) 一种套刻精度的确定方法
CN109884862A (zh) 三维存储器曝光系统中套刻偏差的补偿装置及方法
CN102466977B (zh) 用于测量投影物镜畸变的标记结构及方法
CN102955378A (zh) 光刻胶形貌表征方法
CN106154741A (zh) 掩模板、散焦量的测试方法及其测试系统
TWI547918B (zh) 面板裝置及其檢測方法
JP2009270988A (ja) 重ね合わせずれ量算出方法及び半導体装置の製造方法
CN107045259B (zh) 包含有监测图形的掩膜版以及监测方法
CN103439869A (zh) 测量图形密度的方法
CN104516192B (zh) 建立opc模型的方法、布局图形的检查方法
CN203787419U (zh) 一种用于检测对准偏差的测试结构
KR20100127671A (ko) 광근접효과보정된 콘택 패턴의 레이아웃을 검증하는 방법
WO2001099150A2 (en) Enhanced overlay measurement marks
CN110728097B (zh) 倒梯形或t型结构的工艺质量评估方法及系统
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
CN106981435B (zh) 一种光刻检查图形结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant