JP2001267202A - 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置 - Google Patents

重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置

Info

Publication number
JP2001267202A
JP2001267202A JP2000071587A JP2000071587A JP2001267202A JP 2001267202 A JP2001267202 A JP 2001267202A JP 2000071587 A JP2000071587 A JP 2000071587A JP 2000071587 A JP2000071587 A JP 2000071587A JP 2001267202 A JP2001267202 A JP 2001267202A
Authority
JP
Japan
Prior art keywords
pattern
mark
overlay
overlay measurement
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000071587A
Other languages
English (en)
Inventor
Tadayoshi Shimizu
但美 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000071587A priority Critical patent/JP2001267202A/ja
Publication of JP2001267202A publication Critical patent/JP2001267202A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 従来の重ね合わせ測定マークは、合わせ層の
パターンと一つの下地層のパターンから構成されてお
り、複数の異なる下地層に対する重ね合わせ精度を、一
つの重ね合わせ測定マークで同時に測定することができ
ない。 【解決手段】 重ね合わせ測定マークを、合わせ層のパ
ターン1と複数の異なる下地層I,J,K,Lのパター
ン2,3,4,5とで構成し、一つの重ね合わせ測定マ
ークで複数の異なる下地層との重ね合わせ精度を同時に
測定でき、測定時間の短縮し、かつ重ね合わせ測定マー
クが占める面積を小さくできる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置や液晶
パネル、薄膜磁気ヘッドなどの製造に用いられる重ね合
わせ測定マーク及びその測定方法と、この重ね合わせ測
定マークを有する半導体装置に関するものである。
【0002】
【従来の技術】半導体集積回路の高集積化は著しい速さ
で進んできた。これに伴い重ね合わせ技術も世代ごとに
高い精度が要求されてきた。この高精度の要求は今後ま
すます高くなるものと予想される。これまでは二層間の
重ね合わせ精度についてのみ着目されてきたが、今後更
なる高集積化が進むと重ね合わせマージンはますます少
なくなり、二層間の重ね合わせ精度だけではなく、複数
の異なる下地層に対する重ね合わせ精度についても着目
していかなければならない。しかし、現在重ね合わせ精
度の測定に一般的に使用されている重ね合わせ測定マー
クは、合わせ層と下地層の二層で構成されており、一つ
の重ね合わせ測定マークで同時に複数の異なる下地層に
対する重ね合わせ精度の測定は出来ない形状になってい
る。
【0003】図17は、従来の重ね合わせ測定に使用さ
れている重ね合わせ測定マークの形状を示す平面図であ
る。
【0004】図17において、(a) はボックス・イン・
ボックスターゲット、(b) はフレーム・イン・フレーム
ターゲット、(c) はバー・イン・バーターゲットと呼ば
れるものであり、1は合わせ層のパターン、2は下地層
のパターンをそれぞれ示している。またこのほかにこれ
ら三つのタイプの組合わさったタイプなどがある。これ
ら図17(a) ,(b) ,(c) の重ね合わせ測定マークはい
ずれも、合わせ層のパターン1とただ一つの下地層のパ
ターン2とから構成されている。
【0005】次に、従来の重ね合わせ測定マークの測定
方法について、図18を用いて説明する。図18(a) は
内側の合わせ層のパターン1と外側の下地層のパターン
2のエッジの座標を検出し、ボックス・イン・ボックス
ターゲットの左と右のスペースの長さA,Bの差の1/
2をX方向の重ね合わせ精度Cとする方法である。X方
向の重ね合わせ精度Cは次式で表現される。
【0006】C=(A−B)/2 また、Y方向の重ね合わせ精度も、ボックス・イン・ボ
ックスターゲットの上と下のスペースの長さを用いて同
様に求められる。
【0007】図18(b) は内側の合わせ層のパターン1
のエッジの座標と、外側の下地層のパターン2のエッジ
の座標とを検出し、下地層のパターン2の中心座標と合
わせ層のパターン1の中心座標とを先に求め、それぞれ
の中心のずれ量を重ね合わせ精度とする方法である。合
わせ層のパターン1の左右のエッジのX座標をそれぞれ
D,Eとし、下地層のパターン2の左右両側のエッジの
X座標をそれぞれF,Gとするとき、X方向の重ね合わ
せ精度Hは次式で表現される。
【0008】H=(F+G)/2−(D+E)/2 また、Y方向の重ね合わせ精度も、同様にして求められ
る。
【0009】次に、上記従来の重ね合わせ測定マーク及
び測定方法により複数の異なる下地層に対し重ね合わせ
精度を測定する場合について、図19を用いて説明す
る。
【0010】図19は、四層間の重ね合わせ精度を測定
する場合に必要な重ね合わせ測定マークを示したもので
あり、下地層がそれぞれ異なるパターン2,3,4,5
により構成されている。この時、下地層をそれぞれI,
J,K,Lとする。図19(a) は下地層Iのパターン2
との重ね合わせ精度を測定する重ね合わせ測定マーク、
図19(b) は下地層Jのパターン3との重ね合わせ精度
を測定する重ね合わせ測定マークをそれぞれ示してい
る。また図19(c),(d) も同様にそれぞれ下地層K,L
のパターン4,5との重ね合わせ精度を測定する重ね合
わせ測定マークを示している。これら四つの重ね合わせ
測定マークを前述の図18に示される従来の測定方法で
測定することにより、それぞれ異なる四層間との重ね合
わせ精度を得ることができる。但しこの場合、一つの重
ね合わせ測定マークを測定する時に比べ、単純に測定時
間が四倍かかり、また重ね合わせ測定マークが占める面
積も四倍となり広いスペースが必要となってしまう。
【0011】
【発明が解決しようとする課題】上述したように従来の
重ね合わせ測定マーク及びその測定方法では、複数の異
なる下地層に対する重ね合わせ精度を測定する際、一つ
の重ね合わせ測定マークで同時に測定することが出来な
いため、測定時間が長くかかり、また重ね合わせ測定マ
ークが占める面積が大きくなるという問題があった。
【0012】本発明は、上記従来の問題点を解決するも
ので、複数の異なる下地層に対する重ね合わせ精度を、
一つの重ね合わせ測定マークで同時に測定することが可
能な、重ね合わせ測定マーク及びその測定方法と重ね合
わせ測定マークを有する半導体装置を提供することを目
的とする。
【0013】
【課題を解決するための手段】請求項1記載の重ね合わ
せ測定マークは、半導体装置あるいは液晶パネルの製造
工程における合わせ層の回路パターンと、合わせ層より
下層にある複数の異なる下地層の回路パターンとの重ね
合わせ精度を測定する重ね合わせ測定マークであって、
合わせ層のマークパターンと、複数の異なる下地層のマ
ークパターンとを備えたことを特徴とする。
【0014】この構成によれば、合わせ層のマークパタ
ーンと複数の異なる下地層のマークパターンとを備えて
いるため、一つの重ね合わせ測定マークで複数の下地層
に対する重ね合わせ精度を得ることができ、測定時間を
短縮でき、かつ重ね合わせ測定マークの占める面積を小
さくすることができる。
【0015】請求項2記載の重ね合わせ測定マークは、
請求項1記載の重ね合わせ測定マークにおいて、下地層
のマークパターンが、重ね合わせ測定装置で認識可能な
最小な幅の線状のパターンにより構成されている。これ
により、下地層のマークパターンの位置の測定誤差を小
さくでき、重ね合わせ精度の測定精度を向上することが
できる。
【0016】請求項3記載の重ね合わせ測定マークは、
請求項1記載の重ね合わせ測定マークにおいて、下地層
のマークパターンが、下地層の回路パターンの設計寸法
と同一寸法のパターンにより構成されている。これによ
り、下地層のマークパターンが溝の埋め込み等により形
成されている場合に重ね合わせ精度の測定精度の悪化を
防止できる。
【0017】請求項4記載の重ね合わせ測定マークは、
請求項3記載の重ね合わせ測定マークにおいて、下地層
のマークパターンが、線状のパターンを複数本配置した
ライン・アンド・スペースパターンにより構成されてい
る。これにより、重ね合わせ測定装置による下地層のマ
ークパターンの認識が容易となる。
【0018】請求項5記載の重ね合わせ測定マークは、
請求項3記載の重ね合わせ測定マークにおいて、下地層
のマークパターンが、ドットパターンをアレイ状に配置
したドット・アレイパターンにより構成されている。こ
れにより、請求項4と同様の効果が得られる。
【0019】請求項6記載の重ね合わせ測定マークは、
請求項1記載の重ね合わせ測定マークにおいて、複数の
異なる下地層のマークパターンが、二種類の異なる下地
層のマークパターンである。これにより、一つの重ね合
わせ測定マークで二種類の異なる下地層に対する重ね合
わせ精度を得ることができる。
【0020】請求項7記載の重ね合わせ測定マークは、
請求項1記載の重ね合わせ測定マークにおいて、複数の
異なる下地層のマークパターンが、三種類の異なる下地
層のマークパターンである。これにより、一つの重ね合
わせ測定マークで三種類の異なる下地層に対する重ね合
わせ精度を得ることができる。
【0021】請求項8記載の重ね合わせ測定マークは、
請求項1記載の重ね合わせ測定マークにおいて、複数の
異なる下地層のマークパターンが、四種類の異なる下地
層のマークパターンである。これにより、一つの重ね合
わせ測定マークで四種類の異なる下地層に対する重ね合
わせ精度を得ることができる。
【0022】請求項9記載の重ね合わせ測定マークは、
内側に合わせ層のマークパターンが配置され、外側に複
数の異なる下地層のマークパターンが配置されている。
【0023】請求項10記載の重ね合わせ測定マーク
は、請求項1記載の重ね合わせ測定マークにおいて、内
側に複数の異なる下地層のマークパターンが配置され、
外側に合わせ層のマークパターンが配置されている。
【0024】請求項11記載の重ね合わせ測定マーク
は、請求項1記載の重ね合わせ測定マークにおいて、下
地層のマークパターンが、凸状あるいは凹状のパターン
により構成されている。
【0025】請求項12記載の重ね合わせ測定マーク
は、請求項1記載の重ね合わせ測定マークにおいて、下
地層のマークパターンが、凸状と凹状のパターンにより
構成されている。
【0026】請求項13記載の重ね合わせ測定マーク
は、請求項1記載の重ね合わせ測定マークにおいて、合
わせ層のマークパターン形成にダマシンプロセスを用い
たものである。
【0027】請求項14記載の重ね合わせ測定方法は、
半導体装置あるいは液晶パネルの製造工程における合わ
せ層の回路パターンと、合わせ層より下層にある複数の
異なる下地層の回路パターンとの重ね合わせ精度を測定
する重ね合わせ測定方法であって、合わせ層のマークパ
ターンと複数の異なる下地層のマークパターンを形成
し、合わせ層のマークパターンとそれぞれの異なる下地
層のマークパターンとの位置の差を検出することによ
り、合わせ層の回路パターンと複数の異なる下地層の回
路パターンとの重ね合わせ精度を検出することを特徴と
する。
【0028】この方法によれば、合わせ層のマークパタ
ーンと複数の異なる下地層のマークパターンとを形成す
ることにより、一つの重ね合わせ測定マークを形成し、
この一つの重ね合わせ測定マークで複数の下地層に対す
る重ね合わせ精度を得ることができ、測定時間を短縮で
き、かつ重ね合わせ測定マークの占める面積を小さくす
ることができる。
【0029】請求項15記載の半導体装置は、合わせ層
の回路パターンと、合わせ層より下層にある複数の異な
る下地層の回路パターンとの重ね合わせ精度を測定する
重ね合わせ測定マークを有する半導体装置であって、重
ね合わせ測定マークが、合わせ層のマークパターンと、
複数の異なる下地層のマークパターンとにより構成され
たことを特徴とする。
【0030】この構成によれば、合わせ層のマークパタ
ーンと複数の異なる下地層のマークパターンとからなる
重ね合わせ測定マークを設けたことにより、この重ね合
わせ測定マークで複数の下地層に対する重ね合わせ精度
を得ることができ、測定時間を短縮でき、かつ重ね合わ
せ測定マークの占める面積を小さくすることができ、半
導体装置全体の大きさを小さくすることができる。
【0031】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【0032】(第1の実施の形態)まず、第1の実施の
形態では、本発明の実施の形態の重ね合わせ測定マーク
及びその測定方法について説明する。本実施の形態にお
ける重ね合わせ測定マークは、半導体装置や液晶パネル
等の製造工程における合わせ層の回路パターンと、合わ
せ層より下層にある複数の異なる下地層の回路パターン
との重ね合わせ精度を測定するためのものであり、合わ
せ層のマークパターン(以下、第1の実施の形態では単
に「合わせ層のパターン」という)と、複数の異なる下
地層のマークパターン(以下第1の実施の形態では単に
「下地層のパターン」という)とを備えている。その具
体例を図1〜図3に示す。
【0033】図1は異なる四種類の下地層との重ね合わ
せ精度を測定するための本実施の形態における重ね合わ
せ測定マークを示す平面図である。図1において、1は
合わせ層のパターン、2,3,4,5はそれぞれ異なる
下地層I,J,K,Lのパターンを示している。
【0034】図1の重ね合わせ測定マークは、合わせ層
のパターン1と、異なる下地層I,J,K,Lのパター
ン2,3,4,5とからなる。重ね合わせ測定方法につ
いては後述するが、合わせ層のパターン1と下地層Iの
パターン2より下地層IとのY方向の重ね合わせ精度
を、合わせ層のパターン1と下地層Jのパターン3より
下地層JとのX方向の重ね合わせ精度を、合わせ層のパ
ターン1と下地層Kのパターン4より下地層KとのY方
向の重ね合わせ精度を、合わせ層のパターン1と下地層
Lのパターン5より下地層LとのX方向の重ね合わせ精
度を、それぞれ測定することが可能となる。なお、パタ
ーン2,3,4,5は、重ね合わせ測定時のパターンの
中心位置を誤差を少なく検出するために、重ね合わせ測
定装置で認識可能な最小の幅としている。これは、図
2,図3のものも同様である。
【0035】図2は異なる二種類の下地層との重ね合わ
せ精度を測定するための本実施の形態における重ね合わ
せ測定マークを示す平面図であり、図2(a) ,(b) ,
(c) は、それぞれ異なる二種類の下地層I,Jとの重ね
合わせ精度を測定するための重ね合わせ測定マークを示
し、それぞれ二種類の下地層I,Jのパターン2,3の
配置が異なる場合を示している。
【0036】図2(a) の重ね合わせ測定マークは、合わ
せ層のパターン1と異なる下地層I,Jのパターン2,
3とからなり、下地層IとのX,Y方向の重ね合わせ精
度、及び下地層JとのX方向の重ね合わせ精度という二
層間の重ね合わせ精度を測定することが可能となる。
【0037】図2(b) の重ね合わせ測定マークは、合わ
せ層のパターン1と異なる下地層I,Jのパターン2,
3とからなり、下地層IとのY方向の重ね合わせ精度、
及び下地層JとのX方向の重ね合わせ精度という二層間
の重ね合わせ精度を測定することが可能となる。
【0038】図2(c) の重ね合わせ測定マークは、合わ
せ層のパターン1と異なる下地層I,Jのパターン2,
3とからなり、下地層IとのX,Y方向の重ね合わせ精
度、及び下地層JとのX,Y方向の重ね合わせ精度とい
う二層間の重ね合わせ精度を測定することが可能とな
る。
【0039】図3は異なる三種類の下地層との重ね合わ
せ精度を測定するための本実施の形態における重ね合わ
せ測定マークを示す平面図であり、図3(a) ,(b) はそ
れぞれ、異なる三種類の下地層I,J,Kとの重ね合わ
せ精度を測定するための重ね合わせ測定マークを示し、
それぞれ三種類の下地層I,J,Kのパターン2,3,
4の配置が異なる場合を示している。
【0040】図3(a) の重ね合わせ測定マークは、合わ
せ層のパターン1と異なる下地層I,J,Kのパターン
2,3,4とからなり、下地層IとのY方向の重ね合わ
せ精度、下地層JとのX方向の重ね合わせ精度、及び下
地層KとのX方向の重ね合わせ精度という三層間の重ね
合わせ精度を測定することが可能となる。
【0041】図3(b) において、合わせ層のパターン1
と異なる下地層I,J,Kのパターン2,3,4より、
下地層IとのX,Y方向の重ね合わせ精度、下地層Jと
のY方向の重ね合わせ精度、及び下地層KとのX方向の
重ね合わせ精度という三層間の重ね合わせ精度を測定す
ることが可能となる。
【0042】次に、上記図1から図3に示される重ね合
わせ測定マークを用いた場合に、複数の異なる下地層に
対する重ね合わせ精度が測定できる測定方法について説
明する。
【0043】図4は、図1に示された、合わせ層のパタ
ーン1と、複数の異なる下地層I,J,K,Lのパター
ン2,3,4,5とで構成された重ね合わせ測定マーク
の重ね合わせ測定方法を示す図である。
【0044】図4(a) は複数の異なる下地層I,J,
K,Lのパターン2,3,4,5が合わせ層のパターン
1に対して、重ね合わせのずれ量がゼロである理想的な
重ね合わせ測定マークを示したものであり、Mはこの時
の合わせ層のパターン1の中心からそれぞれの異なる下
地層J,Lのパターン3,5の幅方向中心(以下、単に
「中心」という)までの長さを示し、図示されていない
が、合わせ層のパターン1の中心からそれぞれの異なる
下地層I,Kのパターン2,4の幅方向中心(以下、単
に「中心」という)までの長さも同じMである。また、
Nは下地層Iのパターン2の中心から合わせ層のパター
ン1の上側エッジまでの長さ、Oは下地層Jのパターン
3の中心から合わせ層のパターン1の左側エッジまでの
長さ、Pは下地層Kのパターン4の中心から合わせ層の
パターン1の下側エッジまでの長さ、そしてQは下地層
Lのパターン5の中心から合わせ層のパターン1の右側
エッジまでの長さをそれぞれ示している。なお、Mは設
計値である。
【0045】図4(b) は複数の異なる下地層が合わせ層
に対して、ある量だけずれた場合の重ね合わせ測定マー
クを示したものであり、Rは合わせ層のパターン1の左
側のエッジのX座標を、Sは合わせ層のパターン1の右
側のエッジのX座標を示している。またTは、合わせ層
のパターン1と下地層Jのパターン3との重ね合わせず
れ量(重ね合わせ精度)を示しており、以下では、合わ
せ層のパターン1と下地層Jのパターン3との重ね合わ
せ精度の測定について詳しく説明する。
【0046】図4(b) では、下地層Jが合わせ層に対し
てずれているため、下地層Jのパターン3の中心から合
わせ層のパターン1の左側エッジまでの長さOが、図4
(a)の長さOとは異なり、合わせ層のパターン1の中心
から下地層Jのパターン3の中心までの長さが、M+T
となり、設計値のMからTだけずれている。
【0047】このTを求めるために、まず、合わせ層の
パターン1の左右方向(X方向)のエッジのX座標R,
Sと、下地層Jのパターン3の中心のX座標とを検出す
る。検出した合わせ層のパターン1の左右のエッジのX
座標R,Sを用いて合わせ層のパターン1の中心座標を
求める。この合わせ層のパターン1の中心座標と、検出
した下地層Jのパターン3の中心のX座標とから、合わ
せ層のパターン1の中心から下地層Jのパターン3の中
心までの長さを求め、これと設計値であるMとの差を求
め、合わせ層と下地層JとのX方向の重ね合わせ精度T
とする。下地層Jのパターン3の中心のX座標をjx と
すると、Tは次式で表現される。
【0048】T=|jx −(R+S)/2|−M また、下地層I,K,Lのパターン2,4,5との重ね
合わせ精度についても同様な方法で測定できる。
【0049】また、図2や図3で示された重ね合わせ測
定マークについても同様な方法で測定できる。なお、図
2では、パターン2あるいは3が複数設けられている
が、パターン2,3をそれぞれ少なくとも1つ設けてあ
れば、XまたはY方向の重ね合わせ精度を測定すること
ができる。同様に、図3の場合でも、パターン2,3,
4をそれぞれ少なくとも1つ設けてあれば、XまたはY
方向の重ね合わせ精度を測定することができる。
【0050】さらに、本実施の形態の重ね合わせ測定マ
ークの合わせ層のパターン1は、正方形状に限らず、図
17(b) や図17(c) のように正方形の辺に沿って形成
された形状としてもよく、これらの場合、図4で説明し
た合わせ層のパターン1のエッジの座標の検出は、正方
形の各辺に沿った部分のパターン1の幅方向中心の座標
の検出に置き換えられる。また、この場合のパターン1
の幅も、図1〜図3に示されたパターン2,3,4,5
同様、重ね合わせ測定時のパターン1の幅方向中心の座
標を誤差を少なく検出するために、重ね合わせ測定装置
で認識可能な最小の幅とすることが好ましい。
【0051】また、上記では、内側が合わせ層のパター
ンで、外側が下地層のパターンである場合を例としたも
のであるが、外側が合わせ層のパターンで、内側が下地
層のパターンである場合でも、同様に複数の異なる下地
層に対して重ね合わせ精度を測定できる。この場合、合
わせ層のパターン1が図17(b)や図17(c)のよ
うな形状の場合には、下地層のパターンがその内側に配
置されることは言うまでもなく、合わせ層のパターン1
が図17(a)のような正方形状の場合には、その正方
形の輪郭(四辺)の内側すなわち正方形の内部に下地層
のパターンが配置されることになる。
【0052】また、上記では、一本の線状のパターンで
構成された下地層のパターンを用いた場合を例としてい
るが、後述する図11(b) のようなドットパターンや、
図11(c) のように線状のパターンを複数本配置したラ
イン・アンド・スペースパターンや、図11(d) のよう
にドットパターンをアレイ状に配置したドットアレイパ
ターンで構成された下地層のパターンを用いた場合で
も、同様に複数の異なる下地層に対する重ね合わせ精度
を測定できる。
【0053】以上のように本実施の形態によれば、合わ
せ層のパターン1と複数の異なる下地層のパターン2〜
5等とを備えているため、一つの重ね合わせ測定マーク
で複数の下地層に対する重ね合わせ精度を得ることがで
き、測定時間を短縮できる。また、複数の異なる下地層
に対する重ね合わせ精度を得るのに、従来のように複数
の重ね合わせ測定マークを用いるのではなく、一つの重
ね合わせ測定マークでよいため、重ね合わせ測定マーク
の占める面積を小さくすることができる。
【0054】なお、重ね合わせ測定装置には、イメージ
プロファイルをスキャンニングすることのできるリニア
センサーや、測定マークの2次元イメージを瞬時に取り
込むことのできるCCDカメラが用いられている(光学
式画像処理方式)。機能としては線幅測定兼用のもの、
重ね合わせ測定専用のものがあるが、現在は後者が主に
使用されている。
【0055】(第2の実施の形態)次に、本発明の第2
の実施の形態について説明する。第2の実施の形態で
は、主に本発明の実施の形態における半導体装置につい
て説明する。また、第1の実施の形態で述べていない本
発明の実施の形態における重ね合わせ測定マークの補足
説明も含めて行う。
【0056】本実施の形態の半導体装置は、第1の実施
の形態で説明したような複数の異なる下地層に対する重
ね合わせ精度を得ることができる重ね合わせ測定マーク
を有するものである。このような重ね合わせ測定マーク
を有していると、複数の下地層に対して常に重ね合わせ
精度を知ることができるため、重ね合わせずれによる不
良を早期に発見することができ、歩留まりの低下を抑え
ることができる。また、このような複数の異なる下地層
に対する重ね合わせ精度が一つの重ね合わせ測定マーク
より得られるため、測定時間を短縮でき、かつ重ね合わ
せ測定マークの占める面積を小さくすることができ、半
導体装置全体の大きさを小さくすることができる。
【0057】この半導体装置が有する重ね合わせ測定マ
ークと複数の異なる下地層の回路パターンとの関係につ
いて説明する。ここでは、重ね合わせ測定マークが、図
3の場合のように、合わせ層のパターン1と異なる三種
類の下地層I,J,Kのパターン2,3,4とからなる
場合を例にとり説明する。
【0058】図5(a) ,(b) ,(c) ,(d) は重ね合わせ
測定マークが形成される各工程の平面図を示している。
また図6(a) ,(b) ,(c) ,(d) は、図5(a) ,(b) ,
(c),(d) のX1−X2の断面図を、図6(e) ,(f) ,
(g) ,(h) は、図5(a) ,(b) ,(c) ,(d) のY1−Y
2の断面図をそれぞれ示している。同様に図7(a) ,
(b) ,(c) ,(d) は回路パターンが形成される各工程の
平面図を示しており、図8(a) ,(b) ,(c) ,(d) は、
図7(a) ,(b) ,(c) ,(d) のX3−X4の断面図を、
図8(e) ,(f) ,(g) ,(h) は図7(a) ,(b) ,(c) ,
(d) のY3−Y4の断面図をそれぞれ示している。図5
〜図8において、1は合わせ層のパターンを、2,3,
4は異なる下地層I,J,Kのパターンをそれぞれ示し
ている。また、6,7,8は酸化膜などの絶縁材料膜、
9は感光性材料膜(SiO2 等の絶縁膜)を示してい
る。絶縁材料膜6,7,8および感光性材料膜9は無色
透明に近い材料であり、パターン2,3,4の検出は、
CCDによる画像認識、あるいはコントラストが弱い場
合などは、レーザの反射光などを利用して行う。
【0059】ここで、重ね合わせ測定マーク及び回路パ
ターンの形成工程について説明する。まず、重ね合わせ
測定マーク及び回路パターンのそれぞれにおいて、シリ
コン基板をエッチングしてパターン2が形成される(図
5(a) 、図6(a) ,(e) 、図7(a) 、図8(a) ,(e)
)。次にパターン2が形成されていない部分に絶縁材
料膜6が埋め込まれ平坦化された後、パターン3が形成
される(図5(b) 、図6(b) ,(f) 、図7(b) 、図8
(b) ,(f) )。次に絶縁材料膜7が堆積され平坦化され
た後、パターン4が形成される(図5(c) 、図6(c) ,
(g) 、図7(c) 、図8(c) ,(g) )。次に絶縁材料膜8
が堆積され平坦化された後、感光性材料膜9が塗布され
パターン1が形成される(図5(d) 、図6(d) ,(h) 、
図7(d) 、図8(d) ,(h) )。この場合、パターン1は
感光性材料膜9の開口部分(除去部分)である。
【0060】図5(d) において、N,O,P,Qはパタ
ーン1の各エッジとパターン2,2,3,4の中心との
距離を示しており、これらは図7(d) のU,V,W,X
とそれぞれ対応して変動する。したがって、第1の実施
の形態に記載の測定方法を用いて図5(d) の重ね合わせ
測定マークを測定することにより、図7(d) の回路パタ
ーンにおける合わせ層のパターン1と三種類の異なる下
地層I,J,Kのパターン2,3,4との重ね合わせ精
度を得ることができる。なお、図7(d) におけるUは回
路パターンにおけるパターン1の中心からパターン2ま
でのY方向の距離、Vは回路パターンにおけるパターン
1の中心からパターン2までのX方向の距離、Wは回路
パターンにおけるパターン1の中心からパターン3まで
のX方向の距離、Xは回路パターンにおけるパターン1
の中心からパターン4までのY方向の距離を示す。
【0061】前述の図5〜図8では、例えば平坦化され
た絶縁材料膜7上にパターン4を形成したように、下地
層のパターンが平坦面から上に突出して形成されている
(凸状のパターン)が、平坦面に溝を形成することによ
り下地層のパターン(凹状のパターン)を形成してあっ
てもよい。また、異なる複数の下地層のパターンに、凸
状のパターンと凹状のパターンとが混在してあってもよ
い。下地層のパターンを凹状のパターンとした場合につ
いて、図9,図10を用いて説明する。
【0062】図9は、重ね合わせ測定マークを構成する
下地層のパターン(以下「下地層のマークパターン」と
もいう)の幅が、同じ下地層で形成される回路パターン
の設計寸法より大きな場合の、下地層のマークパターン
が形成される各工程図を示したものであり、図9(a),
(b),(c) は平面図を、図9(d),(e),(f) は図9(a),(b),
(c) のA1−A2の断面図をそれぞれ示している。図9
において、7は絶縁材料膜、10は幅が回路パターンの
設計寸法より大きい寸法の下地層のマークパターンを示
しており、11は例えばタングステンなどの埋め込み用
の材料膜を示している。また図10は、下地層のマーク
パターンの幅が、同じ下地層で形成される回路パターン
の設計寸法と同一寸法である場合の、下地層のマークパ
ターンが形成される各工程図を示したものであり、図1
0(a),(b),(c) は平面図を、図10(d),(e),(f) は図1
0(a),(b),(c) のB1−B2の断面図をそれぞれ示して
いる。図10において、7は絶縁材料膜、12は幅が回
路パターンの設計寸法と同一寸法の下地層のマークパタ
ーンを示している。
【0063】また、図9,図10は共にエッチング工程
によって絶縁材料膜7に溝が形成された状態、すなわ
ち、下地層のマークパターン10,12が形成された状
態からを示している。
【0064】まず、図9における不具合について説明す
る。下地層のマークパターン10の幅が回路パターンよ
り大きい場合、エッチング後の埋め込み工程において、
通常埋め込み用の堆積膜厚が回路パターンに設定してあ
るため、下地層のマークパターン10に埋め込み用の膜
11が完全に埋め込まれない場合が生じる(図9(b),
(e) 参照) 。この状態で次工程の化学的機械的研磨によ
り平坦化を行うと、溝の部分に研磨剤や化学薬品などが
たまってしまいエッチングが促進され、形状が劣化して
しまう(図9(c) ,(f) 参照) 。このような形状では重
ね合わせ測定装置がパターンの中心位置を認識するのに
精度が落ちてしまい、重ね合わせ測定の精度自体も落ち
てしまう。またここでは平坦化工程における形状劣化を
例として挙げたが、これ以外の原因により形状が劣化し
た場合においても同様に重ね合わせ測定精度が悪くなる
のは勿論のことである。
【0065】これに対し、図10のように下地層のマー
クパターン12を回路パターンの設計寸法と同一にする
と、エッチング後の埋め込み工程において下地層のマー
クパターン12に埋め込み用の膜11が完全に埋め込ま
れ(図10(b) ,(e) 参照)、次工程の化学的機械的研
磨による平坦化工程において図9(c) ,(f) のような形
状の劣化がおきず、重ね合わせ測定装置がパターンの中
心位置を精度良く認識することができる(図10(c) ,
(f) 参照)。
【0066】したがって、下地層のマークパターンとし
て凹状のパターンを形成する場合には、そのパターン幅
は、同じ下地層の回路パターン内に存在する凹状回路パ
ターンの設計寸法と同一にすることが好ましい。しかし
ながら、回路パターンの設計寸法が非常に小さい場合、
マークパターンを回路パターンの設計寸法と同一にする
ことにより重ね合わせ測定装置で認識できない場合が生
じる。これについて、図11を用いて説明する。
【0067】図11は下地層のマークパターン形状の例
を示しており、図11(a),(b) は回路パターンの設計寸
法と同一寸法で形成した場合のライン状のパターンとド
ット状のパターンをそれぞれ示している。また、図11
(c) は図11(a) のライン状のパターンを複数本配置し
たライン・アンド・スペースパターンを、図11(d)は
図11(b) のドット状のパターンをアレイ状に配置した
ドット・アレイパターンをそれぞれ示している。
【0068】回路パターンの設計寸法が非常に小さい場
合、図11(a),(b) のように下地層のマークパターン
を、前述の埋め込みやその他の理由により、回路パター
ンの設計寸法と同一寸法の幅で形成する必要がある場
合、パターン幅が非常に小さくなってしまい、重ね合わ
せ測定装置がパターンを認識できないという問題が生じ
る。これに対し、図11(c) のように、ライン状のパタ
ーンを複数本配置したライン・アンド・スペースパター
ンや、図11(d) のようにドット状のパターンをアレイ
状に配置したドット・アレイパターンを用いると、見か
け上ラインの幅が大きくなるため、重ね合わせ測定装置
で認識が可能となる。このことは、下地層のマークパタ
ーンが、凹状のパターンに限られるものではなく、凸状
のパターンでも同様である。
【0069】次に、図12,図13,図14,図15,
図16を用いて、重ね合わせ測定マークの合わせ層のパ
ターン形成にダマシンプロセスを用いる場合について説
明する。
【0070】図12は下地層のパターンと合わせ層のパ
ターンとの間に、反射率の高い材料膜が存在する場合の
重ね合わせ測定マークの形状を示したものであり、図1
2(a) は平面図を、図12(b) は図12(a) におけるC
1−C2の断面図をそれぞれ示している。ここで、1は
合わせ層のパターン、7は絶縁材料膜、9は感光性材料
膜、13はシリコン基板、14は下地層のパターン、1
5は反射率の高い材料膜をそれぞれ示している。この場
合、下地層のパターン14の上に反射率の高い材料膜1
5があるため、下地層のパターン14を認識できない。
【0071】図13は図12の断面構造において、下地
層のパターンが認識できるように、下地層のパターンの
幅寸法を完全に埋め込みが行われないようにした場合
の、重ね合わせ測定マークの形状を示したものである。
図13(a) は平面図を、図13(b) は図13(a) におけ
るD1−D2の断面図をそれぞれ示している。
【0072】図14は合わせ層のパターン形成にダマシ
ンプロセスを用いた場合の重ね合わせ測定マークの形状
を示したものである。図14(a) は平面図を、図14
(b) は図14(a) におけるE1−E2の断面図をそれぞ
れ示している。ここで、8は絶縁材料膜を示している。
【0073】図15は図12、図13に示される重ね合
わせ測定マークが形成され、更にその後のプロセスを示
した断面図である。図16は図14に示される重ね合わ
せ測定マークがダマシンプロセスによって形成されるま
で、及びその後を示した断面図である。ここで、図15
及び図16はプロセスは異なるが最終的な構造は、図1
5(f) と図16(h) のように同じになる。
【0074】まず図12のように、下地層と合わせ層の
間に、例えばタングステンなどのようなメタル系の反射
率の高い材料膜15がある場合、下地層のパターン14
が見えなくなってしまう。そこで、この不具合をなくし
たものが図13に示すパターンである。このように下地
層のパターン14を、完全に埋め込みが行われない程度
の寸法にすることにより、あえて段差を設ける。こうす
ることにより、次工程の反射率の高い材料膜15堆積し
た場合、下地層のパターン14の段差が反射率の高い材
料膜15にも残ることになる。この段差を利用すること
により、下地層のパターン14を認識して、重ね合わせ
測定マークを形成している。しかしこの形状では実際の
下地層のパターン14を測定しているわけではないため
精度的に悪く、また反射率の高い材料膜15の膜厚等の
形成状態のバラツキによっても、パターン形状が変わっ
てしまうため、重ね合わせ精度が落ちてしまう。
【0075】次に図15、図16を用いて、ダマシンプ
ロセスを用いた場合の優位性について説明する。まず図
15では、絶縁材料膜7のエッチングによるパターニン
グ後(図15(a))、導電性材料例えばタングステンなど
が埋め込まれ下地層のパターン14が形成される(図1
5(b))。次に反射率の高い材料膜15が堆積され(図1
5(c))、感光性材料膜9のパターニング後(図15(d))
(図12、図13にはこの工程直後の状態を図示) 、感
光性材料膜9をマスクとして反射率の高い材料膜15が
エッチングされ(図15(e))、酸化膜などの絶縁材料膜
8が堆積され平坦化される(図15(f))。
【0076】これに対し図16では、絶縁材料膜7のエ
ッチングによるパターニング後(図16(a))、導電性材
料例えばタングステンなどが埋め込まれ下地層のパター
ン14が形成される(図16(b))。次に酸化膜などの絶
縁材料膜8を堆積し(図16(c))、感光性材料膜9のパ
ターニング後(図16(d))(図14にはこの工程直後の
状態を図示)、感光性材料膜9をマスクとして酸化膜な
どの絶縁材料膜8がエッチングされ(図16(e))、反射
率の高い材料膜15が堆積される(図16(f))。その
後、平坦化によって反射率の高い材料膜15は完全に埋
め込まれ(図16(g))、再び酸化膜などの絶縁材料膜8
が堆積される(図16(h))。
【0077】この図16の場合、埋め込みによって反射
率の高い材料膜15を形成するため、感光性材料膜9の
パターンは、図15の場合と反転する。このようにパタ
ーニングしたい対象物を直接エッチングによるプロセス
で形成するのではなく、いったんパターニング用の溝を
まず形成してやり、その後の埋め込みによって対象物を
パターニングするプロセスをダマシンプロセスと呼ぶ。
このようなダマシンプロセスを用いると、下地層と合わ
せ層の間に反射率の高い材料膜15が存在しないため下
地層のパターン14を完全に埋め込みが行われる形状に
することができ、なおかつ実際に下地層のパターン14
を重ね合わせ測定装置で測定することができるため、重
ね合わせ測定精度が向上する。
【0078】なお、本発明の実施の形態における重ね合
わせ測定マーク及びその測定方法は、半導体装置に限ら
れず、液晶パネルや磁気ヘッドの製造にも適用すること
ができる。重ね合わせ測定マークは、半導体装置や液晶
パネルなど多層構造のパターンニングを行う際には必要
であり、リソグラフィー工程に用いられる。
【0079】
【発明の効果】以上のように本発明は、重ね合わせ測定
マークを、合わせ層のマークパターンと複数の異なる下
地層のマークパターンとで構成するため、一つの重ね合
わせ測定マークで複数の異なる下地層に対する重ね合わ
せ精度を得ることができ、測定時間を短縮でき、かつ重
ね合わせ測定マークの占める面積を小さくすることがで
きる。
【図面の簡単な説明】
【図1】本発明の実施の形態における重ね合わせ測定マ
ークを示す図。
【図2】本発明の実施の形態における重ね合わせ測定マ
ークを示す図。
【図3】本発明の実施の形態における重ね合わせ測定マ
ークを示す図。
【図4】本発明の実施の形態における重ね合わせ測定マ
ークの測定方法を示す図。
【図5】本発明の実施の形態における半導体装置の重ね
合わせ測定マークの形成工程を示す平面図。
【図6】図5の重ね合わせ測定マークの形成工程におけ
るX1−X2及びY1−Y2の断面図。
【図7】本発明の実施の形態における半導体装置の回路
パターンの形成工程を示す平面図。
【図8】図7の回路パターンの形成工程におけるX3−
X4及びY3−Y4の断面図。
【図9】重ね合わせ測定マークの下地層のパターン(凹
状のパターン)の形成工程を示す平面図及び断面図。
【図10】重ね合わせ測定マークの下地層のパターン
(凹状のパターン)の形成工程を示す平面図及び断面
図。
【図11】本発明の実施の形態における重ね合わせ測定
マークの下地層のパターン形状の例を示す平面図。
【図12】重ね合わせ測定マークの平面図及び断面図。
【図13】重ね合わせ測定マークの平面図及び断面図。
【図14】重ね合わせ測定マークの平面図及び断面図。
【図15】図12,図13の重ね合わせ測定マークの形
成工程を示す断面図。
【図16】図14の重ね合わせ測定マークの形成工程を
示す断面図。
【図17】従来の重ね合わせ測定マークを示す図。
【図18】従来の重ね合わせ測定マークの測定方法を示
す図。
【図19】複数の異なる下地層に対する重ね合わせ精度
を、従来の重ね合わせ測定マークで測定する場合に必要
な重ね合わせ測定マークを示す図。
【符号の説明】
1 合わせ層のパターン 2 下地層Iのパターン 3 下地層Jのパターン 4 下地層Kのパターン 5 下地層Lのパターン 6,7,8 酸化膜などの絶縁材料膜 9 感光性材料膜 10 回路パターンの設計寸法より寸法が大きい下地層
のパターン 11 埋め込み用の材料膜 12 回路パターンの設計寸法と同一寸法の下地層のパ
ターン 13 シリコン基板 14 下地層のパターン 15 反射率の高い材料膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F065 AA17 AA20 BB02 BB17 BB28 CC17 CC25 CC31 CC37 DD06 FF01 FF04 JJ02 JJ03 JJ25 JJ26 QQ25 RR08 2H097 KA13 KA15 KA16 LA10 LA12 5F046 AA26 EA03 EA04 EA09 EA12 EA13 EA15 EA18 EA23 EA26 EB01 EC05

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置あるいは液晶パネルの製造工
    程における合わせ層の回路パターンと、前記合わせ層よ
    り下層にある複数の異なる下地層の回路パターンとの重
    ね合わせ精度を測定する重ね合わせ測定マークであっ
    て、合わせ層のマークパターンと、複数の異なる下地層
    のマークパターンとを備えたことを特徴とする重ね合わ
    せ測定マーク。
  2. 【請求項2】 下地層のマークパターンが、重ね合わせ
    測定装置で認識可能な最小な幅の線状のパターンにより
    構成されている請求項1記載の重ね合わせ測定マーク。
  3. 【請求項3】 下地層のマークパターンが、下地層の回
    路パターンの設計寸法と同一寸法のパターンにより構成
    されている請求項1記載の重ね合わせ測定マーク。
  4. 【請求項4】 下地層のマークパターンが、線状のパタ
    ーンを複数本配置したライン・アンド・スペースパター
    ンにより構成されている請求項3記載の重ね合わせ測定
    マーク。
  5. 【請求項5】 下地層のマークパターンが、ドットパタ
    ーンをアレイ状に配置したドット・アレイパターンによ
    り構成されている請求項3記載の重ね合わせ測定マー
    ク。
  6. 【請求項6】 複数の異なる下地層のマークパターン
    が、二種類の異なる下地層のマークパターンである請求
    項1記載の重ね合わせ測定マーク。
  7. 【請求項7】 複数の異なる下地層のマークパターン
    が、三種類の異なる下地層のマークパターンである請求
    項1記載の重ね合わせ測定マーク。
  8. 【請求項8】 複数の異なる下地層のマークパターン
    が、四種類の異なる下地層のマークパターンである請求
    項1記載の重ね合わせ測定マーク。
  9. 【請求項9】 内側に合わせ層のマークパターンが配置
    され、外側に複数の異なる下地層のマークパターンが配
    置されている請求項1記載の重ね合わせ測定マーク。
  10. 【請求項10】 内側に複数の異なる下地層のマークパ
    ターンが配置され、外側に合わせ層のマークパターンが
    配置されている請求項1記載の重ね合わせ測定マーク。
  11. 【請求項11】 下地層のマークパターンが、凸状ある
    いは凹状のパターンにより構成されている請求項1記載
    の重ね合わせ測定マーク。
  12. 【請求項12】 下地層のマークパターンが、凸状と凹
    状のパターンにより構成されている請求項1記載の重ね
    合わせ測定マーク。
  13. 【請求項13】 合わせ層のマークパターン形成にダマ
    シンプロセスを用いた請求項1記載の重ね合わせ測定マ
    ーク。
  14. 【請求項14】 半導体装置あるいは液晶パネルの製造
    工程における合わせ層の回路パターンと、前記合わせ層
    より下層にある複数の異なる下地層の回路パターンとの
    重ね合わせ精度を測定する重ね合わせ測定方法であっ
    て、合わせ層のマークパターンと複数の異なる下地層の
    マークパターンを形成し、前記合わせ層のマークパター
    ンとそれぞれの異なる前記下地層のマークパターンとの
    位置の差を検出することにより、前記合わせ層の回路パ
    ターンと前記複数の異なる下地層の回路パターンとの重
    ね合わせ精度を検出することを特徴とする重ね合わせ測
    定方法。
  15. 【請求項15】 合わせ層の回路パターンと、前記合わ
    せ層より下層にある複数の異なる下地層の回路パターン
    との重ね合わせ精度を測定する重ね合わせ測定マークを
    有する半導体装置であって、前記重ね合わせ測定マーク
    が、合わせ層のマークパターンと、複数の異なる下地層
    のマークパターンとにより構成されたことを特徴とする
    重ね合わせ測定マークを有する半導体装置。
JP2000071587A 2000-03-15 2000-03-15 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置 Withdrawn JP2001267202A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000071587A JP2001267202A (ja) 2000-03-15 2000-03-15 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000071587A JP2001267202A (ja) 2000-03-15 2000-03-15 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置

Publications (1)

Publication Number Publication Date
JP2001267202A true JP2001267202A (ja) 2001-09-28

Family

ID=18590148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000071587A Withdrawn JP2001267202A (ja) 2000-03-15 2000-03-15 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置

Country Status (1)

Country Link
JP (1) JP2001267202A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209041A (ja) * 2002-01-15 2003-07-25 Seiko Epson Corp パターンの位置合わせ精度測定方法、パターンの形成方法、電気光学装置の製造方法、半導体装置の製造方法
JP2004508711A (ja) * 2000-08-30 2004-03-18 ケーエルエー−テンカー・コーポレーション 重ね合わせマーク、重ね合わせマークの設計方法および重ね合わせ測定の方法
KR100591774B1 (ko) 2004-08-18 2006-06-26 삼성전자주식회사 반도체 소자의 정렬키
US7879627B2 (en) 2000-08-30 2011-02-01 Kla-Tencor Technologies Corporation Overlay marks and methods of manufacturing such marks
US8138498B2 (en) 2000-08-30 2012-03-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
CN102543956A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 多层套刻标记
CN108417562A (zh) * 2018-03-19 2018-08-17 长江存储科技有限责任公司 套刻标记及其可靠性验证方法
WO2018159312A1 (ja) * 2017-03-01 2018-09-07 株式会社エンプラス マーカ搭載用ユニット
CN108628107A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 套刻误差测量方法及套刻标记
WO2018193806A1 (ja) * 2017-04-19 2018-10-25 株式会社エンプラス マーカユニット
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
CN111312691A (zh) * 2020-03-02 2020-06-19 长江存储科技有限责任公司 一种套刻对准标记结构、套刻对准测量方法及半导体器件

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9347879B2 (en) 2000-08-30 2016-05-24 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
US8138498B2 (en) 2000-08-30 2012-03-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US7879627B2 (en) 2000-08-30 2011-02-01 Kla-Tencor Technologies Corporation Overlay marks and methods of manufacturing such marks
US9702693B2 (en) 2000-08-30 2017-07-11 Kla-Tencor Corporation Apparatus for measuring overlay errors
JP2012080131A (ja) * 2000-08-30 2012-04-19 Kla-Tencor Corp 重ね合わせマーク、重ね合わせマークの設計方法および重ね合わせ測定の方法
JP2004508711A (ja) * 2000-08-30 2004-03-18 ケーエルエー−テンカー・コーポレーション 重ね合わせマーク、重ね合わせマークの設計方法および重ね合わせ測定の方法
US8330281B2 (en) 2000-08-30 2012-12-11 Kla-Tencor Technologies Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
USRE45245E1 (en) 2000-08-30 2014-11-18 Kla-Tencor Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US9182680B2 (en) 2000-08-30 2015-11-10 Kla-Tencor Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
JP2003209041A (ja) * 2002-01-15 2003-07-25 Seiko Epson Corp パターンの位置合わせ精度測定方法、パターンの形成方法、電気光学装置の製造方法、半導体装置の製造方法
KR100591774B1 (ko) 2004-08-18 2006-06-26 삼성전자주식회사 반도체 소자의 정렬키
CN102543956A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 多层套刻标记
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
WO2018159312A1 (ja) * 2017-03-01 2018-09-07 株式会社エンプラス マーカ搭載用ユニット
JP2018146236A (ja) * 2017-03-01 2018-09-20 株式会社エンプラス マーカ搭載用ユニット
WO2018193806A1 (ja) * 2017-04-19 2018-10-25 株式会社エンプラス マーカユニット
JPWO2018193806A1 (ja) * 2017-04-19 2020-02-06 株式会社エンプラス マーカユニット
CN108417562A (zh) * 2018-03-19 2018-08-17 长江存储科技有限责任公司 套刻标记及其可靠性验证方法
CN108417562B (zh) * 2018-03-19 2019-04-26 长江存储科技有限责任公司 套刻标记及其可靠性验证方法
CN108628107A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 套刻误差测量方法及套刻标记
CN111312691A (zh) * 2020-03-02 2020-06-19 长江存储科技有限责任公司 一种套刻对准标记结构、套刻对准测量方法及半导体器件

Similar Documents

Publication Publication Date Title
JP5182143B2 (ja) 半導体装置の製造方法
JP4362347B2 (ja) リソグラフィ用マーカ構造、このようなリソグラフィ用マーカ構造を備えるリソグラフィ投影機器およびこのようなリソグラフィ用マーカ構造を使用して基板を位置合わせする方法
US20030174879A1 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
JP2754609B2 (ja) 半導体装置の製造方法
CN107818983B (zh) 一种标记图形及其形成方法
JP2007103928A (ja) オーバーレイキー、これの形成方法、及びこれを用いるオーバーレイ精度の測定方法
JP2001267202A (ja) 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置
KR102646681B1 (ko) 반사형 마스크 블랭크의 제조 방법, 반사형 마스크의 제조 방법 및 반도체 장치의 제조 방법
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
JP2011009259A (ja) 半導体装置、リソグラフィ方法、及び半導体装置の製造方法
TWI389286B (zh) 對準標記佈局和對準標記結構
JPH11126746A (ja) 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法
US20040075179A1 (en) Structural design of alignment mark
JPWO2020095959A1 (ja) 多層反射膜付き基板、反射型マスクブランク、反射型マスクの製造方法、及び半導体装置の製造方法
JP4525067B2 (ja) 位置ずれ検出用マーク
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
US5882980A (en) Process of forming bipolar alignment mark for semiconductor
JP2000294490A (ja) 半導体装置及びその製造方法
JP2006140300A (ja) 半導体装置、ウェーハ及び半導体装置の製造方法
US6750554B2 (en) Mark configuration, wafer with at least one mark configuration and method for the fabrication of at least one mark configuration
JP3362717B2 (ja) 半導体装置およびその製造方法
WO2023035520A1 (zh) 半导体结构及其制作方法、存储器
JPS6146021A (ja) アライメント用マ−ク
JPH0570925B2 (ja)
JP4599893B2 (ja) 位置ずれ検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060720

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070806