TWI389286B - 對準標記佈局和對準標記結構 - Google Patents

對準標記佈局和對準標記結構 Download PDF

Info

Publication number
TWI389286B
TWI389286B TW098127377A TW98127377A TWI389286B TW I389286 B TWI389286 B TW I389286B TW 098127377 A TW098127377 A TW 098127377A TW 98127377 A TW98127377 A TW 98127377A TW I389286 B TWI389286 B TW I389286B
Authority
TW
Taiwan
Prior art keywords
alignment mark
alignment
reflective layer
strip
material layer
Prior art date
Application number
TW098127377A
Other languages
English (en)
Other versions
TW201044539A (en
Inventor
An Hsiung Liu
Chun Yen Huang
Ming Hung Hsieh
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201044539A publication Critical patent/TW201044539A/zh
Application granted granted Critical
Publication of TWI389286B publication Critical patent/TWI389286B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

對準標記佈局和對準標記結構
本發明係關於對準標記佈局和對準標記結構，尤其是關於一種改善對準對比度(alignment contrast)的對準標記佈局和對準標記結構。
積體電路是由許多形成在半導體基板上的電路元件以及多層堆疊在基板上方之介電層與金屬內連線所構成。不同層的金屬內連線係由金屬插塞(plug)所電連接，以形成特定的電路功能。在積體電路製程中，光學微影技術是一種用來將光罩上的電路圖案轉移至光阻層，以於晶圓上定義出圖案的精密圖案轉移技術。隨著積體電路的設計線寬縮小以及積集度不斷提高，在對光阻層進行曝光步驟時，晶圓對準精確度(alignment accuracy)就顯得相當重要。
通常，材料層的對準係利用步進機來完成，通常會由步進機射出一具有固定波長的光源，如雷射光，來偵測位於晶圓上的對準標記之位置，前述之雷射光在照射到對準標記之後會發生反射或繞射的現像，之後反射或繞射的雷射光被偵測器偵測之後，即可以藉此調整晶圓和光罩之間的相對位置。
一般而言，反射或繞射的雷射光的品質取決於對準標記的結構，例如：對準標記的材料、對準標記的階梯高度和對準標記的尺寸。
然而，在進行晶圓上進行電路元件製作時，對準標記的完整性經常會被破壞，舉例而言，在化學機械研磨製程後，對準標記的階梯高度可能會被磨平或是高度被降低。再者，若是有較厚金屬層或是較厚的多晶矽層或是其它不透光的材料形成在對準標記上，將會造成偵測器無法偵測到對準標記的位置。綜合而言，當對準標記的反射性不佳或是階梯高度不足時，對準標記將會難以偵測，並且當有其它材料層放置在對準標記上時，亦會影響偵測器的偵測結果。
傳統上，有許多解決上述的方式，例如：在舊的對準標記附近形成新的對準標記，或是在進行化學機械研磨製程之前，利用光阻保護對準標記。
然而，傳統的作法既耗時又浪費空間，因此，需要設計一種不佔空間的對準標記並且能夠提供良好的對準對比度。
有鑑於此，本發明提供一種對準標記佈局和對準標記圖案來增加對準對比度和對準精確度。
根據本發明之較佳實施例，本發明提供一種對準標記佈局，包含：一第一對準圖案包含複數條相互平行的第一條狀結構，該第一對準圖案設於一基底上，其中各該等第一條狀結構各包含一第一尺寸；以及一第二對準圖案設於該第一對準圖案上並且與該第一對準圖案重疊，該第二對準圖案包含複數條相互平行的第二條狀結構，其中各該等第二條狀結構各包含一第二尺寸，其中各該等第二條狀結構的該第二尺寸大於各該等第一條狀結構的該第一尺寸。
根據本發明之另一較佳實施例，本發明提供一種對準標記結構，包含：一第一反射層設於一基底上；一透明材料層設於該反射層上；一對準圖案設於該透明材料層上。
根據本發明之較佳實施例，本發明之對準圖案具有一特別的佈局，位於前層的對準圖案之寬度係小於位於當層的對準圖案之寬度。根據本發明之另一較佳實施例，使用本發明之對準標記結構時，介於當層的對準圖案的一表面和位於基底上之反射層之一表面之間的距離，即定義為對準圖案的階梯高度。
第1圖為本發明之對準標記佈局之上視示意圖。第2圖為根據本發明之第一較佳實施例所繪示的第1圖中的對準標記佈局延A-A方向之側視示意圖。如第1圖和第2圖所示，一種對準標記佈局10，包含一第一對準圖案12包含複數條相互平行的第一條狀結構14，第一對準圖案12設於一基底20上，其中各條第一條狀結構14各包含一第一尺寸。第一對準圖案12和第一條狀結構14在第1圖中以虛線表示。
對準標記佈局10另包含一第二對準圖案16設於第一對準圖案12上並且與第一對準圖案12重疊，第二對準圖案16包含複數條相互平行的第二條狀結構18，其中各條第二條狀結構18各包含一第二尺寸，其中各個第二條狀結構18的第二尺寸係大於各條第一條狀結構14的第一尺寸。根據本發明之較佳實施例，第一尺寸係指單條第一條狀結構14的寬度；第二尺寸係指單條第二條狀結構18的寬度。
根據本發明之較佳實施例，每條第一條狀結構14和每條第二條狀結構18皆是矩形，在第2圖中，為了敘述簡明，只有繪示單條第一條狀結構14和單條第二條狀結構18，其餘的條狀結構14、18則被省略。第1圖中的第一對準圖案12可以由繪示在第2圖中的第一條狀結構14重複排列而成，而第二對準圖案16可以由繪示在第2圖中的第一條狀結構16重複排列而成。
如第2圖所示，第一條狀結構14設置於基底20上。第一條狀結構14較佳為一矩形突出物設置於基底20上。此外，第一條狀結構14上順應地覆有一反射層15並且反射層15由第一條狀結構14上延伸到基底20之表面。再者，反射層15係選自下列群組：多晶矽、金屬、碳、金屬矽化物和氮化矽。
一第一材料層17設置在反射層15上，其中第一材料層17實質上是透明的，第一材料層17可以是任何能讓由偵測器所發出的雷射光通過的材料，根據本發明之較佳實施例，第一材料層17可以為氧化矽。第二條狀結構18則是設置在第一材料層17上，並且第二條狀結構18較佳為矩形突出物並且包含一反射材料，舉例而言，第二條狀結構18可以由多晶矽、金屬、碳、金屬矽化物或氮化矽所構成。
第一條狀結構14具有一第一寬度W1 ，並且第二條狀結構18具有一第二寬度W2 ，第二寬度W2 係大於第一寬度W1 ，在本實施例中，第一寬度W1 係大於第一寬度W1 和反射層15之厚度之總和。
此外，第一條狀結構14具有一第一邊緣E1 ；而第二條狀結構18具有一第二邊緣E2 ，一距離D係介於第一邊緣E1 和一第二邊緣E2 之間，距離D較佳不小於200奈米，以提供足夠的製程寬裕度。再者，第二條狀結構18係位於第一條狀結構14的正上方，並且在寬度方向和第一條狀結構14完全重疊。第一寬度W1 較佳為1.2微米，而第二寬度W2 為1.6微米。
以第2圖中的對準標記佈局10進行一對準步驟時，利用一偵測器(圖未示)所發出的一光源(圖未示)照射第二條狀結構18和反射層15，以偵測介於反射層15之一表面和第二條狀結構18之一上表面之間的一階梯高度H1 ,，而對準對比度(alignment contrast)則因為對準標記佈局的特殊結構而改善。補充說明的是：第二寬度W2 必須較第一寬度W1 大的目的是要避免第一條狀結構14的形狀干擾由偵測器發出的雷射光。
雖然第一條狀結構14在上述實施例中是為矩形突出物，但是第一條狀結構14亦可以為形成在基底20中的溝渠圖案。
第3圖為根據本發明之第二較佳實施例所繪示的第1圖中的對準標記佈局延A-A方向之側視示意圖。在第3圖中，為了敘述簡明，只有繪示單條第一條狀結構14和單條第二條狀結構18，其餘的條狀結構14、18則被省略。第1圖中的第一對準圖案12可以由繪示在第3圖中的第一條狀結構14重複排列而成，而第二對準圖案16可以由繪示在第3圖中的第一條狀結構16重複排列而成。第一實施例和第二實施例主要的差別在於：第二實施中的第一條狀結構14和第二條狀結構18皆是溝渠圖案。
如第3圖所示，第一條狀結構14為一個凹入的溝渠圖案在基底20中，一反射層15順應地覆蓋第一條狀結構14，並且反射層15由第一條狀結構14表面延伸到基底20的表面。一第一材料層17設置在反射層15上，其中第一材料層17實質上是透明的，第一材料層17可以是任何能讓由偵測器所發出的雷射光通過的材料，根據本發明之較佳實施例，第一材料層17可以為氧化矽。一第二材料層21設置於第一材料層17上，第二條狀結構18則為一凹入的溝渠圖案在第二材料層21中，並且第一材料層17可經由第二條狀結構18曝露出來。第二材料層21可以是具有反射性質的材料，如多晶矽、金屬、碳、金屬矽化物或氮化矽。第一條狀結構14具有一第一寬度W1 ，並且第二條狀結構18具有一第二寬度W2 ，第二寬度W2 係大於第一寬度W1 。此外，第一條狀結構14具有一第一邊緣E1 ；而第二條狀結構18具有一第二邊緣E2 ，一距離D係介於第一邊緣E1 和一第二邊緣E2 之間，距離D較佳不小於200奈米，以提供足夠的製程寬裕度。第一寬度W1 較佳為1.2微米，而第二寬度W2 為1.6微米。
以第3圖中的對準標記佈局10進行一對準步驟時，利用一偵測器(圖未示)所發出的一光源(圖未示)照射第二材料層21和反射層15，以偵測介於反射層15之一表面和第二材料層21之一上表面之間的一階梯高度H2 ，而對準對比度(alignment contrast)則因為對準標記佈局的特殊結構而改善。雖然，第一條狀結構14在第二實施例中是為凹入的溝渠圖案，但是第一條狀結構14亦可以為形成在基底20上的矩形突出物。
第4圖為根據本發明之第三較佳實施例所繪示的對準標記結構之側視示意圖。如第4圖所示，一種對準標記結構50包含：一反射層55設置在一基底60上、一透明材料層57設於反射層55上和一對準圖案包含至少一矩形突出物58設於透明材料層57上，對準圖案可以由多數個矩形突出物58重覆排列而成，反射層55係選自下列群組：多晶矽、金屬、碳、金屬矽化物和氮化矽。透明材料層57實質上是透明的，可以是任何能讓由偵測器所發出的雷射光通過的材料，根據本發明之較佳實施例，透明材料層57可以為氧化矽。矩形突出物58具有反射性質，也就是說，矩形突出物58可以反射由偵測器發出的雷射光。在某些情況下，矩形突出物58亦可使雷射光發生繞射的現象。
以第4圖中的對準標記結構50進行一對準步驟時，利用一偵測器(圖未示)所發出的一光源(圖未示)照射矩形突出物58和反射層55，以偵測介於反射層55之一表面和矩形突出物58之一上表面之間的一階梯高度H3 ，而對準對比度(alignment contrast)則因為對準標記結構50的特殊結構而改善。
第5圖為根據本發明之第四較佳實施例所繪示的對準標記結構之側視示意圖。第三實施例和第四實施例主要的差別在於：第四實施中的對準標記結構包含複數個溝渠圖案，而非矩形突出物。在5圖中，和第4圖中的元件具有相同功能的元件，將標以相同的標號，而關於該些相同元件的詳細說明，請參閱第三實施例中的敘述。
如第5圖所示，一種對準標記結構50包含：一反射層55設置在一基底60上、一透明材料層57設於反射層55上、一反射層62設置在透明材料層57上和一對準圖案包含至少一溝渠圖案58設於反射層62中，對準圖案可以由多數個溝渠圖案58重覆排列而成。反射層62係選自下列群組：多晶矽、金屬、碳、金屬矽化物和氮化矽。
以第5圖中的對準標記結構50進行一對準步驟時，利用一偵測器(圖未示)所發出的一光源(圖未示)照射反射層62和反射層55，以偵測介於反射層55之一表面和反射層62之一上表面之間的一階梯高度H4 ，而對準對比度(alignment contrast)則因為對準標記結構50的特殊結構而改善。
本發明之第一較佳實施例和第二較佳實施例之特色在於第二條狀結構18的寬度係大於第一條狀結構14的寬度，如此一來，偵測器所發射的雷射光即可在不被第一條狀結構14的外形(topography)影響之下完成偵測，並且由於第二條狀結構18位於第一條狀結構14的正上方，並非如傳統技術般，在和舊的對準標記錯開的區域再形成新的對準標記，因此本發明較習知技術的方式節省空間。再者，以本發明的對準標記佈局10結構來看，標記的階梯高度將由第二條狀結構18之表面和反射層15之表面的距離(H1 ,H2 )來定義，如此一來，可以獲得較大的對準對比度。
本發明之第三較佳實施例和第四較佳實施例之特色在於其前層的對準標記可以選擇性設置，其重點在於反射層55的設置。如此一來，對準標記的階梯高度係由當層對準標記(矩形突出物/溝渠圖案58)和反射層55之間的距離(H3 ,H4 )來定義，因此，可以獲得較大的對準對比度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．對準標記佈局
12．．．第一對準圖案
14．．．第一條狀結構
15．．．反射層
16．．．第二對準圖案
17．．．第一材料層
18．．．第二條狀結構
20．．．基底
21．．．第二材料層
50．．．對準標記結構
55．．．反射層
57．．．透明材料層
58．．．矩形突出物/溝渠圖案
60．．．基底
62．．．反射層
第1圖為本發明之對準標記佈局之上視示意圖。
第2圖為根據本發明之第一較佳實施例所繪示的第1圖中的對準標記佈局延A-A方向之側視示意圖。
第3圖為根據本發明之第二較佳實施例所繪示的第1圖中的對準標記佈局延A-A方向之側視示意圖。
第4圖為根據本發明之第三較佳實施例所繪示的對準標記結構之側視示意圖。
第5圖為根據本發明之第四較佳實施例所繪示的對準標記結構之側視示意圖。
10‧‧‧對準標記佈局
15‧‧‧反射層
14‧‧‧第一條狀結構
17‧‧‧第一材料層
18‧‧‧第二條狀結構
20‧‧‧基底

Claims (25)

  1. 一種對準標記佈局，包含：一第一對準圖案，包含複數條相互平行的第一條狀結構，該第一對準圖案設於一基底上，其中各該等第一條狀結構各包含一第一尺寸；以及一第二對準圖案，設於該第一對準圖案上並且與該第一對準圖案重疊，該第二對準圖案包含複數條相互平行的第二條狀結構，其中各該等第二條狀結構各包含一第二尺寸，其中各該等第二條狀結構的該第二尺寸大於各該等第一條狀結構的該第一尺寸，且各該第一條狀結構皆被一相對應之該第二條狀結構完全覆蓋。
  2. 如申請專利範圍第1項所述之對準標記佈局，其中各該等第一條狀結構為矩形，並且各該等第二條狀結構為矩形。
  3. 如申請專利範圍第2項所述之對準標記佈局，其中各該等第一條狀結構各包含一第一寬度，並且各該等第二條狀結構各包含一第二寬度，該第二寬度大於該第一寬度。
  4. 如申請專利範圍第3項所述之對準標記佈局，其中該第一寬度為1.2微米並且該第二寬度為1.6微米。
  5. 如申請專利範圍第2項所述之對準標記佈局，其中各該等第一條 狀結構各包含一第一邊緣，並且各該等第二條狀結構各包含一第二邊緣，其中該第一邊緣和該第二邊緣之間包含一距離。
  6. 如申請專利範圍第5項所述之對準標記佈局，其中該距離不小於200奈米。
  7. 如申請專利範圍第1項所述之對準標記佈局，其中該等第二條狀結構包含一反射材料。
  8. 如申請專利範圍第7項所述之對準標記佈局，其中該反射材料係選自下列群組：多晶矽、金屬、碳、金屬矽化物和氮化矽。
  9. 如申請專利範圍第1項所述之對準標記佈局，其中該等第二條狀結構位於一第一材料層上。
  10. 如申請專利範圍第9項所述之對準標記佈局，其中各該等第二條狀結構為一溝渠圖案形成在一第二材料層中，其中該第二材料層位於該第一材料層上。
  11. 如申請專利範圍第9項所述之對準標記佈局，其中該第一材料層實質上是透明的。
  12. 如申請專利範圍第11項所述之對準標記佈局，其中該等第二條 狀結構為突出物並且形成在該第一材料層上。
  13. 如申請專利範圍第1項所述之對準標記佈局，其中一反射層覆蓋各該等第一條狀結構，並且該反射層係延伸到該基底之一表面。
  14. 如申請專利範圍第13項所述之對準標記佈局，其中在該反射層之一表面和各該第二條狀結構之一上表面之間具有一階梯高度。
  15. 如申請專利範圍第13項所述之對準標記佈局，其中該反射層係選自下列群組：多晶矽、金屬、碳、金屬矽化物和氮化矽。
  16. 如申請專利範圍第1項所述之對準標記佈局，其中一透明材料層設置在該第二對準圖案和該第一對準圖案之間。
  17. 如申請專利範圍第16項所述之對準標記佈局，其中該透明材料層包含氧化矽。
  18. 一種對準標記結構，包含：一第一反射層設於一基底上；一透明材料層設於該反射層上；以及一對準圖案設於該透明材料層上，其中該第一反射層的寬度大於該對準圖案的寬度。
  19. 如申請專利範圍第18項所述之對準標記結構，其中該第一反射層係選自下列群組：多晶矽、金屬、碳、金屬矽化物和氮化矽。
  20. 如申請專利範圍第18項所述之對準標記結構，其中該透明材料層包含氧化矽。
  21. 如申請專利範圍第18項所述之對準標記結構，其中該對準圖案包含複數條矩形突出物，並且該等矩形突出物具有反射性。
  22. 如申請專利範圍第21項所述之對準標記結構，其中該第一反射層之一表面和各該矩形突出物之一上表面之間具有一階梯高度。
  23. 如申請專利範圍第18項所述之對準標記結構，其中該對準圖案包含複數個溝渠圖案形成在一第二反射層中，並且該第二反射層設於該透明材料層上。
  24. 如申請專利範圍第23項所述之對準標記結構，其中在該第二反射層之一表面和該第一反射層之一表面之間具有一階梯高度。
  25. 如申請專利範圍第23項所述之對準標記結構，其中該第二反射層係選自下列群組：多晶矽、金屬、碳、金屬矽化物和氮化矽。
TW098127377A 2009-06-05 2009-08-14 對準標記佈局和對準標記結構 TWI389286B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/478,778 US8164753B2 (en) 2009-06-05 2009-06-05 Alignment mark arrangement and alignment mark structure

Publications (2)

Publication Number Publication Date
TW201044539A TW201044539A (en) 2010-12-16
TWI389286B true TWI389286B (zh) 2013-03-11

Family

ID=43049403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098127377A TWI389286B (zh) 2009-06-05 2009-08-14 對準標記佈局和對準標記結構

Country Status (5)

Country Link
US (1) US8164753B2 (zh)
JP (1) JP5011359B2 (zh)
CN (1) CN101908526B (zh)
DE (1) DE102009039128B4 (zh)
TW (1) TWI389286B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013066300A1 (en) * 2011-10-31 2013-05-10 Intel Corporation A getter reticle
TWI573504B (zh) * 2013-10-16 2017-03-01 Adv Flexible Circuits Co Ltd The optical positioning structure of the circuit substrate
CN103904060B (zh) * 2014-04-01 2016-08-03 深圳市华星光电技术有限公司 Tft lcd阵列对位标记设计及制造方法
CN106033482B (zh) * 2015-03-18 2021-03-16 联华电子股份有限公司 产生布局图案的方法
CN104810312B (zh) * 2015-05-21 2017-12-29 深圳市华星光电技术有限公司 栅极层上的对位标记的制作方法
US11581264B2 (en) 2019-08-21 2023-02-14 Micron Technology, Inc. Electronic devices comprising overlay marks, memory devices comprising overlay marks, and related methods
CN113296354B (zh) * 2020-02-22 2023-04-07 长鑫存储技术有限公司 应用于半导体光刻工艺中的掩膜版及光刻工艺方法
US11694968B2 (en) * 2020-11-13 2023-07-04 Samsung Electronics Co., Ltd Three dimensional integrated semiconductor architecture having alignment marks provided in a carrier substrate
CN216288360U (zh) * 2021-01-29 2022-04-12 京东方科技集团股份有限公司 发光二极管芯片转移用设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614431A (en) * 1983-02-18 1986-09-30 Hitachi, Ltd. Alignment apparatus with optical length-varying optical system
JP2000252190A (ja) 1999-02-26 2000-09-14 Matsushita Electronics Industry Corp 半導体装置のアライメントマーク
JP3503888B2 (ja) * 2000-09-01 2004-03-08 沖電気工業株式会社 アライメントマーク及びその形成方法
JP2004282017A (ja) * 2002-09-20 2004-10-07 Asml Netherlands Bv リソグラフィ装置の位置決めシステムおよび方法
US7193715B2 (en) * 2002-11-14 2007-03-20 Tokyo Electron Limited Measurement of overlay using diffraction gratings when overlay exceeds the grating period
US7288836B2 (en) * 2005-08-29 2007-10-30 United Microelectronics Corp. Stacked alignment mark and method for manufacturing thereof
JP4967904B2 (ja) 2007-07-31 2012-07-04 富士電機株式会社 半導体装置
JP4897006B2 (ja) * 2008-03-04 2012-03-14 エーエスエムエル ネザーランズ ビー．ブイ． アラインメントマークを設ける方法、デバイス製造方法及びリソグラフィ装置

Also Published As

Publication number Publication date
CN101908526B (zh) 2013-06-26
US20100309470A1 (en) 2010-12-09
US8164753B2 (en) 2012-04-24
DE102009039128A1 (de) 2010-12-09
CN101908526A (zh) 2010-12-08
JP2010283321A (ja) 2010-12-16
DE102009039128B4 (de) 2018-05-30
TW201044539A (en) 2010-12-16
JP5011359B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
TWI389286B (zh) 對準標記佈局和對準標記結構
JP4362347B2 (ja) リソグラフィ用マーカ構造、このようなリソグラフィ用マーカ構造を備えるリソグラフィ投影機器およびこのようなリソグラフィ用マーカ構造を使用して基板を位置合わせする方法
US7564554B2 (en) Wafer-based optical pattern recognition targets using regions of gratings
TW498424B (en) An electron device manufacturing method, a pattern forming method, and a photomask used for those methods
US6888260B2 (en) Alignment or overlay marks for semiconductor processing
TWI704641B (zh) 半導體裝置、製造方法及測量方法
US20070194466A1 (en) Overlay measurement mark and pattern formation method for the same
US7030506B2 (en) Mask and method for using the mask in lithographic processing
US8609441B2 (en) Substrate comprising a mark
US8722179B2 (en) Substrate comprising a mark
US7586202B2 (en) Alignment sensing method for semiconductor device
US20040075179A1 (en) Structural design of alignment mark
KR100495920B1 (ko) 반도체 장치의 웨이퍼 정렬용 정렬 마크
JP2004363608A (ja) 測定の信頼度を向上させられる測定用パターンを備える半導体装置及び測定用パターンを利用した半導体装置の測定方法
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
WO1999008314A1 (fr) Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant
TW385511B (en) Method for inspecting process defects occurring in semiconductor devices
JP5217527B2 (ja) 電子デバイス
JP2001201844A (ja) 半導体集積回路装置の製造方法およびフォトマスクの製造方法
US20240027890A1 (en) Reflective mask and method of designing anti-reflection pattern of the same
JP2004319637A (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
TW202407460A (zh) 對準圖案之訊號的增強方法
CN115268212A (zh) 掩膜版的制作方法
TW442940B (en) Design of position for the alignment mark
JPH11271955A (ja) フォトマスク、その製造方法、露光方法および半導体集積回路装置の製造方法