JP5011359B2 - アラインメントマーク配置 - Google Patents

アラインメントマーク配置 Download PDF

Info

Publication number
JP5011359B2
JP5011359B2 JP2009198310A JP2009198310A JP5011359B2 JP 5011359 B2 JP5011359 B2 JP 5011359B2 JP 2009198310 A JP2009198310 A JP 2009198310A JP 2009198310 A JP2009198310 A JP 2009198310A JP 5011359 B2 JP5011359 B2 JP 5011359B2
Authority
JP
Japan
Prior art keywords
stripe
alignment
alignment mark
stripes
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009198310A
Other languages
English (en)
Other versions
JP2010283321A (ja
Inventor
劉安雄
黄浚彦
謝明宏
Original Assignee
南亜科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亜科技股▲ふん▼有限公司 filed Critical 南亜科技股▲ふん▼有限公司
Publication of JP2010283321A publication Critical patent/JP2010283321A/ja
Application granted granted Critical
Publication of JP5011359B2 publication Critical patent/JP5011359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明はアラインメントマーク配置及びアラインメントマーク構造に関し、特にウエハーアラインメントコントラストを改善するためのアラインメントマーク配置及びアラインメントマーク構造に関する。
ウエハーなどの半導体基板に集積回路(IC)を製造するために、複数層の導体と絶縁体とをパターン化し、互いに重なり合うように形成する必要がある。装置の正常動作を確保するために、ウエハーに先に形成した回路パターンに、各回路パターンをできるだけ精密に合わせて形成する必要がある。
レイヤーのアラインメントは通常、ウエハーステッパーにより行われる。ウエハーステッパーは、固定波長のレーザービームを用いて、半導体ウエハーにあるアラインメントマークの位置を感知する。レーザービーム光は、アラインメントマークにより回折され、その回折パターンを検出し、検出した回折パターンに基づいてウエハーとフォトマスクとの相対位置が調整される。
アラインメントマークからの回折光の性質は、アラインメントマークの構造、例えば材質、ステップ高さ(step height)、またはマークの大きさに直接関係している。
しかしながら、回路パターンを形成するためにウエハーに種々のプロセスを行わなければならず、これによりウエハー上のアラインメントマークの集積度は損なわれる。例えば、アラインメントマークがCMP(化学的機械的研磨)などの研磨技術により損傷し、アラインメントマークのステップ高さが減少したり破壊されたりすることがありうる。さらに、不透明または反射型のポリシリコン、金属シリサイド、または金属層が設けられると、アラインメントマークが検出できなくなる。アラインメントマークの反射率が低いかステップ高さが足りない場合、マークは検出しにくい。このようなマークの上に他のレイヤーが重ねられると、これによりマークの判別が妨げられる。
損傷したアラインメントマークを復旧または修復するための解決策が数多く提案されている。例えば、本来のアラインメントマークと重ならない新しいアラインメントマークを形成する方法、アラインメントマークにマスクを形成してアラインメントマークを研磨から守る方法などが挙げられる。
しかしながら、前述の解決策では、時間がかかり、空間の浪費となる。そのため、半導体ウエハーの空間浪費を減少し、アラインメントマークの画像コントラストを向上させることが望ましい。
本発明はアラインメントコントラスト及び正確性を改善するための新しい解決策を提供する。
本発明の一実施形態によれば、アラインメントマーク配置は、基板上にある複数の互いに平行な第一ストライプを含み、各第一ストライプは第一サイズを有する、第一アラインメントパターンと、第一アラインメントパターンの真上に設けられ、第一アラインメントパターンに重なる複数の互いに平行な第二ストライプを含み、各第二ストライプは第一アラインメントパターンの各第一ストライプの第一サイズより大きい第二サイズを有する、第二アラインメントパターンとを含む。
本発明の他の実施形態によれば、アラインメントマーク構造は、基板上に設けられた第一反射層と、反射層上に設けられた透明層と、透明層上に設けられたアラインメントパターンとを含む。
本発明によれば、アラインメントマークは特殊な配置を有し、前レイヤーのアラインメントパターンのサイズが現レイヤーのアラインメントパターンのサイズよりも小さい。アラインメントパターンのステップ高さは、現レイヤーのアラインメントパターンの表面と、前レイヤーのアラインメントパターンが設けられた基板上の反射層の表面とによって定められる。
アラインメントマーク配置の平面図である。 図1に示す線A−Aに沿って切断した、本発明の第1実施形態に係るアラインメントマークの断面図である。 図1に示す線A−Aに沿って切断した、本発明の第2実施形態に係るアラインメントマークの断面図である。 本発明の第3実施形態に係るアラインメントマーク構造の断面図である。 本発明の第4実施形態に係るアラインメントマーク構造の断面図である。
本発明に係る構造の特徴を詳述するために、具体的な実施形態を挙げ、図面を参照して以下に説明する。
図1はアラインメントマーク配置の平面図であり、図2は図1に示す線A−Aに沿って切断した、本発明の第1実施形態に係るアラインメントマークの断面図である。図1及び図2に示すように、アラインメントマーク配置10は、基板20上に設けられた複数の互いに平行な第一ストライプ14を含む、第一アラインメントパターン12を含む。各第一ストライプ14は、第一サイズを有する。図1では第一アラインメントパターン12と第一ストライプ14とは破線で示されている。
第二アラインメントパターン16は、第一アラインメントパターン12と重なるように、第一アラインメントパターン12の真上に設けられている。第二アラインメントパターン16は、複数の互いに平行な第二ストライプ18を含む。注意すべきは、第二アラインメントパターン16のサイズである第二サイズは、第一アラインメントパターン12の第一ストライプ14の第一サイズよりも大きい点である。本発明の第1実施形態では、第一サイズと第二サイズとはそれぞれ、第一ストライプ14と第二ストライプ18の幅を指す。
第1実施形態では、第一ストライプ14と第二ストライプ18とはいずれも長方形である。第一ストライプ14及び第二ストライプ18をより詳しく説明するために、図2を参照する。図2では第一アラインメントパターン12に含まれる第一ストライプ14のうちの1本と、第二アラインメントパターン16に含まれる第二ストライプ18のうちの1本のみ示しており、他の第一ストライプ14及び第二ストライプ18は簡素化のために省略されている。第一アラインメントパターン12は、図2に示す第一ストライプ14を複数設置して形成したものであり、第二アラインメントパターン16は、図2に示す第二ストライプ18を複数設置して形成したものであることを、当業者は理解する。
図2に示すように、第一ストライプ14は基板20上に設けられ、望ましくは基板20上にある長方形の突起である。第一ストライプ14は反射層15により被覆され、反射層15は第一ストライプ14から基板20の表面にまで広がっている。反射層15は、ポリシリコン、金属、炭素、金属シリサイド、及び窒化シリコンからなる群から選ばれる少なくとも1種類の材料で形成したものである。
反射層15上には、実質的に透明な第1材料層17が設けられている。第1材料層17は、検知器から発せられたレーザービームなどの光を通過させることができる任意の材料で形成されており、望ましくは酸化シリコンにより形成されている。第二ストライプ18は第1材料層17の上に設けられ、望ましくは反射材料を含む長方形の突起である。例えば、第二ストライプ18は、ポリシリコン、金属、炭素、金属シリサイド、及び窒化シリコンからなる群から選ばれる材料で形成したものである。
第一ストライプ14は第一幅Wを有し、第二ストライプ18は第二幅Wを有する。第二幅Wは第一幅Wより大きい。本実施形態では、第二幅Wは第一幅Wと反射層15の厚さとの和より大きい。また、第一ストライプ14は第一エッジEを有し、第二ストライプ18は第二エッジEを有する。第一エッジEは第二エッジEから大きく離れた位置にある。
第一エッジEと第二エッジEとの間には距離Dがあり、換言すれば第一エッジEと第二エッジEとは距離Dをもって離間している。第二ストライプ18は、第一ストライプ14の真上にあり、幅方向に沿って第一ストライプ14に完全に重なっている。プロセスウィンドウをできれば大きくするために、距離Dは200nm以上であることが望ましい。本実施形態では、第一幅Wは1.2μmであり、第二幅Wは1.6μmである。したがって、アラインメントプロセスの実行時、基板20上にある第二ストライプ18の表面と反射層15の表面とはステッパーの検知器(図示せず)から発せられた光に露光されることによって、基板20上の第二ストライプ18の表面と反射層15の表面との間のステップ高さHが検出される。これにより、プロセスにおけるアラインメントコントラストは改善される。第二幅Wを第一幅Wより大きくしなければならない理由は、検知器から発せられた光が第一ストライプ14のトポグラフィーによって干渉されるのを防ぐためである。
前述した実施形態では、長方形の突起を第一ストライプ14の例としているが、他の実施形態として基板20に形成するトレンチパターンを第一ストライプ14とすることもできる。
図3は、図1に示す線A−Aに沿って切断した、本発明の第2実施形態に係るアラインメントマークの断面図である。図2と同様に、第一アラインメントパターン12に含まれる第一ストライプ14のうちの1本と、第二アラインメントパターン16に含まれる第二ストライプ18のうちの1本のみとが示されており、他の第一ストライプ14と第二ストライプ18とは簡素化のために省略されている。第一アラインメントパターン12は図3に示す第一ストライプ14を複数設置して形成したものであり、第二アラインメントパターン16は図3に示す第二ストライプ18を複数設置して形成したものであることを、当業者は理解する。第1実施形態と第2実施形態との主な相違点は、第2実施形態における第一ストライプ14と第二ストライプ18とは長方形の突起でなく、トレンチパターンであることにある。
図3に示すように、第一ストライプ14は基板20をエッチングして形成した、凹状のトレンチパターンである。第一ストライプ14は反射層15により被覆され、反射層15は第一ストライプ14から、第一ストライプ14の外側にある基板20の表面にまで広がっている。第一ストライプ14及び反射層15上には、実質的に透明な第1材料層17が設けられている。第1材料層17は、望ましくは酸化シリコンにより形成されており、その上には第2材料層21が設けられている。第二ストライプ18はこの第2材料層21に形成されたトレンチパターンである。第1材料層17は、第二ストライプ18を介して露光される。第2材料層21は、ポリシリコン、金属、炭素、金属シリサイド、窒化シリコンなど反射性のある材料で形成したものである。第一ストライプ14は第一幅Wを有し、第二ストライプ18は第二幅Wを有する。第二幅Wは第一幅Wより大きい。
また、第一ストライプ14は第一エッジEを有し、第二ストライプ18は第二エッジEを有する。第一エッジEは第二エッジEから大きく離れた位置にある。第一エッジEと第二エッジEとの間には距離Dがあり、換言すれば第一エッジEと第二エッジEとは距離Dをもって離間している。プロセスウィンドウの十分なサイズを確保するために、距離Dは200nm以上であることが望ましい。本実施形態では、第一幅Wは1.2μmであり、第二幅Wは1.6μmである。したがって、アラインメントプロセスの実行時、基板20上にある第2材料層21の表面と反射層15の表面とは、ステッパーの検知器(図示せず)から発せられた光に露光されることによって、基板20上の第2材料層21の表面と反射層15の表面との間のステップ高さHは検出される。これにより、プロセスにおけるアラインメントコントラストは改善される。以上は、トレンチパターンを第一ストライプ14の例としているが、他の実施形態として基板20上の長方形の突起を第一ストライプ14とすることもできる。
図4は本発明の第3実施形態に係るアラインメントマーク構造の断面図である。図4に示すように、反射層55が設けられた基板60にはアラインメントマーク構造50が設けられている。反射層55の上には透明層57が設けられており、透明層57の上には、少なくとも1つの長方形突起58を含むアラインメントパターンが設けられている。アラインメントパターンは、図4に示す長方形突起58を複数設置して形成したものである。反射層55は、ポリシリコン、金属、炭素、金属シリサイド、及び窒化シリコンからなる群から選ばれる少なくとも1種類の材料で形成したものである。透明層57は、検知器から発せられたレーザービームなどの光を通過させることができる任意の材料で形成されており、望ましくは酸化シリコンで形成されている。長方形突起58は反射性を有し、換言すれば長方形突起58は検知器からのレーザービームを反射することができる。ある状況においては、長方形突起58のエッジは、レーザービームを回折することができる。
アラインメントプロセスにおいて、基板60上にある長方形突起58と反射層55とは、ステッパーの検知器(図示せず)から発せられた光に露光されることによって、基板60上の長方形突起58の表面と反射層55の表面との間のステップ高さHが検出される。これにより、アラインメントコントラストは改善される。
図5は本発明の第4実施形態に係るアラインメントマーク構造の断面図である。第4実施形態の第3実施形態との相違点は、アラインメントパターンが第3実施形態のような長方形突起でなく、複数のトレンチパターンを含むことにある。図5において、図4と同様の特性を有する部材には、図4と同じ番号が付されており、詳しくは図4を参照する。図5に示すように、透明層57の上には反射層62が設けられている。反射層62は、ポリシリコン、金属、炭素、金属シリサイド、及び窒化シリコンからなる群から選ばれる少なくとも1種類の材料で形成したものである。透明層57の上にある反射層62には、少なくとも1つのトレンチパターン58を含むアラインメントパターンが設けられている。アラインメントパターンは図5に示すトレンチパターン58を複数設置して形成したものである。
アラインメントプロセスにおいて、反射層62の表面と基板60上の反射層55とはステッパーの検知器(図示せず)から発せられた光に露光されることによって、反射層62の表面と基板60上の反射層55の表面との間のステップ高さHが検出される。これにより、アラインメントプロセスにおいてアラインメントコントラストは改善される。
本発明の第1実施形態と第2実施形態とによれば、第一アラインメントパターンの幅は第二アラインメントパターンの幅より小さい。そのため、第二アラインメントパターンと基板上の反射層とは検知器により検出できる。検知器から発せられた光は第一アラインメントパターンのトポグラフィーにより妨げられない。
本発明の第3実施形態と第4実施形態とによれば、現レイヤーの上には1つのアラインメントパターンしかなく、前レイヤーにアラインメントパターンを設けるかどうかは任意である。したがって、アラインメントパターンと基板上の反射層との間のステップ高さは検知器により検出され、アラインメントコントラストは改善される。
以上は本発明の好ましい実施形態であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
10 アラインメントマーク配置
12 第一アラインメントパターン
14 第一ストライプ
15 反射層
16 第二アラインメントパターン
17 第1材料層
18 第二ストライプ
20 基板
21 第2材料層

Claims (9)

  1. アラインメントマーク配置であって、
    基板上にある複数の互いに平行な第一ストライプを含み、各第一ストライプは第一サイズを有する第一アラインメントパターンと、
    前記第一アラインメントパターンの真上に設けられ、前記第一アラインメントパターンと重なる、複数の互いに平行な第二ストライプを含み、各第二ストライプは、前記第一アラインメントパターンの前記各第一ストライプの前記第一サイズより大きい第二サイズを有する第二アラインメントパターンとを含
    前記各第一ストライプ及び前記各第二ストライプは長方形であり、前記各第一ストライプは第一幅を有し、前記各第二ストライプは第一幅より大きい第二幅を有し、
    前記第二ストライプは反射材料を含み、
    前記第二ストライプは第一材料層に直接形成されており、
    前記第一材料層は実質的に透明であり、
    前記各第一ストライプは反射層により被覆され、反射層は基板の表面に広がっており、
    前記反射層の表面と前記各第二ストライプの表面との間に、ステップ高さが設けられている、アラインメントマーク配置。
  2. 前記第一幅は1.2μmであり、前記第二幅は1.6μmである、請求項に記載のアラインメントマーク配置。
  3. 前記各第二ストライプは第二エッジを含み、前記第一ストライプは第二エッジから離れている第一エッジを含む、請求項に記載のアラインメントマーク配置。
  4. 前記第一エッジと前記第二エッジとは200nm以上の距離で離間している、請求項に記載のアラインメントマーク配置。
  5. 前記反射材料は、ポリシリコン、金属、炭素、金属シリサイド、及び窒化シリコンからなる群から選ばれる、請求項に記載のアラインメントマーク配置。
  6. 前記第二ストライプは、前記第一材料層の上にある第二材料層の中に形成されたトレンチパターンである、請求項に記載のアラインメントマーク配置。
  7. 前記第二ストライプは前記第一材料層の上に形成された突起である、請求項に記載のアラインメントマーク配置。
  8. 前記反射層は、ポリシリコン、金属、炭素、金属シリサイド、及び窒化シリコンからなる群から選ばれた少なくとも1種類の材料で形成されている、請求項に記載のアラインメントマーク配置。
  9. 前記第一材料層は酸化シリコンを含む、請求項に記載のアラインメントマーク配置。
JP2009198310A 2009-06-05 2009-08-28 アラインメントマーク配置 Active JP5011359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/478,778 2009-06-05
US12/478,778 US8164753B2 (en) 2009-06-05 2009-06-05 Alignment mark arrangement and alignment mark structure

Publications (2)

Publication Number Publication Date
JP2010283321A JP2010283321A (ja) 2010-12-16
JP5011359B2 true JP5011359B2 (ja) 2012-08-29

Family

ID=43049403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198310A Active JP5011359B2 (ja) 2009-06-05 2009-08-28 アラインメントマーク配置

Country Status (5)

Country Link
US (1) US8164753B2 (ja)
JP (1) JP5011359B2 (ja)
CN (1) CN101908526B (ja)
DE (1) DE102009039128B4 (ja)
TW (1) TWI389286B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013066300A1 (en) * 2011-10-31 2013-05-10 Intel Corporation A getter reticle
TWI573504B (zh) * 2013-10-16 2017-03-01 Adv Flexible Circuits Co Ltd The optical positioning structure of the circuit substrate
CN103904060B (zh) * 2014-04-01 2016-08-03 深圳市华星光电技术有限公司 Tft lcd阵列对位标记设计及制造方法
CN106033482B (zh) * 2015-03-18 2021-03-16 联华电子股份有限公司 产生布局图案的方法
CN104810312B (zh) * 2015-05-21 2017-12-29 深圳市华星光电技术有限公司 栅极层上的对位标记的制作方法
US11581264B2 (en) 2019-08-21 2023-02-14 Micron Technology, Inc. Electronic devices comprising overlay marks, memory devices comprising overlay marks, and related methods
CN113296354B (zh) * 2020-02-22 2023-04-07 长鑫存储技术有限公司 应用于半导体光刻工艺中的掩膜版及光刻工艺方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0116953A2 (en) * 1983-02-18 1984-08-29 Hitachi, Ltd. Alignment apparatus
JP2000252190A (ja) 1999-02-26 2000-09-14 Matsushita Electronics Industry Corp 半導体装置のアライメントマーク
JP3503888B2 (ja) 2000-09-01 2004-03-08 沖電気工業株式会社 アライメントマーク及びその形成方法
CN100476599C (zh) * 2002-09-20 2009-04-08 Asml荷兰有限公司 光刻标记结构、包含该光刻标记结构的光刻投射装置和利用该光刻标记结构进行基片对准的方法
US7193715B2 (en) * 2002-11-14 2007-03-20 Tokyo Electron Limited Measurement of overlay using diffraction gratings when overlay exceeds the grating period
US7288836B2 (en) 2005-08-29 2007-10-30 United Microelectronics Corp. Stacked alignment mark and method for manufacturing thereof
JP4967904B2 (ja) * 2007-07-31 2012-07-04 富士電機株式会社 半導体装置
JP4897006B2 (ja) * 2008-03-04 2012-03-14 エーエスエムエル ネザーランズ ビー.ブイ. アラインメントマークを設ける方法、デバイス製造方法及びリソグラフィ装置

Also Published As

Publication number Publication date
DE102009039128A1 (de) 2010-12-09
CN101908526A (zh) 2010-12-08
JP2010283321A (ja) 2010-12-16
TWI389286B (zh) 2013-03-11
TW201044539A (en) 2010-12-16
DE102009039128B4 (de) 2018-05-30
US8164753B2 (en) 2012-04-24
US20100309470A1 (en) 2010-12-09
CN101908526B (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
JP5011359B2 (ja) アラインメントマーク配置
JP4362347B2 (ja) リソグラフィ用マーカ構造、このようなリソグラフィ用マーカ構造を備えるリソグラフィ投影機器およびこのようなリソグラフィ用マーカ構造を使用して基板を位置合わせする方法
KR100739259B1 (ko) 중첩도 측정 버니어 및 그 형성 방법
JP2013195912A (ja) マスクおよび半導体装置の製造方法
CN101399226B (zh) 形成半导体器件的图案的方法
JP2008090286A (ja) マスク及びその形成方法
JP4211892B2 (ja) 半導体ウェハ
KR100871801B1 (ko) 반도체 소자의 얼라인먼트 키 및 그 형성 방법
JP2006220725A (ja) フォトマスク、フォトマスクの製造方法及び半導体装置の製造方法
JP4858146B2 (ja) フォトマスクおよび転写方法
JP2010287864A (ja) 半導体装置及び半導体装置の製造方法
KR100663347B1 (ko) 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법
KR100495920B1 (ko) 반도체 장치의 웨이퍼 정렬용 정렬 마크
US9116433B2 (en) Double-mask photolithography method minimizing the impact of substrate defects
JP2004273612A (ja) 半導体装置及びその製造方法、フォトマスク
JP4794377B2 (ja) 半導体装置の製造方法
JP2006140300A (ja) 半導体装置、ウェーハ及び半導体装置の製造方法
EP1400860A2 (en) Lithographic marker structure, lithographic projection apparatus comprising such a lithographic marker structure and method for substrate alignment using such a lithographic marker structure
KR101321188B1 (ko) 포토마스크, 포토마스크용 블랭크, 포토마스크의 제조 방법, 및 패턴 전사 방법
US8043770B2 (en) Photomask and method of forming overlay vernier of semiconductor device using the same
KR20080100682A (ko) 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법
KR20240054110A (ko) Euv 마스크, 및 그 제조방법
KR20080061869A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
KR20020045743A (ko) 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법
KR20100009835A (ko) 정렬 마크용 노광 마스크 및 이를 이용한 정렬 마크 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5011359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250